KR890003402Y1 - 문자별 더블폭 표시회로 - Google Patents

문자별 더블폭 표시회로 Download PDF

Info

Publication number
KR890003402Y1
KR890003402Y1 KR2019860008035U KR860008035U KR890003402Y1 KR 890003402 Y1 KR890003402 Y1 KR 890003402Y1 KR 2019860008035 U KR2019860008035 U KR 2019860008035U KR 860008035 U KR860008035 U KR 860008035U KR 890003402 Y1 KR890003402 Y1 KR 890003402Y1
Authority
KR
South Korea
Prior art keywords
output
character
input
clock
width
Prior art date
Application number
KR2019860008035U
Other languages
English (en)
Other versions
KR880001197U (ko
Inventor
최천일
Original Assignee
삼성전자주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한형수 filed Critical 삼성전자주식회사
Priority to KR2019860008035U priority Critical patent/KR890003402Y1/ko
Publication of KR880001197U publication Critical patent/KR880001197U/ko
Application granted granted Critical
Publication of KR890003402Y1 publication Critical patent/KR890003402Y1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/24—Generation of individual character patterns
    • G09G5/26—Generation of individual character patterns for modifying the character dimensions, e.g. double width, double height
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/30—Control of display attribute
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

내용 없음.

Description

문자별 더블폭 표시회로
제1도는 본 고안에 따른 블럭도.
제2도는 본 고안에 따른 제1도의 구체 회로도.
제3도는 본 고안에 따른 제2도의 각부 동작 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 분주 회로 20 : 제1카운터부
30 : 선택부 40 : 제2카운터부
50 : 제1쉬프트 레지스터 60 : 제2쉬프트 레지스터
본 고안은 문자 디스플레이 회로에 관한 것으로, 특히 문자발생에서 어떤 보고서(Report)의 타이틀(Title)이나 주요 부분의 캐릭터(Charactor)를 달리하여 표시하고자 할 때 도트클럭을 간단히 변환하여 문자를 더블(Double) 폭(Width)으로 디스플레이 할 수 있도록 한 문자별 더블폭 표시회로에 관한것이다.
종래의 목적에 다라 문자별로 구분하여 표시하고자 할 때 복잡한 수행과정에 의해 문자 이미지를 일일히 디자인했어야 하는 불편함이 있었으며, 또한 보고서 작성시 중요부분을 정상 문자규격과 달리 표시하고자 할 때 고급 CRTC만이 가능했으며, 실제 디스플레이 시켰더라도 캐릭터가 수직, 수평에 대해 전체적으로 커지므로 삽입부분에서 라인이 일치되지 않아 오히려 복잡한 보고서가 되는 것이 결점이었다.
따라서, 본 고안은 종래의 문제점을 해결하기 위해 문자별로 더블폭을 갖도록 한 회로를 제공하는데 그 목적이 있다.
본 고안은 다른목적은 저급 CRTC로 고급기능에 대응한 더블폭 기능을 갖도록 하는 시스템을 제공함에 있다.
따라서 본 고안의 목적을 수행하기 위해 더블 폭 기능에서 입력도트(Dot) 클럭을 2분주하여 사용할 수 있는 분주 회로와, 정상상태에서 입력 도트 클럭을 카운트 하여 출력하며 다음단의 소정비트를 케스케딩(Cascading)하기 위한 캐리(Carry)가 발생되는 제1카운터부와, 문자별로 더블폭을 선택신호에 의해 상기 정상상태와 2분주 클럭의 입력을 선택하는 선택부와 상기 선택부의 출력을 클럭 입력으로 하여, 카운트한 후 발생된 캐리펄스와 상기 제1카운터부에 출력된 캐리펄스에 의해 후술하는 제1,2 쉬프트 레지스터 모드를 제어하는 제2카운터부와, 상기 선택부의 출력을 클럭으로 하여 도트 패턴 병렬 데이타를 직렬로 변환하는 제1쉬프트 레지스터와, 상기 제2카운터의 출력에 따라 모드가 선택되어 어트리뷰트 병렬 데이타에 의해 문자별 더블폭 선택신호가 상기 선택부에 입력되어 정상폭과 더블 도트폭 문자를 달리 디스 플레이 되도록 선택신호가 발생되는 제2쉬프트 레지스터로 구성된 것을 특징으로 한다.
이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.
더블 폭 기능에서 입력도트(Dot) 클럭을 2분주하여 사용할 수 있는 분주회로(10)와, 정상상태에서 입력 도트 클럭을 카운트 하여 출력하며, 다음단의 소정비트를 케스케딩(Cascading)하기 위한 캐리(Carry)가 발생되는 제1카운터부(20)와, 문자별로 더블폭을 선택신호에 의해 상기 정상상태와 2분주 클럭의 입력을 선택하는 선택부(30)와, 상기 선택부(30)의 출력을 클럭 입력으로 하여 카운트한 후 발생된 캐리 펄스와 상기 제1카운터부(20)에 출력된 캐리 펄스에 의해 후술하는 제1,2 쉬프트레지스터(50,60) 모드(Mode)를 제어하는 제2카운터부(40)와, 선택부(30)의 출력을 클럭으로 하여 도트패턴 병렬 데이타를 직렬로 변환하는 제1쉬프트 레지스터(50)와, 상기 제2카운터부(40)의 출력에 따라 모드가 선택되어 어트리 뷰트 병렬 데이타에 의해 문자별 더블폭 선택신호가 발생되는 상기 선택부(30)에 입력되어 정상폭과 더블 도트폭 문자를 달리 디스 플레이 되도록 선택신호가 제2쉬프트 레지스터(60)로 구성된다.
따라서, 본 고안의 실시예를 상술한 구성에 의해 설명하면 문자발생을 위한 도트 클럭이 입력단(1)를 지나 직접 또는 분주 회로(10)에서 2분주 되어 선택부(30)에 입력되는데 정상상태에서는 제1,2카운터부(20, 40)출력으로 부터 제2쉬프트 레지스터(60)의 모드 신호에 의해 어트리뷰트 데이타에 의한 제2쉬프트 레지스터(60)의 출력이 정상 도트 클럭을 선택하여 제2쉬프트 레지스터(60)를 클럭단으로 입력된다. 이 클럭에 의해 도트 패턴 데이타가 제1쉬프트 레지스터(50)에서 직렬로 출력되며, 이때 1도트 클럭에 1도트씩 쉬프트되어 출력된다.
더블 폭 문자에 대해서는 제1,2카운터(20, 40) 출력신호에 의해 제2쉬프트 레지스터(60) 출력이 변환되어 선택부(30)에서 분주회로(10)의 출력신호를 선택하여 입력하므로 이 신호가 제1쉬프트 레지스터(50)의 클럭으로 입력되어 도트패턴 데이타가 2도트 클럭에 1도트씩 쉬프트되어 출력되므로 더블폭 캐릭터가 디스플레이 된다.
제2도는 본 고안에 따른 제1도의 구체회로도로서, 도트 클럭입력단(1)을 노아게이트(NO1)(NO2)의 입력과 플립플롭(DF1) 및 카운터(CNT1)의 클럭으로 입력되는데 이때 상기 플립플롭(DF1)이 분주회로(10)에 대응하고, 상기 카운터(CNT1)와 반전게이트(N1)로 구성된 부분이 제1카운터부(20)에 대응하며, 노아게이트(NO1)(NO2)의 출력단을 앤드게이트(AN1)(AN2)의 입력에 접속하고, 상기 앤드 게이트(AN1)과 앤드 게이트(AN2)의 출력을 노아게이트(NO3)의 입력에 접속하며 앤드 게이트(AN1)(AN2)의 다른 입력단으로 반전게이트(N2)에 의해 선택단(2)의 신호가 분리되어 입력되어 지도록 구성된 부분이 선택부(30)에 대응하고, 상기 선택부(30)의 출력을 클럭신호로 하고 상기 제1카운터부(20)의 출력 캐리펄스와 카운터(CNT2)의 출력 캐리를 앤드게이트(AN3)에서 논리화 되어지도록 구성된 부분이 제2카운터부(40)에 대응하며, 쉬프트 레지스터(SR1)는 제1쉬프트 레지스터(50)이고 쉬프트 레지스터(SR2)는 제2쉬프트 레지스터(60)이다.
제3도의 (a)-(i) 파형은 제2도의 각부 동작 출력을 파형으로 나타낸 것으로, (a)는 도트 클럭으로 입력단(1)에 입력되는 파형이며, (b)는 카운터(CNT1)의 출력 파형이고, (c)는 카운터(CNT1)의 리플캐리(Ripple Carry)발생 펄스이며, (d)는 카운터(CNT1)의 리플캐리 발생 펄스이고, (e)는 앤드게이트(AN3)의 출력파형이며, (f)는 노아게이트(NO1)의 출력파형이고, (g)는 노아게이트(NO2)의 출력파형이며, (h)는 노아게이트(NO3)의 출력파형이고, (i)는 쉬프트 레지스터(SR2)의 출력파형이다.
따라서, 본 고안의 실시예를 구체적으로 상세히 설명하면 도트 클럭(제3도-a)이 입력단(1)을 통해 입력되면 플립플롭(DF1)에서 2분주되고 또한 이 신호가 카운터(CNT1)에 입력되어 카운트되면 캐릭터 클럭 출력단(3)으로 제3도 (b)와 같이 출력된다. 이어서 도트클럭 신호가 노아게이트(NO1)을 통해 제3도 (f)와 같이 출력된다. 또한 플립플롭(DF1)에서 2분주된 후 노아게이트(NO2)를 통해 제3도 (g)와 같이 출력되어 앤드게이트(AN1)(AN2)에 각각 입력되는데, 앤드 게이트(AN1)(AN2)의 입력단에는 쉬프트 레지스터(SR2)의 선택단(2)이 반전게이트(N1)를 통해 각각 입력되어 있으므로 앤드 게이트(AN1)(AN2)는 이 신호의 제어를 받는다.
따라서, 정상상태일 때는 선택단(2)이 "로우"가 되어 반전게이트(N2)을 지나 "하이"가 되므로 앤드 게이트(AN1)는 제3도 (f)의 도트 클럭을 그대로 통과시켜 쉬프트 레지스터(SR1)의 클럭(CK)에 입력되어 정상폭 캐릭터 도트 패턴 병렬 데이터가 직렬로 변환되어 출력된다.
더블폭 캐릭터는 더블 폭 어트리 뷰트가 래치되어야 하므로, 카운터(CNT1)에서 출력된 캐리 펄스 즉 제3도(c)의 "하이"에서 반전게이트(N1)에 의해 전송(Load) 타이밍이 제어하므로 이 펄스가 앤드 게이트(AN3)에 입력되고, 카운터(CNT2)의 캐리펄스 즉 제3도 (d)의 "하이" 상태로 앤드 게이트(AN3)에 입력되며, 이 두신신호가 모두 "하이"상태에서 "하이" 출력이 반전 게이트(N4)에 의해 전송 타이밍을 제어하므로 여기서 출력된 신호가 쉬프트 레지스터(SR1, SR2)의 모드 지정단(S0, S1)를 제어하며, 쉬프트 레지스터(SR2)의 더블폭 선택단(2)를 제3도 (i) 파형과 같이 "하이"로 변환시킨다. 이어서 이 신호가 반전게이트(N2)에 의해 앤드 게이트(AN1)의 정상 상태의 통로를 폐쇄시키고, 앤드 게이트(AN2)을 통해 입력으로 받아들이므로 플립플롭(DF1)에서 2분주된 신호가 노아게이트(NO2)를 통해 제3도 (g)와 같이 출력되어 선택된 앤드 게이트(AN2)와 노아게이트(NO3)를 지나 제3도 (h)의 파형이 통과된다. 이 통과된 신호가 카운터(CNT2)의 클럭과 쉬프트 레지스터(SR1)의 클럭에 입력되는데 이때 카운터(CNT1)의 출력 캐리가 있더라도 카운터(CNT2)는 제3도 (h) 파형의 클럭 펄스를 입력하여 카운트 하므로 이에 따른 소정의 펄스를 카운트해야만 1개의 캐리가 발생되어 "하이"가 되므로 앤드 게이트(AN3)의 출력에 의한 쉬프트 레지스터(SR1)(SR2)의 모드단(S0, S1)은 변경되지 않게 되어 새로운 도트패턴을 전송하지 않는다.
상기한 노아게이트(NO3)의 출력이 쉬프트 레지스터(SR1)의 클럭에 입력되어 2도트 클럭에 1도트씩 쉬프트하게 되므로 입력되는 병렬 도트 패턴 데이타가 직렬로 출력하게 되어 더블폭 캐릭터가 표시된다.
한편, 카운터(CNT1)가 두번째 캐리펄스를 보낼 때 카운터(CNT2)가 "하이이므로 쉬프트 레지스터(SR1, SR2)은 새로운 지정을 하므로 선택단(2)은 "로우"가 되어 앤드게이트(AN1)가 노아게이트(NO1)의 출력을 선택하게 되어 새로운 도트 패턴을 전송하게 된다.
상술한 바와 같이 더블폭 캐릭터를 간단히 처리할 수 잇으며 또한 저급 CRTC를 사용할 수 있으므로 저가의 고기능의 시스템을 구성할 수 있는 이점이 있다.

Claims (1)

  1. 문자별 다스플레이 회로에 있어서, 더블폭 기능에서 입력도트 클럭을 2분주하여 사용할 수 있는 분주회로(10)와, 정상상태에서 입력 도트 클럭을 카운트 하여 출력하며, 다음단의 소정비트를 케스케딩하기 위한 캐리가 발생되는 제1카운터부(20)와, 문자별로 더블폭을 선택신호에 의해 상기 정상상태와 2분주 클럭의 입력을 선택하는 선택부(30)와, 상기 선택부(30)의 출력을 클럭 입력으로 하여 카운트한 후 발생된 캐리 펄스와 상기 제1카운터부(20)에 출력된 캐리 펄스에 의해 후술하는 제1,2 쉬프트 레지스터(50, 60) 모드를 제어하는 제2카운터부(40)와, 상기 선택부(30)의 출력을 클럭으로 하여 도트패턴 병렬 데이타를 직렬로 변환하는 제1쉬프트 레지스터(50)와, 상기 제2카운터부(40)의 출력에 따라 모드가 선택되어 어트리 뷰트 병렬 데이타에 의해 문자별 더블폭 선택신호가 상기 선택부(30)에 입력되어 정상폭과 더블 폭 문자를 달리 디스 플레이 되도록 선택신호가 발생되는 제2쉬프트 레지스터(60)로 구성된 것을 특징으로 하는 문자별 더블 폭 표시회로.
KR2019860008035U 1986-06-05 1986-06-05 문자별 더블폭 표시회로 KR890003402Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860008035U KR890003402Y1 (ko) 1986-06-05 1986-06-05 문자별 더블폭 표시회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860008035U KR890003402Y1 (ko) 1986-06-05 1986-06-05 문자별 더블폭 표시회로

Publications (2)

Publication Number Publication Date
KR880001197U KR880001197U (ko) 1988-02-23
KR890003402Y1 true KR890003402Y1 (ko) 1989-05-22

Family

ID=19252483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860008035U KR890003402Y1 (ko) 1986-06-05 1986-06-05 문자별 더블폭 표시회로

Country Status (1)

Country Link
KR (1) KR890003402Y1 (ko)

Also Published As

Publication number Publication date
KR880001197U (ko) 1988-02-23

Similar Documents

Publication Publication Date Title
US5361290A (en) Clock generating circuit for use in single chip microcomputer
US4901076A (en) Circuit for converting between serial and parallel data streams by high speed addressing
US5016226A (en) Apparatus for generating a data stream
US4599613A (en) Display drive without initial disturbed state of display
KR890003402Y1 (ko) 문자별 더블폭 표시회로
KR0170720B1 (ko) 디지탈/아날로그 변환기 인터페이스 장치
US4070664A (en) Key controlled digital system having separated display periods and key input periods
JPS6333712B2 (ko)
JP2619650B2 (ja) クロック信号発生装置
JP3089646B2 (ja) Ｐｗｍ出力回路
JP3125651B2 (ja) レート発生器
KR890007634Y1 (ko) 다기능 씨알티 제어용 클럭 발생회로
KR100232028B1 (ko) 모자이크 효과 발생 장치
JP2924030B2 (ja) クロック信号選択回路
KR200155054Y1 (ko) 카운터 회로
JPS60180338A (ja) 並直列変換方式
KR920003854B1 (ko) 고속클럭 발생기
KR900002793B1 (ko) Crt디스플레이의 그림과 문자비데오패턴 선택회로
KR900006778Y1 (ko) Crt콘트롤러용 분주회로
KR900001529Y1 (ko) 단말기 표시장치에서의 두배 크기 글자 발생회로
KR920000698Y1 (ko) 클럭 소스 선택시 글리치 제거회로
KR100480559B1 (ko) 색블링킹기능을구비한문자표시장치
KR100234048B1 (ko) 분주회로
JP3514020B2 (ja) レート発生器
KR940002111B1 (ko) 선택 기능을 갖는 클럭 다 분주 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000428

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee