JP2619650B2 - クロック信号発生装置 - Google Patents
クロック信号発生装置Info
- Publication number
- JP2619650B2 JP2619650B2 JP62230201A JP23020187A JP2619650B2 JP 2619650 B2 JP2619650 B2 JP 2619650B2 JP 62230201 A JP62230201 A JP 62230201A JP 23020187 A JP23020187 A JP 23020187A JP 2619650 B2 JP2619650 B2 JP 2619650B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- type flip
- flop
- dot
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基準クロックから、CRTディスプレイのドッ
ト表示のための動作クロックを発生するクロック信号発
生装置に関する。
ト表示のための動作クロックを発生するクロック信号発
生装置に関する。
〔従来の技術〕 ビデオマシンゲームにおいて、表示画面のドット表示
のタイミングであるドットクロック信号を発生するクロ
ック分周回路を第３図に示す。第３図から明らかなよう
に、従来の回路は1/4分周器機能のみであった。第３図
において、201、202はＤ型フリップフロップ、203〜20
9、214はインバータ、210、211はNORゲート、212はイク
スクルーシブORゲート、213は抵抗である。OSCは外部基
準クロック入力端子で、21.47727MHzの正弦波が入力さ
れるようになっている。
のタイミングであるドットクロック信号を発生するクロ
ック分周回路を第３図に示す。第３図から明らかなよう
に、従来の回路は1/4分周器機能のみであった。第３図
において、201、202はＤ型フリップフロップ、203〜20
9、214はインバータ、210、211はNORゲート、212はイク
スクルーシブORゲート、213は抵抗である。OSCは外部基
準クロック入力端子で、21.47727MHzの正弦波が入力さ
れるようになっている。
上記で示した従来の回路では、ドットクロック信号の
出力としては基準入力クロックの1/4分周のみの単機能
の回路であり、画面上により細かで美しい画面を要求さ
れるドットクロック周波数が高い場合が要求されたもの
が表示できなく、拡張性に劣っていた。
出力としては基準入力クロックの1/4分周のみの単機能
の回路であり、画面上により細かで美しい画面を要求さ
れるドットクロック周波数が高い場合が要求されたもの
が表示できなく、拡張性に劣っていた。
本発明においては、このような欠点を解決するもの
で、制御信号を用いることにより、基準入力クロックを
1/2、1/3、1/4に分周することができ、ドットクロック
の周波数を高くして細かく美しい画面を得ることがで
き、かつ制御信号により切り換えられるドットクロック
において、クロック切り換え時にスムースに切り換るこ
とができ、ハザード等を出力しないクロック信号発生装
置を提供するものである。
で、制御信号を用いることにより、基準入力クロックを
1/2、1/3、1/4に分周することができ、ドットクロック
の周波数を高くして細かく美しい画面を得ることがで
き、かつ制御信号により切り換えられるドットクロック
において、クロック切り換え時にスムースに切り換るこ
とができ、ハザード等を出力しないクロック信号発生装
置を提供するものである。
本発明のクロック信号発生装置は、CRTディスプレイ
上にドット表示するための動作クロックであるドットク
ロック信号を発生するクロック信号発生装置において、
基準クロック信号入力端子と、前記基準クロック信号の
分周比を所定の分周比に切換える切換信号入力端子と、
同期型カウンタとを含み、該同期型カウンタは、前記基
準クロック信号に同期して、データ入力端子に入力され
るデータに対応する状態を保持する複数のＤ型フリップ
フロップと、前記複数のＤ型フリップフロップの出力と
前記切換信号とを入力とし、該Ｄ型フリップフロップの
現在の状態と該切換信号とに応じて、前記基準クロック
信号の次の１周期における前記ドットクロック信号の論
理値を定めるための複数のデータを出力する組み合わせ
回路とを有してなり、前記複数のデータに対応する状態
が前記基準クロック信号に同期してそれぞれ前記複数の
Ｄ型フリップフロップに保持されることにより、前記所
定の分周比に対応する波形をもつ前記ドットクロック信
号が前記Ｄ型フリップフロップから出力されてなること
を特徴とする。
上にドット表示するための動作クロックであるドットク
ロック信号を発生するクロック信号発生装置において、
基準クロック信号入力端子と、前記基準クロック信号の
分周比を所定の分周比に切換える切換信号入力端子と、
同期型カウンタとを含み、該同期型カウンタは、前記基
準クロック信号に同期して、データ入力端子に入力され
るデータに対応する状態を保持する複数のＤ型フリップ
フロップと、前記複数のＤ型フリップフロップの出力と
前記切換信号とを入力とし、該Ｄ型フリップフロップの
現在の状態と該切換信号とに応じて、前記基準クロック
信号の次の１周期における前記ドットクロック信号の論
理値を定めるための複数のデータを出力する組み合わせ
回路とを有してなり、前記複数のデータに対応する状態
が前記基準クロック信号に同期してそれぞれ前記複数の
Ｄ型フリップフロップに保持されることにより、前記所
定の分周比に対応する波形をもつ前記ドットクロック信
号が前記Ｄ型フリップフロップから出力されてなること
を特徴とする。
以下、本発明について実施例に基づいて説明する。第
１図は、本発明の実施例を示す回路図である。第１図か
らも明らかなように、クロック分周比は切り換えるため
の制御信号CT0、CT1が論理組合せ回路を制御した３つの
Ｄ型フリップフロップ101〜103による帰還型同期カウン
タである。基準クロック入力端子OSCより正弦波入力さ
れたクロックがＤ型フリップフロップのそれぞれのクロ
ック入力として接続され、またリセット端子Resetがリ
セット入力に接続されている。Ｄ型フリップフロップ
の、それぞれの出力は、組み合わせ回路300に入力され
ており、108〜112のインバータ、115〜122のNANDゲー
ト、NORゲートの組み合わせにより構成され、各Ｄ型フ
リップフロップのデータ入力に接続され帰還型の同期カ
ウンタ回路を構成している。クロック出力DOTCKとして
は、103のＤ型フリップフロップより出力され、インバ
ータ113、114を介して、出力されている。また、組み合
わせ回路には、クロック分周比を制御信号により切り換
えるために、制御信号が入力され、組み合わせ回路との
論理を組んでいる。
１図は、本発明の実施例を示す回路図である。第１図か
らも明らかなように、クロック分周比は切り換えるため
の制御信号CT0、CT1が論理組合せ回路を制御した３つの
Ｄ型フリップフロップ101〜103による帰還型同期カウン
タである。基準クロック入力端子OSCより正弦波入力さ
れたクロックがＤ型フリップフロップのそれぞれのクロ
ック入力として接続され、またリセット端子Resetがリ
セット入力に接続されている。Ｄ型フリップフロップ
の、それぞれの出力は、組み合わせ回路300に入力され
ており、108〜112のインバータ、115〜122のNANDゲー
ト、NORゲートの組み合わせにより構成され、各Ｄ型フ
リップフロップのデータ入力に接続され帰還型の同期カ
ウンタ回路を構成している。クロック出力DOTCKとして
は、103のＤ型フリップフロップより出力され、インバ
ータ113、114を介して、出力されている。また、組み合
わせ回路には、クロック分周比を制御信号により切り換
えるために、制御信号が入力され、組み合わせ回路との
論理を組んでいる。
第２図は、第１図の帰還型同期カウンタの動作を示す
タイミング波形図である。第２図（ａ）に示したよう
に、クロック分周比切り換え制御信号CT1が“Low"レベ
ル、CT0が“Low"レベルのとき分周比が1/4に設定され、
CT1が“Low"レベル、CT0が“High"レベルのとき分周比
が1/3に設定され、CT1が“High"レベル、CT0が“Low"レ
ベルまたは“High"レベルのとき、分周比が1/2に設定さ
れる。
タイミング波形図である。第２図（ａ）に示したよう
に、クロック分周比切り換え制御信号CT1が“Low"レベ
ル、CT0が“Low"レベルのとき分周比が1/4に設定され、
CT1が“Low"レベル、CT0が“High"レベルのとき分周比
が1/3に設定され、CT1が“High"レベル、CT0が“Low"レ
ベルまたは“High"レベルのとき、分周比が1/2に設定さ
れる。
ドットクロックとは、CRTディスプレイの水平表示期
間を表示させるドット数で割った値を、時間または周波
数で表わしたもので、ドット単位の動作クロックを示し
ている。すなわち、CRTに表示すべき表示画面に相当す
るデータ、映像信号が、このドットクロックタイミング
で出力され、CRTディスプレイでの水平表示の画面のき
めこまかさを決めるものであり、このドットクロックの
周波数が高いほど、細かな表現ができることとなる。
間を表示させるドット数で割った値を、時間または周波
数で表わしたもので、ドット単位の動作クロックを示し
ている。すなわち、CRTに表示すべき表示画面に相当す
るデータ、映像信号が、このドットクロックタイミング
で出力され、CRTディスプレイでの水平表示の画面のき
めこまかさを決めるものであり、このドットクロックの
周波数が高いほど、細かな表現ができることとなる。
本発明においては、このドットクロックの周波数を３
種類選択することができるようになっており、制御信号
により選択可能である。第２図（ｂ）は1/4から1/3に切
り換えており、第２図（ｃ）は1/3から1/4に切り換えて
いる。本発明による実施例によれば、帰還型同期カウン
タで構成されており、クロック切り換え時に、ハザード
等の幅の狭いパルスを発生することなく、クロックの切
り換えをすることが可能である。
種類選択することができるようになっており、制御信号
により選択可能である。第２図（ｂ）は1/4から1/3に切
り換えており、第２図（ｃ）は1/3から1/4に切り換えて
いる。本発明による実施例によれば、帰還型同期カウン
タで構成されており、クロック切り換え時に、ハザード
等の幅の狭いパルスを発生することなく、クロックの切
り換えをすることが可能である。
また、本実施例では分周比が1/2、1/3、1/4とする、
帰還型同期カウンタを実現するのに、共通なＤ型フリッ
プフロップ回路で構成を実現しており、わずかな回路の
増加により切り換え機能を増加できる。
帰還型同期カウンタを実現するのに、共通なＤ型フリッ
プフロップ回路で構成を実現しており、わずかな回路の
増加により切り換え機能を増加できる。
第１図に示した回路構成は、一実施例であり、組み合
わせ回路について、機能実現のために示した回路例であ
る。
わせ回路について、機能実現のために示した回路例であ
る。
以上述べたように本発明によれば、本発明のクロック
信号発生装置は、本発明のクロック信号発生装置は、CR
Tディスプレイ上にドット表示するための動作クロック
であるドットクロック信号を発生するクロック信号発生
装置において、基準クロック信号入力端子と、前記基準
クロック信号の分周比を所定の分周比に切換える切換信
号入力端子と、同期型カウンタとを含み、該同期型カウ
ンタは、前記基準クロック信号に同期して、データ入力
端子に入力されるデータに対応する状態を保持する複数
のＤ型フリップフロップと、前記複数のＤ型フリップフ
ロップの出力と前記切換信号とを入力とし、該Ｄ型フリ
ップフロップの現在の状態と該切換信号とに応じて、前
記基準クロック信号の次の１周期における前記ドットク
ロック信号の論理値を定めるための複数のデータを出力
する組み合わせ回路とを有してなり、前記複数のデータ
に対応する状態が前記基準クロック信号に同期してそれ
ぞれ前記複数のＤ型フリップフロップに保持されること
により、前記所定の分周比に対応する波形をもつ前記ド
ットクロック信号が前記Ｄ型フリップフロップから出力
されてなるため、切換信号に応じた分周比で分周された
ドットクロック信号をひとつ同期型カウンタにより発生
することができる、しかも、分周比の切り換え時にハザ
ード等のパルス幅の狭いパルスを発生しないドットクロ
ック信号を発生することができ、CRTのドット表示の乱
れを防止できる。そして、わずかな回路の増加により、
制御信号に用いてドットクロックの切り換え機能を有す
る。また、同期式回路を採用したため、ドットクロック
切り換え時にハザード等の幅の狭いパルスを発生するこ
とが無くクロック切り換えをすることができるクロック
信号発生装置を、提供することができる。
信号発生装置は、本発明のクロック信号発生装置は、CR
Tディスプレイ上にドット表示するための動作クロック
であるドットクロック信号を発生するクロック信号発生
装置において、基準クロック信号入力端子と、前記基準
クロック信号の分周比を所定の分周比に切換える切換信
号入力端子と、同期型カウンタとを含み、該同期型カウ
ンタは、前記基準クロック信号に同期して、データ入力
端子に入力されるデータに対応する状態を保持する複数
のＤ型フリップフロップと、前記複数のＤ型フリップフ
ロップの出力と前記切換信号とを入力とし、該Ｄ型フリ
ップフロップの現在の状態と該切換信号とに応じて、前
記基準クロック信号の次の１周期における前記ドットク
ロック信号の論理値を定めるための複数のデータを出力
する組み合わせ回路とを有してなり、前記複数のデータ
に対応する状態が前記基準クロック信号に同期してそれ
ぞれ前記複数のＤ型フリップフロップに保持されること
により、前記所定の分周比に対応する波形をもつ前記ド
ットクロック信号が前記Ｄ型フリップフロップから出力
されてなるため、切換信号に応じた分周比で分周された
ドットクロック信号をひとつ同期型カウンタにより発生
することができる、しかも、分周比の切り換え時にハザ
ード等のパルス幅の狭いパルスを発生しないドットクロ
ック信号を発生することができ、CRTのドット表示の乱
れを防止できる。そして、わずかな回路の増加により、
制御信号に用いてドットクロックの切り換え機能を有す
る。また、同期式回路を採用したため、ドットクロック
切り換え時にハザード等の幅の狭いパルスを発生するこ
とが無くクロック切り換えをすることができるクロック
信号発生装置を、提供することができる。
第１図は、本発明の一実施例であるドットクロック発生
用の帰還型同期カウンタの回路図、第２図（ａ），
（ｂ），（ｃ）は第１図の制御信号によるカウンタの動
作波形を示す図。第３図は従来のテレビゲーム装置にお
けるドットクロック発生用のカウンタ回路図である。 101〜103……リセット付Ｄ型フリップフロップ 201〜202……Ｄ型フリップフロップ 300、104〜114……組み合わせ回路 203〜209、214……インバータ回路 115〜121……NANDゲート 122……ORゲート 210、211……NORゲート 212……イクスクルーシブORゲート 123、213……抵抗
用の帰還型同期カウンタの回路図、第２図（ａ），
（ｂ），（ｃ）は第１図の制御信号によるカウンタの動
作波形を示す図。第３図は従来のテレビゲーム装置にお
けるドットクロック発生用のカウンタ回路図である。 101〜103……リセット付Ｄ型フリップフロップ 201〜202……Ｄ型フリップフロップ 300、104〜114……組み合わせ回路 203〜209、214……インバータ回路 115〜121……NANDゲート 122……ORゲート 210、211……NORゲート 212……イクスクルーシブORゲート 123、213……抵抗
Claims (1)
- 【請求項１】CRTディスプレイ上にドット表示するため
の動作クロックであるドットクロック信号を発生するク
ロック信号発生装置において、 基準クロック信号入力端子と、 前記基準クロック信号の分周比を所定の分周比に切換え
る切換信号入力端子と、 同期型カウンタとを含み、 該同期型カウンタは、 前記基準クロック信号に同期して、データ入力端子に入
力されるデータに対応する状態を保持する複数のＤ型フ
リップフロップと、 前記複数のＤ型フリップフロップの出力と前記切換信号
とを入力とし、該Ｄ型フリップフロップの現在の状態と
該切換信号とに応じて、前記基準クロック信号の次の１
周期における前記ドットクロック信号の論理値を定める
ための複数のデータを出力する組み合わせ回路とを有し
てなり、 前記複数のデータに対応する状態が前記基準クロック信
号に同期してそれぞれ前記複数のＤ型フリップフロップ
に保持されることにより、前記所定の分周比に対応する
波形をもつ前記ドットクロック信号が前記Ｄ型フリップ
フロップから出力されてなることを特徴とするクロック
信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62230201A JP2619650B2 (ja) | 1987-09-14 | 1987-09-14 | クロック信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62230201A JP2619650B2 (ja) | 1987-09-14 | 1987-09-14 | クロック信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6473386A JPS6473386A (en) | 1989-03-17 |
| JP2619650B2 true JP2619650B2 (ja) | 1997-06-11 |
Family
ID=16904164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62230201A Expired - Lifetime JP2619650B2 (ja) | 1987-09-14 | 1987-09-14 | クロック信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2619650B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251088A (ja) * | 1988-03-31 | 1989-10-06 | Nec Home Electron Ltd | 通信端末装置 |
| JPH02308296A (ja) * | 1989-05-24 | 1990-12-21 | Hudson Soft Co Ltd | ビデオ信号周波数逓倍装置 |
| WO1999022382A1 (fr) * | 1997-10-24 | 1999-05-06 | Takashi Suzuki | Equipement electrique et electronique |
| JP4769431B2 (ja) * | 2004-05-28 | 2011-09-07 | Ｏｋｉセミコンダクタ株式会社 | ドットクロック同期生成回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6284234U (ja) * | 1985-11-13 | 1987-05-29 |
-
1987
- 1987-09-14 JP JP62230201A patent/JP2619650B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6473386A (en) | 1989-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6934674B1 (en) | Clock generation and distribution in an emulation system | |
| JP2619650B2 (ja) | クロック信号発生装置 | |
| US4562402A (en) | Method and apparatus for generating phase locked digital clock signals | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| JPH10276083A (ja) | 偶数奇数分周回路 | |
| JPS63232615A (ja) | クロツク切替回路 | |
| JP2542707B2 (ja) | 水平同期パルス計測回路 | |
| JPH05100766A (ja) | クロツクジエネレータ | |
| JP2540686Y2 (ja) | 液晶表示装置 | |
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| JP2621205B2 (ja) | 分周回路 | |
| KR100480559B1 (ko) | 색블링킹기능을구비한문자표시장치 | |
| KR100188079B1 (ko) | 링 카운터를 이용한 분주회로 | |
| KR890003402Y1 (ko) | 문자별 더블폭 표시회로 | |
| JPH03758Y2 (ja) | ||
| JPS63231390A (ja) | ビデオ同期信号発生回路 | |
| KR900000852Y1 (ko) | 2배 확대 표시 제어회로 | |
| JPS6051838B2 (ja) | パタン信号発生装置 | |
| JPH0385012A (ja) | パルス発生回路 | |
| JPH11126060A (ja) | キャラクタ表示装置 | |
| JPH023218B2 (ja) | ||
| JPH04287208A (ja) | ユニバーサルカウンタ | |
| JPS59101926A (ja) | クロツク発生回路 | |
| JPH07101844B2 (ja) | 可変分周回路 | |
| JPH10261953A (ja) | 奇数分周クロック発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |