CN101847993B - 一种音频设备的时钟配置方法及系统 - Google Patents
一种音频设备的时钟配置方法及系统 Download PDFInfo
- Publication number
- CN101847993B CN101847993B CN201010163882.5A CN201010163882A CN101847993B CN 101847993 B CN101847993 B CN 101847993B CN 201010163882 A CN201010163882 A CN 201010163882A CN 101847993 B CN101847993 B CN 101847993B
- Authority
- CN
- China
- Prior art keywords
- clock
- register
- frequency
- configuration
- audio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000012545 processing Methods 0.000 claims abstract description 7
- 230000000875 corresponding effect Effects 0.000 claims description 23
- 230000002596 correlated effect Effects 0.000 claims description 7
- 241000239290 Araneae Species 0.000 claims description 3
- 244000045947 parasite Species 0.000 description 11
- 239000013078 crystal Substances 0.000 description 7
- 101100412394 Drosophila melanogaster Reg-2 gene Proteins 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 101100301524 Drosophila melanogaster Reg-5 gene Proteins 0.000 description 1
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种音频设备的时钟配置方法，所述音频设备包括用于产生源时钟的时钟产生模块，用于对所述源时钟进行分频处理的至少一个分频器，以及，用于相应配置各个分频器的分频参数的寄存器，所述的方法包括：依据输入音频文件的格式信息确定目标时钟；依据所述源时钟、目标时钟及分频器的信息，确定当前的分频时钟；将所述源时钟、分频时钟和目标时钟作为时钟节点构建时钟树，并确定相关的寄存器信息；遍历所述时钟树，记录与各时钟节点匹配的寄存器及其配置信息。本发明可以降低人力成本，提高配置的精度。
Description
技术领域
本发明涉及嵌入式系统设计领域，特别是涉及一种音频设备的时钟配置方法及一种音频设备的时钟配置系统。
背景技术
目前，带有音频(Audio)设备的电子产品已成为电子领域的潮流发展趋势，由于计算机系统中的音频文件具有很多种不同的格式，具体可分为两种，第一种为未压缩的音频文件(PCM文件，Pulse Code Modulated脉冲编码调制文件)，最常见的PCM文件格式包括：AIFF、SDII、WAV、BWF等；第二种为压缩的音频文件，如MP3、AAC、AC-3、WMA、RealAudio等。不同的音频文件格式对应不同的采样频率，如8Khz、11.025Hhz、16Khz、22.5Khz、24Khz、32Khz、44.IKhz、48Khz、88.2Khz、96Khz等，相应于不同的采样频率，即需要不同的时钟信号(clock)。
参考图1，示出了一种音频设备中常用的时钟处理器件的结构示意图。该时钟处理器件包括PLL(锁相环)20和寄存器25，该PLL包括相位比较器21、电荷泵22、VCO(压控晶振)23和分频器24。在实际中，PLL的输入端接入源时钟信号(如基准时钟、系统主时钟等)，通过在寄存器25中配置的分频系数改变分频器24的分频值，从而获得作为PLL输出的不同频率的时钟信号。
为简单起见，上述时钟处理器件仅仅示出了支持单一时钟信号输出的实现方式，为了满足众多音频接口的标准，通常在PLL的输出端还可以接入若干个分频器，以满足不同格式音频文件的时钟要求，在这种情况下，往往需要开放多个寄存器以由人工分别对各分频器的相关参数进行配置，显然过于耗费人力成本，且配置数据的精度难以获得保证；特别是在芯片验证或系统验证阶段，由于需要采用不同的系统主时钟来测试，则现有的人工配置方式则显得尤为繁琐，数据精度则更加难以保证。
总之，目前需要本领域技术人员迫切解决的一个技术问题就是：提出一种针对音频设备的自动时钟配置机制，用以降低人力成本，提高配置的精度。
发明内容
本发明所要解决的技术问题是提供一种音频设备的时钟配置方法及系统，用以降低人力成本，提高配置的精度。
为了解决上述技术问题，本发明实施例公开了一种音频设备的时钟配置方法，所述音频设备包括用于产生源时钟的时钟产生模块，用于对所述源时钟进行分频处理的至少一个分频器，以及，用于相应配置各个分频器的分频参数的寄存器，所述的方法包括：
依据输入音频文件的格式信息确定目标时钟；
依据所述源时钟、目标时钟及分频器的信息，确定当前的分频时钟；
将所述源时钟、分频时钟和目标时钟作为时钟节点构建时钟树，并确定相关的寄存器信息；
遍历所述时钟树，记录与各时钟节点匹配的寄存器及其配置信息。
优选的，所述的方法，还包括：
依据当前要求选取最符合要求的寄存器及其配置信息。
优选的，所述的方法，还包括：
生成音频配置表，该表包括针对不同的输入音频文件的格式信息，所记录的与相应时钟节点匹配的寄存器及其配置信息。
优选的，所述音频配置表置于音频设备的内存中。
优选的，所述时钟节点具有限制条件和/或误差范围；所述寄存器的配置信息包括寄存器值及计算公式。
为解决上述技术问题，本发明实施例还公开了一种音频设备的时钟配置系统，所述音频设备包括用于产生源时钟的时钟产生模块，用于对所述源时钟进行分频处理的至少一个分频器，以及，用于相应配置各个分频器的分频参数的寄存器，所述时钟配置系统包括：
目标时钟确定模块，用于依据输入音频文件的格式信息确定目标时钟；
分频时钟确定模块，用于依据所述源时钟、目标时钟及分频器的信息，确定当前的分频时钟；
时钟树建立模块，用于将所述源时钟、分频时钟和目标时钟作为时钟节点构建时钟树，并确定相关的寄存器信息；
时钟树遍历模块，用于遍历所述时钟树，记录与各时钟节点匹配的寄存器及其配置信息。
优选的，所述的系统，还包括：
选取模块，用于依据当前要求选取最符合要求的寄存器及其配置信息。
优选的，所述的系统，还包括：
音频配置表生成模块，用于生成音频配置表，该表包括针对不同的输入音频文件的格式信息，所记录的与相应时钟节点匹配的寄存器及其配置信息。
优选的，所述音频配置表置于音频设备的内存中。
优选的，所述时钟节点具有限制条件和/或误差范围；所述寄存器的配置信息包括寄存器值及计算公式。
与现有技术相比，本发明具有以下优点：
本发明创造性地提出了一种音频时钟自动配置的机制，即基于现有音频设备的标准处理器件共享同一时钟源的特性，认为由一个时钟源控制的所有寄存器组属于同一个时钟网络，在该时钟网络中，基于当前所需的各类时钟构建时钟树，通过遍历该时钟树即可获得匹配的寄存器及其配置信息。从而有效减少了人工配置的时间及成本，并保证了配置的精度。
附图说明
图1是一种音频设备中常用的时钟处理器件的结构示意图；
图2是本发明的一种音频设备的时钟处理器件示例1的结构框图；
图3是本发明的一种音频设备的时钟处理器件示例2的结构框图；
图4是本发明的一种音频设备的时钟配置方法实施例的步骤流程图；
图5是本发明的一种示例中时钟树的示意图；
图6是本发明的一种音频设备的时钟配置系统实施例的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明针对现有技术中人工配置费时费力且精度难以保证的问题，创造性地提出了一种音频时钟自动配置的机制，即基于现有音频设备的标准处理器件共享同一时钟源的特性，认为由一个时钟源控制的所有寄存器组属于同一个时钟网络，在该时钟网络中，基于当前所需的各类时钟构建时钟树，通过遍历该时钟树即可获得匹配的寄存器及其配置信息。从而有效减少了人工配置的时间及成本，并保证了配置的精度。
在本发明实施例中，所述音频设备可以包括用于产生源时钟的时钟产生模块，用于对所述源时钟进行分频处理的至少一个分频器，以及，用于相应配置各个分频器的分频参数的寄存器。以下通过两个具体示例来说明本发明所述音频设备的结构及特性。
参考图2，在一种音频设备时钟处理器件的示例中，设置有晶振10、振荡器(OSC)12、相位比较器(PD)20、低通滤波器(LPF)22及电压控制型振荡器(VC0)23，以及，分频器14、26、30、32、34和寄存器组25。其中，晶振提供共振频率，如32.768kHz；振荡器12将晶体振子10用于共振电路的一部分，进行振荡动作，并输出振荡信号。此振荡信号经分频器14进行分频，假设寄存器组的reg1配置其分频比为4，则可获得8.192kHz的基准频率信号fr(源时钟)，即在本例中，晶振10、振荡器(OSC)12、分频器14(也可省略)可以对应用于产生源时钟的时钟产生模块。
所述基准频率信号fr输入相位比较器20的一个输入端。相位比较器20将该基准频率信号fr与输入另一输入端的分频器26的输出信号进行相位比较，并输出基于相位差的信号。低通滤波器22使相位比较器20的输出信号平滑，产生加到电压控制型振荡器24的控制电压。电压控制型振荡器24根据与由低通滤波器22施加的控制电压相应的频率，进行振荡动作。此振荡信号经分频器26进行分频，假设寄存器组的reg2配置其分频比为7125，即进行7125分频后的信号被输入相位比较器20的另一输入端。上述相位比较器20、低通滤波器22、电压控制型振荡器24及分频器26构成PLL电路，则通过与8.192kHz的基准频率信号同步，产生、输出具有该基准频率信号的7125倍频率(58.368MHz)的信号。
另外，假设寄存器组的reg3配置分频器30的分频比为1824，则会产生将PLL电路的输出信号1824分频的时钟信号CLKI(32kHz)；假设寄存器组的reg4配置分频器32的分频比为1536，则会产生将PLL电路的输出信号1536分频的时钟信号CLK2(38kHz)；假设寄存器组的reg5配置分频器34的分频比为1216，则会产生将PLL电路的输出信号1216分频的时钟脉冲信号CLK3(48kHz)。
参考图3，作为另一种音频设备时钟处理器件的示例，所述音频设备可以包括时钟选择器31、寄存器32和PLL 33，其中，时钟选择器31至少包括两个输入端口，每一输入端口连接一时钟信号，时钟选择器31的输出端连接PLL33的输入端，PLL中具有分频器331，PLL33的输出端连接多个分频器34；寄存器32分别连接时钟选择器31及分频器34，用于控制时钟选择器31从输入的时钟信号选择其中之一作为当前参考时钟(源时钟)，以及，用于设置分频器34的分频参数，使其输出不同要求下的目标时钟频率。即在本例中，时钟选择器31可以作为时钟产生模块，通过增加输入时钟的个数，即可使得源时钟的选择范围增大，由此可获得更多的输出时钟，从而满足在芯片验证或系统验证阶段的需求。
针对这种音频设备，参考图4所示的本发明的一种音频设备的时钟配置方法实施例的步骤流程图，所述的方法包括：
步骤401、依据输入音频文件的格式信息确定目标时钟；
例如，假设当前输入的音频文件格式为WAV格式，其采样频率为44.IKhz，则其目标时钟可以为256*44.IKhz的ADC(数模转换)时钟(11.2896MKhz)；或者，其目标时钟可以为64*44.IKhz的CODEC(编解码)时钟(2.8224MKhz)；或者，其目标时钟可以为32*44.IKhz的I2S(串行总线)时钟(1.4112MKhz)。在实际中，这些目标时钟会依据音频文件格式的不同而变化。
步骤402、依据所述源时钟、目标时钟及分频器的信息，确定当前的分频时钟；
公知的是，分频器(clock divider)是指将不同频段的声音信号区分开来，分别予以放大，然后送到相应频段的扬声器中再进行重放。在高质量声音重放时，需要进行电子分频处理。分频器可以将输入的原始信号分成几个不同频段的信号。故可以理解的是，本实施例中，所述分频器的信息包括各个分频器的特性(如固定分频比、可配置分频比等)、硬件条件(如4分频、16分频等)及个数等影响时钟的相关信息。
如上述图2中的分频器14及分频器26的工作过程，在这种情况下分频器能够简单地对源时钟进行整数倍的分频，即得到整数倍分之一的分频时钟；在实际中，所需的目标时钟往往需要经过多次整数倍地分频或者，目标时钟可能是任意频率的，需要经过多次分频才能获得。故所述分频时钟可能有多个。即所述分频时钟指基于当前的硬件条件和特性，从源时钟到目标时钟所需经过的中间时钟。
步骤403、将所述源时钟、分频时钟和目标时钟作为时钟节点构建时钟树，并确定相关的寄存器信息；
例如：源CLOCK可以包括晶振CLOCK等；分频CLOCK包括MUX_CLK，DIV_CLK等；目标CLOCK包括：ADC_CLK，I2S_CLK等。这些CLOCK之间具有关联关系。
基于这种关联关系，所述时钟树的构建方法则可以采用常用的将某个时钟的上级构造为父节点，将某个时钟的下级构造为子节点的方式，在源时钟、分频时钟、目标时钟确定的情况下，即可简单获得相应时钟树。
在建立音频CLOCK树后，还需要依据各个CLOCK的关联关系确定与每一个关联关系相关的CLOCK寄存器及取值范围，即确定CLOCK寄存器组。在本发明实施例中，所述寄存器的信息可以包括寄存器的个数、各个寄存器的取值范围等信息。所述时钟节点与寄存器的对应关系可由本领域技术人员根据实际情况，如芯片、系统验证所涉及的具体要求来建立，本发明对此无需加以限制。
步骤404、遍历所述时钟树，记录与各时钟节点匹配的寄存器及其配置信息。
基于时钟树，就可以采用树遍历方式得到符合源和目标时钟的相关寄存器配置，从而利于设置系统及便于系统正常工作。这种方法使寄存器更加优化，软件只需关心需求性的寄存器即可。在具体实现中，树遍历方式不限，软件可以采用误差最小，特定频率最小等各种标准进行遍历。
例如，确定源CLOCK，从源CLOCK开始遍历音频CLOCK树，确定每一个CLOCK节点的数据，直到和所有目标CLOCK大致匹配，遍历过程记录相关CLOCK寄存器和相关CLOCK节点误差。
为使本领域技术人员更好地理解本发明，以下通过一个具体例子来说明上述实施例。
例如，在音频设备中，源时钟clock_src由固定晶振(如24M)来提供；最终，音频设备需要播放一定频率fs的声音，在这种情况上，需要一个接近256*fs频率的系统时钟clock_adc，以及，一个接近64fs的CODEC时钟clock_codec，这两个目标时钟的误差范围都在0.1k内。
假设当前有四个寄存器reg0，reg1，reg2，reg3，则需要通过配置各个寄存器值来达到这个目的，经过每一个寄存器会得到相应的分频时钟，比如为clock_mux0，clock_mux1，clock_mux2。这些时钟或寄存器值通常会有一些限制条件，比如clock_dac或reg2的取值范围为5M-12M，clock_mux1越小越好、clock_mux2是一个接近6M的时钟等等。
要得到每一个fs频率的系统时钟，都需要进行以上寄存器的设置。而往往芯片验证及系统验证阶段时，还需要用到不同的晶振进行测试。每次同样也都会对寄存器进行各种设置。于是提供如下方法：
假设目前的源时钟为clock_src；分频时钟包括clock_mux0、clock_mux1、clock_mux2；目标时钟为clock_adc clock_codec；当前的音频设备时钟处理器件包括四个寄存器reg1、reg2、reg3、reg4；设置CLOCK树Tree_clock如图5所示，即源节点clock_src经reg0的配置进入下一级分频时钟节点clock_mux0，clock_mux0经reg1的配置进入下一级分频时钟节点clock_mux1，clock_mux1经reg2的配置进入下一级分频时钟节点clock_mux2，clock_mux2经reg3的配置进入下一级目标节点clock_adc，并且，clock_mux2经reg4的配置进入下一级目标节点clock_codec。
其中，每个clock节点(clock_src，clock_mux0，clock_mux1，clock_mux2，clock_adc，clock_codec)都赋予限制条件及误差范围，每一边都关联了相应的寄存器值及计算公式(比如clock_adc＝clock_mux2/reg3，等)。在实际中，Tree_clock的存储方法不限。
对于存在这样的源、中间、目标寄存器的配置，并且可以生成配置树的系统，用于优化寄存器设置，对于上例，只需要关心clock_src，fs两个参数即可。配置树信息可以存储于BOOTLOADER中或硬件固化实现，从而方便软件设置。
在本发明的一种优选实施例中，本发明实施例还可以包括以下步骤：
步骤405、依据当前要求选取最符合要求的寄存器及其配置信息。
例如，根据用户要求及CLOCK误差，选择最符合要求的CLOCK寄存器组配置。除了CLOCK误差等评价手段外，还包括最少变化配置要求，最小时钟频率配置要求等。
作为另一优选实施例，本发明还可以包括以下步骤：
步骤406、生成音频配置表，该表包括针对不同的输入音频文件的格式信息，所记录的与相应时钟节点匹配的寄存器及其配置信息。
即利用本发明可以得到一系列播放不同音频文件格式的CLOCK寄存器组配置，从而自动建立各种音频配置表，以用于嵌入式开发或硬件开发中。
需要说明的是，对于方法实施例而言，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
参考图6，示出了本发明的一种音频设备的时钟配置系统实施例的结构框图，其中，所述音频设备包括用于产生源时钟的时钟产生模块，用于对所述源时钟进行分频处理的至少一个分频器，以及，用于相应配置各个分频器的分频参数的寄存器，所述时钟配置系统具体可以包括：
目标时钟确定模块601，用于依据输入音频文件的格式信息确定目标时钟；
分频时钟确定模块602，用于依据所述源时钟、目标时钟及分频器的信息，确定当前的分频时钟；
时钟树建立模块603，用于将所述源时钟、分频时钟和目标时钟作为时钟节点构建时钟树，并确定相关的寄存器信息；
时钟树遍历模块604，用于遍历所述时钟树，记录与各时钟节点匹配的寄存器及其配置信息。
在实际中，所述时钟节点具有限制条件和/或误差范围；所述寄存器的配置信息包括寄存器值及计算公式。
在本发明的一种优选实施例中，还可以包括以下：
选取模块，用于依据当前要求选取最符合要求的寄存器及其配置信息；
和/或，
音频配置表生成模块，用于生成音频配置表，该表包括针对不同的输入音频文件的格式信息，所记录的与相应时钟节点匹配的寄存器及其配置信息。
在具体实现中，所述音频配置表置于音频设备的内存中。
对于系统实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见系统实施例的部分说明即可。
以上对本发明所提供的一种音频设备的时钟配置方法及一种音频设备的时钟配置系统进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种音频设备的时钟配置方法，其特征在于，所述音频设备包括用于产生源时钟的时钟产生模块，用于对所述源时钟进行分频处理的至少一个分频器，以及，用于相应配置各个分频器的分频参数的寄存器，所述的方法包括：
依据输入音频文件的格式信息确定目标时钟；
依据所述源时钟、目标时钟及分频器的信息，确定当前的分频时钟；其中，源时钟经过每一个寄存器得到相应的分频时钟；
将所述源时钟、分频时钟和目标时钟作为时钟节点构建时钟树，并确定相关的寄存器信息；
遍历所述时钟树，记录与各时钟节点匹配的寄存器及其配置信息。
2.如权利要求1所述的方法，其特征在于，还包括：
依据当前要求选取最符合要求的寄存器及其配置信息。
3.如权利要求1所述的方法，其特征在于，还包括：
生成音频配置表，该表包括针对不同的输入音频文件的格式信息，所记录的与相应时钟节点匹配的寄存器及其配置信息。
4.如权利要求3所述的方法，其特征在于，所述音频配置表置于音频设备的内存中。
5.如权利要求1、2、3或4所述的方法，其特征在于，所述时钟节点具有限制条件和/或误差范围；所述寄存器的配置信息包括寄存器值及计算公式。
6.一种音频设备的时钟配置系统，其特征在于，所述音频设备包括用于产生源时钟的时钟产生模块，用于对所述源时钟进行分频处理的至少一个分频器，以及，用于相应配置各个分频器的分频参数的寄存器，所述时钟配置系统包括：
目标时钟确定模块，用于依据输入音频文件的格式信息确定目标时钟；
分频时钟确定模块，用于依据所述源时钟、目标时钟及分频器的信息，确定当前的分频时钟；其中，源时钟经过每一个寄存器得到相应的分频时钟；
时钟树建立模块，用于将所述源时钟、分频时钟和目标时钟作为时钟节点构建时钟树，并确定相关的寄存器信息；
时钟树遍历模块，用于遍历所述时钟树，记录与各时钟节点匹配的寄存器及其配置信息。
7.如权利要求6所述的系统，其特征在于，还包括：
选取模块，用于依据当前要求选取最符合要求的寄存器及其配置信息。
8.如权利要求6所述的系统，其特征在于，还包括：
音频配置表生成模块，用于生成音频配置表，该表包括针对不同的输入音频文件的格式信息，所记录的与相应时钟节点匹配的寄存器及其配置信息。
9.如权利要求8所述的系统，其特征在于，所述音频配置表置于音频设备的内存中。
10.如权利要求6、7、8或9所述的系统，其特征在于，所述时钟节点具有限制条件和/或误差范围；所述寄存器的配置信息包括寄存器值及计算公式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010163882.5A CN101847993B (zh) | 2010-04-29 | 2010-04-29 | 一种音频设备的时钟配置方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010163882.5A CN101847993B (zh) | 2010-04-29 | 2010-04-29 | 一种音频设备的时钟配置方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101847993A CN101847993A (zh) | 2010-09-29 |
| CN101847993B true CN101847993B (zh) | 2015-05-06 |
Family
ID=42772473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010163882.5A Expired - Fee Related CN101847993B (zh) | 2010-04-29 | 2010-04-29 | 一种音频设备的时钟配置方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101847993B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104168524A (zh) * | 2013-05-17 | 2014-11-26 | 无锡华润矽科微电子有限公司 | 数字功放设备的控制电路及其控制方法 |
| CN109672962B (zh) * | 2018-12-27 | 2020-08-25 | 联想(北京)有限公司 | 一种信息处理方法和电子设备 |
| CN114442735B (zh) * | 2020-10-30 | 2023-03-24 | 龙芯中科技术股份有限公司 | 时钟频率控制方法、装置、设备及存储介质 |
| CN113111615B (zh) * | 2021-03-31 | 2023-04-25 | 中国人民解放军战略支援部队信息工程大学 | SoC芯片时钟功能验证方法及系统 |
| CN114740948A (zh) * | 2022-04-18 | 2022-07-12 | 西安全志科技有限公司 | 一种时钟分频方法及装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1485985A (zh) * | 2002-09-24 | 2004-03-31 | 华为技术有限公司 | 一种时钟分频的方法及其实现电路 |
| CN1171486C (zh) * | 2000-01-06 | 2004-10-13 | 日本电气株式会社 | 时钟发生器和使用此时钟发生器的数字或电话便携式终端 |
| US6934674B1 (en) * | 1999-09-24 | 2005-08-23 | Mentor Graphics Corporation | Clock generation and distribution in an emulation system |
| CN1953332A (zh) * | 2005-10-17 | 2007-04-25 | 大唐移动通信设备有限公司 | 时钟发生器和使用该时钟发生器的通信终端 |
| CN101110590A (zh) * | 2007-08-21 | 2008-01-23 | 中兴通讯股份有限公司 | 一种时序余量检测过程中相位调整的方法及装置 |
| CN101216722A (zh) * | 2008-01-08 | 2008-07-09 | 北京中星微电子有限公司 | 一种时钟管理方法及装置 |
-
2010
- 2010-04-29 CN CN201010163882.5A patent/CN101847993B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6934674B1 (en) * | 1999-09-24 | 2005-08-23 | Mentor Graphics Corporation | Clock generation and distribution in an emulation system |
| CN1171486C (zh) * | 2000-01-06 | 2004-10-13 | 日本电气株式会社 | 时钟发生器和使用此时钟发生器的数字或电话便携式终端 |
| CN1485985A (zh) * | 2002-09-24 | 2004-03-31 | 华为技术有限公司 | 一种时钟分频的方法及其实现电路 |
| CN1953332A (zh) * | 2005-10-17 | 2007-04-25 | 大唐移动通信设备有限公司 | 时钟发生器和使用该时钟发生器的通信终端 |
| CN101110590A (zh) * | 2007-08-21 | 2008-01-23 | 中兴通讯股份有限公司 | 一种时序余量检测过程中相位调整的方法及装置 |
| CN101216722A (zh) * | 2008-01-08 | 2008-07-09 | 北京中星微电子有限公司 | 一种时钟管理方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101847993A (zh) | 2010-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101847993B (zh) | 一种音频设备的时钟配置方法及系统 | |
| CN104541473B (zh) | 基于概率方法的用于保证多格式音频系统中的锁定的通用同步引擎 | |
| CN104170258B (zh) | 再循环时数转换器（tdc） | |
| CN105683855B (zh) | 用于扩展电路频率范围并且用于超频或降频的装置及方法 | |
| JP6013596B2 (ja) | マルチフォーマットデジタルオーディオインターフェース | |
| JP5848460B2 (ja) | バーストモードパルス幅変調（ｐｗｍ）および非ゼロ復帰（ｎｒｚ）データを復元するための装置および方法 | |
| CN105027019B (zh) | 用于usb系统内的音频取样率转换器的弹性计时 | |
| US20120112809A1 (en) | Method and digital circuit for generating a waveform from stored digital values | |
| CN109117195A (zh) | 一种uefi模式调整启动顺序的方法、装置及设备 | |
| CN110390925A (zh) | 人声与伴奏同步方法、终端、蓝牙设备及存储介质 | |
| CN102946247B (zh) | I2s接口时钟电路的分频电路 | |
| CN101420294A (zh) | 一种时钟锁相环控制方法及装置 | |
| EP2327161B1 (en) | Accumulated phase-to-digital conversion in digital phase locked loops | |
| JP2016158275A (ja) | 発振器をベースとする周波数ロックループ | |
| CN100511980C (zh) | 采样速率转换设备和方法 | |
| CN102546040B (zh) | 测试通道时延差的方法和系统 | |
| CN202026299U (zh) | 一种频率合成装置 | |
| WO2006114941A1 (ja) | クロック発生回路およびオーディオシステム | |
| CN115278456A (zh) | 一种音响设备及音频信号处理方法 | |
| CN110061735A (zh) | 小数分频电路及采用该电路的接口时钟分频电路 | |
| CN102543085B (zh) | 数字音频信号的多采样率解码系统及其方法 | |
| CN205029809U (zh) | 基于wifi网络的音频流媒体播放平台 | |
| CN102843319B (zh) | 通讯系统 | |
| JP5072801B2 (ja) | Ｆｍトランスミッタ | |
| JP2001127626A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150506 Termination date: 20170429 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |