CN1171486C - 时钟发生器和使用此时钟发生器的数字或电话便携式终端 - Google Patents
时钟发生器和使用此时钟发生器的数字或电话便携式终端 Download PDFInfo
- Publication number
- CN1171486C CN1171486C CNB01111665XA CN01111665A CN1171486C CN 1171486 C CN1171486 C CN 1171486C CN B01111665X A CNB01111665X A CN B01111665XA CN 01111665 A CN01111665 A CN 01111665A CN 1171486 C CN1171486 C CN 1171486C
- Authority
- CN
- China
- Prior art keywords
- frequency
- mentioned
- output
- signal
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Abstract
一种用于多系统的时钟发生器,包括利用AFC(自动频率控制)电路12控制的TCXO(温度补偿晶体振荡器)1和利用主系统提供的系统时钟操作的子系统并包括具有相位比较器5与VCO(电压控制振荡器)3的PLL(锁相环)电路。PLL电路中分频器2、4的分频比率根据AFC电路12的输出进行补偿以吸收AFC电路12引起的相位变化。
Description
技术领域
本发明涉及时钟发生器,并且更具体地涉及数字便携式电话终端等中用于基准时钟生成的时钟发生器。
背景技术
便携式电话等无线电通信终端需要一个精确和高稳定的时钟作为其组成电路的操作的基准。这样的便携式电话终端具有用于控制它自己的时钟发生器的振荡器(例如,晶体振荡器)的频率以匹配从基站接收的波的电路,此电路通常被称为AFC(自动频率控制)电路。现有技术的AFC电路示例公开在例如日本专利公开文献JP9-199997和日本专利公开文献JP10-284997中。使用这样的时钟发生器的接收机的现有技术示例公开在例如日本专利公开文献JP7-202737中。PLL(锁相环)的现有技术示例公开在例如日本专利公开文献JP8-251019中。
采用使用AFC电路控制的时钟的系统(下文称为主系统)的多系统终端等也采用利用晶体振荡器等的频率的共存系统(下文称为子系统)。图6表示这样的终端的一个示例。如图所示,此终端包括主系统611和接收从中提供的系统时钟的子系统612。主系统611是用于便携式终端(即,便携式电话终端)的当前PCD或下一代的WCDMA系统。或者,主系统611可以是PHS(个人手持电话系统)。子系统612从属于这样的主系统并且可以是例如蓝牙系统。
在便携式电话终端中,基准时钟发生器应高度准确。作为基准时钟发生器,一般使用TCXO(温度补偿晶体振荡器)。在多系统中,由于组成部分的增加,每个系统中TCXO的使用是不希望的,并且在要求尺寸小与重量轻的便携式远程终端中特别不利。因此,如图7的方框图所示,在单个主系统中提供TCXO 70,并且其输出时钟用于多个PLL电路中,即,用于无线电终端侧PLL电路(第一PLL电路)71、用于主系统控制PLL的控制电路时钟发生器72(第二PLL电路)和用于子系统比率或控制部分PLL的蓝牙时钟发生器(第三PLL电路)73中。
图8是表示一般PLL电路的方框图。此电路包括TCXO 80;AFC电路81;分频器A82;寄存器83、86与89;相位比较器84;电荷泵85;VCO(电压控制振荡器)87和分频器B 88。寄存器83与89分别控制分频器A82与B82的分频比率。寄存器86控制相位补偿器84和电荷泵85。具有此PLL结构的电路操作,以使TCXO 80的输出频率fr除以分频器A82的分频比率Da得到的值等于VCO 87的输出频率fo除以分频器B88的分频比率Db得到的值。即,
fr/Da=fo/Db......(1)
等式(1)可以变换成下面的等式(2):
fo=fr×Da/Db......(2)
结果,通过将TXCO 80的输出频率乘以分频器82与88的分频比率来确定VCO 87的输出。因而能通过利用寄存器83与89改变分频比率获得所需频率上的输出。
现在将结合图9描述例如便携式电话终端的一般AFC功能。此功能是将终端同步到从BTS(基站收发信机)接收的波。图9所示的系统包括具有天线91、天线92、无线电电路93、包括加法器/平均差错计算电路95与D/A(数字-模拟)电路96的AFC电路94以及TCXO 97的BTS 90。
从BTS 90接收的波由于诸如传播路径中的衰落的原因而瞬时变化。即使在这样的情况中,AFC电路94也适于与接收的波同步。无线电单元93解调从BTS 90接收的高频波以提供基带输出。AFC电路94中的加法器/平均差错计算电路95计算相位差错,并且D/A变换此相位差错并将得到的模拟电压馈送给TCXO 97。
在图7所示的系统中,子系统(蓝牙)PLL的时钟不应变化。虽然,如前所述,AFC电路81引起的TCXO 80的基准频率变化引起VCO 87的输出频率中的相应变化。如上所述,子系统另的频率变化是不希望的(因为所得到的电路操作的不利影响),并且希望子系统使用不受例如在主系统中使用的AFC功能的影响的时钟。
发明内容
本发明因此具有提供一种时钟发生器和一种便携式通信终端的目的,此时钟发生器用于具有主系统与子系统的系统中并允许子系统生成不受主系统中使用的AFC功能的影响的时钟。
根据本发明的一个方面,提供了一种便携式通信终端,包括:一个自动频率控制电路(AFC),用于接收无线电通信信号,确定相位误差,提供个相位误差信号到一个D/A转换器,和在所述D/A转换器的一个值被改变时写入一个校正值到一个第一分频比率寄存器;一个信号温度补偿晶体振荡器(TXCO),用于接收对应于所述D/A转换器的相位误差信号的一个信号,提供一个输出频率到具有由第一分频比率寄存器确定的第一分频比率Da的第一分频器,所述第一分频器提供一个输出信号fr;和一个压控振荡器(VCO),具有一个输出频率fo,用于提供在上述相位误差存在时基本不变的子系统时钟,上述输出频率fo等于上述信号温度补偿晶体振荡器的输出频率乘以一个比值,该比值是第一分频器的第一分频比率Da和一个第二分频器的第二分频比率Db的比值,即fo=fr×(Da/Db)。
其中上述第二分频器将上述压控振荡器的输出频率fo以第二分频比率Db进行分频,上述第二分频比率由一个第二分频比率寄存器确定,上述第二分频比率寄存器的预设值在上述信号温度补偿晶体振荡器的输出频率改变时被改变为倒数。
所述便携式通信终端还可以包括:一个相位比较器,它以上述第一分频器的输出信号fr和上述第二分频器的输出信号fp作为输入信号;和一个电荷泵,用于接收上述相位比较器的输出和提供一个输出信号Do到上述压控振荡器。
其中上述电荷泵包括串联连接在电源线和地之间的一对CMOS晶体管,上述一对CMOS晶体管具有共用的漏极结用于向压控振荡器提供输出信号Do,其中上述CMOS晶体管的一个栅极被连接到从上述相位比较器输出的加泵信号,上述CMOS晶体管的另一个栅极被通过一个反相器连接到从上述相位比较器输出的减泵信号。
其中上述电荷泵接收来自一个脉冲波形补偿器的一个补偿信号,该补偿器基于所述自动频率控制电路导致的频率变化接收来自一个计算器的被存储的计算结果,通过脉冲持续期的变化向压控振荡器通过一个校正的控制电压。
所述便携式通信终端还可以包括:用于检测所述信号温度补偿晶体振荡器的温度的一个温度传感器;用于存储所述信号温度补偿晶体振荡器对于温度的特性的一个只读存储器;一个计算器,用于根据所述温度传感器的输出和所述信号温度补偿晶体振荡器的特性计算一个结果,该结果在所述自动频率控制电路提供一个输出时被一个分频比率寄存器所指向。
根据本发明的其他方面,提供包括前面定义的时钟发生器的数字便携式终端或便携式电话终端。
根据本发明的时钟发生器应用于具有两个共存系统,即,主系统与子系统,(下文称为多系统)的终端,其中子系统的系统时钟根据主系统的系统时钟来生成,并且具有可以给子系统提供稳定的系统时钟以消除由于主系统AFC功能而可能引起的系统时钟变化的效果。
从下面参考附图的描述中将明白本发明的其他目的和特点。
附图说明
图1是表示根据本发明的时钟发生器的优选实施例的电路结构的方框图;
图2表示图1所示的时钟发生器1中的电荷泵6与前一级相位比较器5的一个结构示例;
图3表示图1所示的电荷泵6’与前一级相位比较器5的一个不同示例;
图4(a)-4(c)是TCXO 1的v-f(电压对频率)特性、D/A变换器的输入比特对电压特性和VCO 3的V-f特性的图表;
图5是用于描述图1-3中所示的电荷泵6的操作的视图;
图6表示包括主系统与子系统的一般终端的一个示例;
图7是图6所示的系统中的时钟发生器的方框图;
图8是表示一般PLL电路的方框图;和
图9是用于实现AFC功能的电路结构。
具体实施方式
现有将参考附图描述本发明的优选实施例。
图1是表示根据本发明的时钟发生器的优选实施例的电路结构的方框图。此时钟发生器包括TCXO 1、分频器A(第一分频器)2、VCO 3、分频器B(第二分频器)4、相位比较器5、电荷泵6、寄存器(即,寄存器A-C)8、温度传感器9、计算器10、ROM(只读存储器)11和AFC电路12。TCXO 1接收AFC电路12的输出并将其振荡输出f(TCXO)馈送给分频器A2。分频器A2将其分频输出fr馈送给相位比较器5的一个输入端。分频器B4分频VCO 3的输出,并将共分频输出fp馈送给相位比较器5的另一输入端。相位比较器5比较这两个分频输出fr和fp的相位。计算器10对从温度传感器9输出的信号与通过ROM 11从AFC电路12输出的输出信号进行计算并将计算结果馈送给寄存器8。
图2表示图1所示的时钟发生器1中的电荷泵6与前一级相位比较器5的一个结构示例。此示例中的电荷泵6具有一对电阻61与62、连接到电阻62的输入端的反相器(即,例相电路)63和串联连接在电源与地之间并分别具有其连接到电阻61与62的输出端的门的一对补偿MOS晶体管64与65。相位比较器5从分频器A2与B4中接收分频输出fr与fp并生成加泵(pump-up)与减泵(pump-down)信号pu与pd。加泵与减泵信号pu与pd分别铅送给电阻61与反相器63的输入端。MOS晶体管64与65因而进行通-断操作,以便从其公用漏极连接点获得输出信号Do。此输出信号Do馈送给图1所示的VCO 3,用于VCO的振荡频率控制。
图3表示图1所示的电荷泵6’与前一级相位比较器5的一个不同示例。电荷泵6’具有脉冲波形补偿电路7、一对电阻61与62及一对补偿MOS晶体管64与65。脉冲波形补偿电路7利用接收图1所示的计算器10的输出的寄存器8中寄存器C的输出进行控制,并将相位补偿(或差分)脉冲输出锁送给电阻61与62的输入端。
现在将描述根据本发明的图1-3所示的上面的时钟发生器的操作。其分频比率利用来自寄存器8中的寄存器A的预置值来确定的分频器A2分频TCXO 1的振荡输出,并将其输出信号fr馈送给相位比较器5的一个输入端。TCXO 1接收AFC电路12的输出并受此输出控制。因此,现在将描述其中TCXO 1的振荡频率由于AFC功能而经历变化的情况。如果知道对应于D/A变换器输出的TCXO 1的输出频率,则能消除TCXO 1的输出频率的变化。温度传感器9总在检测TCXO 9的温度。预定温度范围中TCXO 1的特性存储在ROM11中。利用寄存器8中正的重写寄存AFC电器12的相位补偿数据。
如果f(TCXO)/N=fr,能通过计算确定对应于经历变化的TCXO 1的输出频率的f’(TCXO)的f’(TCXO)/Mfr中的M。现在将参考图4的图表描述此操作。图4(a)是TCXO 1的V-f(电压对频率)的图表。图4(b)是D/A变换器的输入比特对电压特性的图表。图4(C)是VCO 3的v-f特性。将明白,TCXO 1、D/A变换器与VCO 3的V-f与其他特性基本上是线性的。因此。AFC控制的D/A变换器控制值存储在ROM 11中。随后,在用于控制TCXO 1的D/A变换器控制值由于AFC电路12输出的控制信号而变化时,将正确的值写入分频比率寄存器A中。
通过控制替代分频器A2的分频器B4的值也可以获得相同的结果。特别地,分频器B4根据寄存器8的寄存器B中的预置值执行分频。如果TCXO1的频率变化,则有可能利用假定f(TCXO)/N=f(VCO)/M的计算得到(TCXO)/N=f(VCO)/M’中给定的M’,因而可获得如图4(C)所示的VCO3的V-f特性,从而有可能实现与上述相同的控制。
与上述情况一样,在TCXO 1的频率变化时,分频器A2与B2不再同相,并因此电荷泵6用于使这些分频器具有相互同相的关系。然而,在AFC功能引起频率变化的情况中,有可能通过将计算器10中计算的结果写入寄存器8的寄存器C中并利用图3所示的脉冲波形补偿电路7引起的实际脉冲时长变化校正VCO3的控制电压来控制VCO3的输出为恒定。
图5是用于描述图1-3中所示的电荷泵6的操作的视图。在此图中,标号(a)是分频器A2的输出脉冲信号fr,标号(b)是分频器B4的输出脉冲信号fp,标号(c)是相位比较器5的加泵信号pu,标号(d)是相位比较器5的减泵信号pd,并且标号(e)是电荷泵6的输出脉冲信号Do。输出脉冲信号Do馈送给VCO以控制其频率。当信号fr相位超前于信号fp时,pu与pd分别为“低”和“高”,并馈送正电压“高”作为Do。另一方面,当信号fr相位滞后于信号fp时,pu与pd分别为“高”和“低”,并馈送负电压“低”作为Do。当信号fr和fp同相时,电荷泵6的输出脉冲信号Do为零。
在使用包括图3所示的脉冲波形补偿电路7的电荷泵6’时,加泵和减泵信号pu与pd的脉冲持续时间根据AFC的控制范围进行控制。
从前面已经明白,根据本发明的时钟发生器具有显著的实际效果,即有可能以稳定频率给子系统提供系统时钟,此子系统从主系统中接收其系统时钟而不管主系统中提供的AFC功能如何。
本领域技术人员将想到结构的变化并且可以进行各种显而易见的不同修改与实施例而不背离本发明的范畴。前面的描述与附图中提出的情况只用于示意。因此,前面的描述打算认为是示意性而不是限制性。
Claims (6)
1.一种便携式通信终端,包括:
一个自动频率控制电路,用于接收无线电通信信号,确定相位误差,提供个相位误差信号到一个D/A转换器,和在所述D/A转换器的一个值被改变时写入一个校正值到一个第一分频比率寄存器;
一个信号温度补偿晶体振荡器,用于接收对应于所述D/A转换器的相位误差信号的一个信号,提供一个输出频率到具有由第一分频比率寄存器确定的第一分频比率Da的第一分频器,所述第一分频器提供一个输出信号fr;和
一个压控振荡器,具有一个输出频率fo,用于提供在上述相位误差存在时基本不变的子系统时钟,上述输出频率fo等于上述信号温度补偿晶体振荡器的输出频率乘以一个比值,该比值是第一分频器的第一分频比率Da和一个第二分频器的第二分频比率Db的比值,即fo=fr×(Da/Db)。
2.根据权利要求1的便携式通信终端,其中上述第二分频器将上述压控振荡器的输出频率fo以第二分频比率Db进行分频,上述第二分频比率由一个第二分频比率寄存器确定,上述第二分频比率寄存器的预设值在上述信号温度补偿晶体振荡器的输出频率改变时被改变为倒数。
3.根据权利要求2的便携式通信终端,其中还包括:
一个相位比较器,它以上述第一分频器的输出信号fr和上述第二分频器的输出信号fp作为输入信号;和
一个电荷泵,用于接收上述相位比较器的输出和提供一个输出信号Do到上述压控振荡器。
4.根据权利要求3的便携式通信终端,其中上述电荷泵包括串联连接在电源线和地之间的一对CMOS晶体管,上述一对CMOS晶体管具有共用的漏极结用于向压控振荡器提供输出信号Do,其中上述CMOS晶体管的一个栅极被连接到从上述相位比较器输出的加泵信号,上述CMOS晶体管的另一个栅极被通过一个反相器连接到从上述相位比较器输出的减泵信号。
5.根据权利要求3的便携式通信终端,其中上述电荷泵接收来自一个脉冲波形补偿器的一个补偿信号,该补偿器基于所述自动频率控制电路导致的频率变化接收来自一个计算器的被存储的计算结果,通过脉冲持续期的变化向压控振荡器通过一个校正的控制电压。
6.根据权利要求1的便携式通信终端,其中还包括:
用于检测所述信号温度补偿晶体振荡器的温度的一个温度传感器;
用于存储所述信号温度补偿晶体振荡器对于温度的特性的一个只读存储器;
一个计算器,用于根据所述温度传感器的输出和所述信号温度补偿晶体振荡器的特性计算一个结果,该结果在所述自动频率控制电路提供一个输出时被一个分频比率寄存器所指向。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5785/2000 | 2000-01-06 | ||
JP2000005785A JP3397193B2 (ja) | 2000-01-06 | 2000-01-06 | クロック生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1310570A CN1310570A (zh) | 2001-08-29 |
CN1171486C true CN1171486C (zh) | 2004-10-13 |
Family
ID=18534406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB01111665XA Expired - Fee Related CN1171486C (zh) | 2000-01-06 | 2001-01-06 | 时钟发生器和使用此时钟发生器的数字或电话便携式终端 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6373314B2 (zh) |
JP (1) | JP3397193B2 (zh) |
CN (1) | CN1171486C (zh) |
GB (1) | GB2360887B (zh) |
HK (1) | HK1037445A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101847993A (zh) * | 2010-04-29 | 2010-09-29 | 北京中星微电子有限公司 | 一种音频设备的时钟配置方法及系统 |
CN1953332B (zh) * | 2005-10-17 | 2011-01-12 | 联芯科技有限公司 | 时钟发生器和使用该时钟发生器的通信终端 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3094853U (ja) * | 2002-12-24 | 2003-07-04 | アルプス電気株式会社 | Pllシンセサイザー |
US7161443B2 (en) * | 2004-09-30 | 2007-01-09 | Broadcom Corporation | Temperature compensated crystal oscillator |
KR100723838B1 (ko) | 2004-12-08 | 2007-05-31 | 한국전자통신연구원 | 주파수 합성 장치 |
US7256630B2 (en) * | 2005-05-25 | 2007-08-14 | Kabushiki Kaisha Toshiba | System and method for PLL control |
US7542445B2 (en) * | 2006-06-14 | 2009-06-02 | Sony Ericsson Mobile Communications Ab | Method and system for maintaining autonomous system clock accuracy for a mobile radio terminal |
US7514974B2 (en) * | 2007-04-18 | 2009-04-07 | Lsi Corporation | Method and apparatus for adjusting on-chip delay with power supply control |
CN101420510B (zh) * | 2007-10-26 | 2014-06-11 | 瑞昱半导体股份有限公司 | 应用于多媒体接口的时钟的产生装置及其相关方法 |
US8766736B2 (en) * | 2010-02-01 | 2014-07-01 | Tacettin Isik | Methods of frequency versus temperature compensation of existing crystal oscillators |
CN102749842A (zh) * | 2012-07-06 | 2012-10-24 | 李琛 | 报时信号同步可报时电子钟 |
CN114533254B (zh) * | 2022-04-26 | 2022-07-08 | 天津苏德科技发展有限公司 | 用于射频粒子刀的射频粒子能量聚焦时钟分配方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5170297A (en) | 1990-07-13 | 1992-12-08 | Standard Microsystems Corporation | Current averaging data separator |
JPH07202737A (ja) | 1993-12-31 | 1995-08-04 | Kenwood Corp | 受信装置 |
JP3268138B2 (ja) * | 1994-09-29 | 2002-03-25 | 三菱電機株式会社 | 通信装置、周波数シンセサイザ及びシンセサイズ方法 |
JP3411120B2 (ja) | 1995-03-08 | 2003-05-26 | 富士通株式会社 | Pll回路 |
JP2929965B2 (ja) * | 1995-03-31 | 1999-08-03 | 日本電気株式会社 | 無線通信端局 |
JP2845185B2 (ja) * | 1995-11-29 | 1999-01-13 | 日本電気株式会社 | Pll回路 |
JPH09199997A (ja) | 1996-01-24 | 1997-07-31 | Toshiba Ave Corp | Afc回路 |
JPH09326752A (ja) | 1996-06-04 | 1997-12-16 | Toyo Commun Equip Co Ltd | 移動体通信端末装置 |
JP3042429B2 (ja) | 1996-12-05 | 2000-05-15 | 日本電気株式会社 | 周波数自動制御回路 |
JP3036460B2 (ja) | 1997-03-31 | 2000-04-24 | 日本電気株式会社 | Afc回路 |
US5856766A (en) * | 1997-06-30 | 1999-01-05 | Motorola Inc. | Communication device with a frequency compensating synthesizer and method of providing same |
US6223061B1 (en) * | 1997-07-25 | 2001-04-24 | Cleveland Medical Devices Inc. | Apparatus for low power radio communications |
JPH11355102A (ja) | 1998-06-08 | 1999-12-24 | Matsushita Electric Ind Co Ltd | Afcサイドロック防止回路 |
-
2000
- 2000-01-06 JP JP2000005785A patent/JP3397193B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-02 GB GB0100041A patent/GB2360887B/en not_active Expired - Fee Related
- 2001-01-02 US US09/750,797 patent/US6373314B2/en not_active Expired - Fee Related
- 2001-01-06 CN CNB01111665XA patent/CN1171486C/zh not_active Expired - Fee Related
- 2001-11-19 HK HK01108137A patent/HK1037445A1/xx not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1953332B (zh) * | 2005-10-17 | 2011-01-12 | 联芯科技有限公司 | 时钟发生器和使用该时钟发生器的通信终端 |
CN101847993A (zh) * | 2010-04-29 | 2010-09-29 | 北京中星微电子有限公司 | 一种音频设备的时钟配置方法及系统 |
CN101847993B (zh) * | 2010-04-29 | 2015-05-06 | 北京中星微电子有限公司 | 一种音频设备的时钟配置方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
GB0100041D0 (en) | 2001-02-14 |
JP3397193B2 (ja) | 2003-04-14 |
HK1037445A1 (en) | 2002-02-08 |
CN1310570A (zh) | 2001-08-29 |
GB2360887B (en) | 2003-10-29 |
US20010048330A1 (en) | 2001-12-06 |
JP2001196923A (ja) | 2001-07-19 |
GB2360887A (en) | 2001-10-03 |
US6373314B2 (en) | 2002-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6545547B2 (en) | Method for tuning a VCO using a phase lock loop | |
US6728526B2 (en) | Fractional-N frequency synthesizer with multiple clocks having different timings | |
CN1171486C (zh) | 时钟发生器和使用此时钟发生器的数字或电话便携式终端 | |
US4980652A (en) | Frequency synthesizer having compensation for nonlinearities | |
CN1052353C (zh) | 带有残余误差校正的分数n频率合成器及其频率合成方法 | |
US6693468B2 (en) | Fractional-N synthesizer with improved noise performance | |
US8437441B2 (en) | Phase locked loop capable of fast locking | |
US20030107442A1 (en) | All-digital frequency synthesis with capacitive re-introduction of dithered tuning information | |
EP3208943B1 (en) | Fractional frequency synthesizer | |
EP2847865B1 (en) | Transceiver using technique for improvement of phase noise and switching of phase lock loop (pll) | |
CN103814524A (zh) | 在反馈环路中具有相位校正的锁相环 | |
CN101741379A (zh) | 一种快速锁定锁相环的频率综合装置 | |
KR20000035274A (ko) | 주파수 조종을 이용하는 위상 검출기 | |
CN1116021A (zh) | 自动频率控制装置 | |
JP2010226751A (ja) | 分数分割電荷補償手段を有する周波数シンセサイザ | |
CN116232318B (zh) | 锁相环、芯片及电子设备 | |
JP2004530334A (ja) | フラクショナル補償法(fractionalcompensationmethod)を使用するフラクショナルn周波数シンセサイザ(fractional−nfrequencysynthesizer) | |
JP2001127632A (ja) | 周波数シンセサイザ及び発振周波数制御方法 | |
US10715158B1 (en) | Phase-locked loop (PLL) with calibration circuit | |
US8248123B2 (en) | Loop filter | |
CN107846216B (zh) | 一种锁相环自校准电路 | |
CN108988854B (zh) | 锁相环电路 | |
CN112350695A (zh) | 相位插值器系统、芯片和电子设备 | |
CN101263653A (zh) | 模拟变容二极管 | |
JP4198833B2 (ja) | 周波数シンセサイザ、リップルを補償する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041013 Termination date: 20140106 |