CN101741379A - 一种快速锁定锁相环的频率综合装置 - Google Patents

Abstract

本发明公开了一种快速锁定锁相环频率综合装置，该频率综合装置包括混合信号压控振荡器、双模预置分频器、数字处理器、非易失性存储器、鉴频鉴相器、电荷泵和环路滤波器。利用本发明，避免了锁相环每次上电都要校正的过程，可以在工艺偏差的情况下，准确的对混合信号压控振荡器的输出频率进行预置，该预置的频率和目标频率相差很小，锁相环可以在极短的时间之内完成锁定。另外，本发明所有模块包括非易失性存储器在内均可以采用标准的CMOS工艺制作，能够方便的应用在快速跳频的通信系统中。

Description

一种快速锁定锁相环的频率综合装置

技术领域

本发明涉及通信和信息处理装置中频率合成技术领域，尤其涉及一种快速锁定的锁相环频率综合装置。

背景技术

频率综合装置是一种高稳定度和高精度的频率发生装置，在无线电的各个领域如现代通信、雷达、电子对抗及现代化仪器仪表等方面均有广泛的应用。

在时分多址通信系统和快速跳频扩频通信系统中，要求通信信道之间能够快速进行切换，而通信信道之间的切换是由频率综合装置来完成的。频率综合装置的锁定速度直接决定了通信信道之间的切换速度，因此实现快速锁定的频率综合装置是一项关键技术。

近年来人们提出了很多的方法来加快频率综合装置的锁定速度，然而这些方法不能够避免频率锁定速度和相位噪声/毛刺之间的折中。最近中科院半导体所提出了一种直接预置可自动校正工艺误差的快速锁定的锁相环频率综合装置，它可以自动的补偿工艺误差，实现对目标频率的快速准确预置。然而该频率综合装置需要在每次上电的时候进行校正，带来使用上的麻烦。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种快速锁定锁相环频率综合装置，该频率综合装置具有很短的锁定时间，可以自动补偿工艺误差以实现能够对目标频率进行准确预置，且避免每次上电的校正环节。

(二)技术方案

为达到上述目的，本发明提供了一种快速锁定锁相环的频率综合装置，该频率综合装置包括：

混合信号压控振荡器10，该混合信号压控振荡器10的输入端分别与数字处理器12的输出端和环路滤波器16的输出端连接，输出端与双模预置分频器11的输入端连接，用于产生周期振荡信号，接收来自数字处理器12的预置信号，完成目标频率的直接预置；

双模预置分频器11，该双模预置分频器11的输入端与混合信号压控振荡器10的输出端连接，输出端与数字处理器12的输入端连接，用于对混合信号压控振荡器10产生的振荡信号进行分频；

数字处理器12，该数字处理器12的输入端分别与数字输入、双模预置分频器11的输出端和非易失性存储器13的输出端连接，输出端分别与鉴频鉴相器14的输入端、非易失性存储器13的输入端、电荷泵15的输入端、环路滤波器16的输入端连接，用于产生控制信号和预置信号，并对双模预置分频器11的输出信号进行分频；

非易失性存储器13，该非易失性存储器13的输入端与数字处理器12的输出端连接，输出端与数字处理器12的输入端连接，用于存储数字处理器12产生的控制信号和预置信号；

鉴频鉴相器14，该鉴频鉴相器14的输入端与数字处理器12的输出端连接，输出端与电荷泵15的输入端连接，用于锁相环路中相位和频率的比较；

电荷泵15，该电荷泵15的输入端分别数字处理器12的输出端和鉴频鉴相器14的输出端连接，输出端与环路滤波器16的输入端连接，用于将鉴频鉴相器14输出的电压脉冲转化为电流脉冲；

环路滤波器16，该环路滤波器16的输入端分别数字处理器12的输出端和电荷泵15的输出端连接，输出端与混合信号压控振荡器10的输入端连接，用于提供混合信号压控振荡器10的控制电压。

上述方案中，所述混合信号压控振荡器10由数字和模拟混合信号来控制，其中数字信号直接确定混合信号压控振荡器10的频率，模拟信号控制混合信号压控振荡器10的输出频率的精度。

上述方案中，所述混合信号压控振荡器10由频率预置模块和压控振荡器构成，频率预置模块产生压控振荡器的控制电压，进而对压控振荡器的输出频率进行控制。

上述方案中，所述数字处理器12包括分频器120、频率计算模块121、目标频率拟合模块122和数字控制电路123，用于补偿工艺偏差带来的预置频率的误差，产生目标频率所对应的预置信号，完成预置信号向非易失性存储器13中的存储。

上述方案中，所述电荷泵15的输出电流的大小受所述数字处理器12的控制，通过数字处理器12对电荷泵15输出电流大小的调整，动态的改变锁相环的环路带宽，进而对锁相环的各方面性能进行调整。

上述方案中，所述环路滤波器16由二阶环路滤波器和开关LS[0]及开关LS[1]构成，开关LS[0]选通二阶环路滤波器，使二阶环路滤波器的输出电压控制混合信号压控振荡器10；开关LS[1]选通电压VB，使得电压VB控制混合信号压控振荡器10。

(三)有益效果

从上述的技术方案可以看出，本发明具有以下有益效果：

1、利用本发明，通过使用非易失性存储器13，可以向混合信号压控振荡器10直接预置频率，且由于非易失性存储器13的非挥发性质，存储在非易失性存储器13中的预置信号可以在掉电的情况下长时间保存，从而避免锁相环每次上电都要校正的过程。

2、利用本发明，数字处理器12可以自动补偿工艺偏差，实现预置频率的自动校正，从而可以在工艺偏差的情况下，准确的对混合信号压控振荡器10的输出频率进行预置，该预置的频率和目标频率相差很小，锁相环可以在极短的时间之内完成锁定。

3、利用本发明，所有模块包括非易失性存储器在内均可以采用标准的CMOS工艺制作，能够方便的应用在快速跳频的通信系统中。

附图说明

图1为本发明提供的快速锁定锁相环频率综合装置的方框图；

图2为本发明提供的混合信号压控振荡器10的电路图；

图3为本发明提供的环路滤波器16的电路图；

图4为本发明提供的数字处理器12的内部框架示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

如图1所示，图1为本发明提供的快速锁定锁相环频率综合装置的方框图，该频率综合装置包括：混合信号压控振荡器10，双模预置分频器11，数字处理器12，非易失性存储器13，鉴频鉴相器14，电荷泵15和环路滤波器16。

其中，混合信号压控振荡器10用于产生周期振荡信号，接收来自数字处理器12的预置信号，完成目标频率的直接预置；双模预置分频器11用于对混合信号压控振荡器10产生的振荡信号进行分频；数字处理器12用于产生控制信号和预置信号，并对双模预置分频器11的输出信号进行分频；非易失性存储器13用于存储数字处理器12产生的控制信号和预置信号；鉴频鉴相器14用于锁相环路中相位和频率的比较；电荷泵15用于将鉴频鉴相器14输出的电压脉冲转化为电流脉冲；环路滤波器16用于提供混合信号压控振荡器10的控制电压。

该锁相环频率综合装置的工作分为以下两种模式：校正模式和工作模式。在校正模式下，环路滤波器16中的开关LS[0]断开，锁相环路处于开路模式，开关LS[1]闭合，混合信号压控振荡器10的输入被偏置在电压VB上，之后我们对数字处理器12输入频率信息(以二进制数字形式来表示)，数字处理器12会根据输入的频率信息自动的计算出频率预置信号P[N:0]和C[M:0]，之后数字处理器12将这些预置信号存储在非易失性存储器13(NVM)中。在大多数情况下，我们需要根据不同的预置频率，获取不同的预置信号P和C，这样上述过程将被重复好多次，直到我们将对应不同预置频率的预置信号P和C都存储到NVM中为止。当许多组预置信号被存储到NVM之后，校正模式就完成了。接下来的是工作模式，在工作模式下，环路滤波器16中的开关LS[1]断开，LS[0]闭合，这时锁相环路处于工作状态，数字处理器12根据输入的分频比信息从NVM中读取相应的预置信号P和C，并将P和C赋予混合信号压控振荡器10以完成对振荡器目标频率的预置。当振荡器被预置到目标频率的附近时，环路滤波器的输出电压Va便进一步调谐振荡器的输出频率使之最后精准的锁定在目标频率上。我们的数字处理器12可以自动的补偿由工艺偏差带来的预置频率的误差，通过预置信号P和C对混合信号压控振荡器10的预置可以达到非常高的精度，预置的频率和最后的目标频率相差很小，而越小的频率误差意味着越快的锁定速度，因此锁相环可以在极短的时间内完成锁定过程，该锁定时间不依赖于跳频的频率间距，并且由于预置信号都存储到NVM中，因此避免了每次上电重复校正的环节。

基于图1所述的快速锁定锁相环频率综合装置的方框图，图2给出了本发明提供的混合信号压控振荡器10的电路图。该混合信号压控振荡器10由频率预置模块和LC压控振荡器(VCO)构成，预置模块的作用是将输入的模拟电压Va和来自数字处理器12的数字控制信号C[M:0]转换为对VCO的控制电压Vc，预置模块的电路如图2的上半部分所示，可以看出它由一组恒流源及其控制开关、一个可变负载电阻和源级跟随器构成。晶体管MP1，MP3...MP(2M+1)是由Vbias1电压偏置的电流源，它们的电流是以2的指数增长的。而晶体管MP2，MP4...MP(2M+2)则为电流源的开关，它们分别由数字输入信号C[0]，C[1]...C[M]控制；晶体管MP13构成一个由环路滤波器16的输出电压Va控制的电流源，其电流大小由所接入的模拟电压Va控制，所有电流源的输出电流都将通过电阻R转变为电压，电阻R的值可以被数字处理器12输出的控制信号SW[K:0]校正以实现预置频率的精细调节。晶体管MP14和MP15构成源级跟随器，保证供给VCO的控制电压使VCO处于线性频率调节区域。LC-VCO采用电流复用型结构，来自数字处理器12的数字控制信号P[N:0]控制晶体管MN3，MN7...等N型晶体管的导通和闭合，从而选择VCO的负载电容，实现VCO振荡频率的粗调节。

基于图1所述的快速锁定锁相环频率综合装置的方框图，图3给出了本发明提供的环路滤波器16的电路图。开关LS[1:0]受数字处理器12控制，当LS[1]导通，LS[0]关断时，环路滤波器16的输出电压Va由VB来决定；当LS[0]导通，LS[1]关断时，环路滤波器16的输出电压Va由二阶环路滤波器的输出电压决定，这时环路滤波器16将电荷泵15的输出电流转换为混合信号压控振荡器10的控制电压，同时对信号进行滤波。

基于图1所述的快速锁定锁相环频率综合装置的方框图，图4给出了本发明提供的数字处理器12内部框架示意图。其中数字控制电路123接收外部输入的数据，对频率综合装置的其他模块和数字处理器12中的其他模块进行控制；数字控制电路123根据输入的数据，产生所需要的分频比，供给分频器120以完成对双模预置分频器11输出信号的分频；频率计算模块121对双模预置分频器11的输出频率进行计算，将输出频率转换为二进制数字形式；目标频率拟合模块122根据预置的目标频率信息和来自频率计算模块121的频率信息，自动拟合出对应目标频率的预置信号P和C。当数字处理器12在校正模式下接收输入的频率信息后，数字控制电路123便控制目标频率拟合模块122产生几组典型的预置信号P和C供给混合信号压控振荡器10，频率计算模块121计算双模预置分频器11的输出频率，并以二进制数字的形式输入到目标频率拟合模块122，目标频率拟合模块122根据输入到数字控制电路123的频率信息和来自频率计算模块121的频率信息，自动拟合出目标频率所对应的预置信号P和C，当预置信号P和C生成后，由数字控制电路123负责将生成的预置信号P和C存储到NVM中。当数字处理器12在工作模式下接收输入的分频比信息后，根据分频比信息，自动的在NVM中获取相应的预置信号P和C，之后将获取的预置信号P和C赋予混合信号压控振荡器10；于此同时，数字控制电路123根据输入的分频比信息，产生合理的分频比供给分频器以完成对双模预置分频器11输出信号的进一步分频。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种快速锁定锁相环的频率综合装置，其特性在于，该频率综合装置包括：

混合信号压控振荡器(10)，该混合信号压控振荡器(10)的输入端分别与数字处理器(12)的输出端和环路滤波器(16)的输出端连接，输出端与双模预置分频器(11)的输入端连接，用于产生周期振荡信号，接收来自数字处理器(12)的预置信号，完成目标频率的直接预置；

双模预置分频器(11)，该双模预置分频器(11)的输入端与混合信号压控振荡器(10)的输出端连接，输出端与数字处理器(12)的输入端连接，用于对混合信号压控振荡器(10)产生的振荡信号进行分频；

数字处理器(12)，该数字处理器(12)的输入端分别与数字输入、双模预置分频器(11)的输出端和非易失性存储器(13)的输出端连接，输出端分别与鉴频鉴相器(14)的输入端、非易失性存储器(13)的输入端、电荷泵(15)的输入端、环路滤波器(16)的输入端连接，用于产生控制信号和预置信号，并对双模预置分频器(11)的输出信号进行分频；

非易失性存储器(13)，该非易失性存储器(13)的输入端与数字处理器(12)的输出端连接，输出端与数字处理器(12)的输入端连接，用于存储数字处理器(12)产生的控制信号和预置信号；

鉴频鉴相器(14)，该鉴频鉴相器(14)的输入端与数字处理器(12)的输出端连接，输出端与电荷泵(15)的输入端连接，用于锁相环路中相位和频率的比较；

电荷泵(15)，该电荷泵(15)的输入端分别数字处理器(12)的输出端和鉴频鉴相器(14)的输出端连接，输出端与环路滤波器(16)的输入端连接，用于将鉴频鉴相器(14)输出的电压脉冲转化为电流脉冲；

环路滤波器(16)，该环路滤波器(16)的输入端分别数字处理器(12)的输出端和电荷泵(15)的输出端连接，输出端与混合信号压控振荡器(10)的输入端连接，用于提供混合信号压控振荡器(10)的控制电压。

2.根据权利要求1所述的频率综合装置，其特性在于，所述混合信号压控振荡器(10)由数字和模拟混合信号来控制，其中数字信号直接确定混合信号压控振荡器(10)的频率，模拟信号控制混合信号压控振荡器(10)的输出频率的精度。

3.根据权利要求2所述的频率综合装置，其特性在于，所述混合信号压控振荡器(10)由频率预置模块和压控振荡器构成，频率预置模块产生压控振荡器的控制电压，进而对压控振荡器的输出频率进行控制。

4.根据权利要求1所述的频率综合装置，其特性在于，所述数字处理器(12)包括分频器(120)、频率计算模块(121)、目标频率拟合模块(122)和数字控制电路(123)，用于补偿工艺偏差带来的预置频率的误差，产生目标频率所对应的预置信号，完成预置信号向非易失性存储器(13)中的存储。

5.根据权利要求1所述的频率综合装置，其特性在于，所述电荷泵(15)的输出电流的大小受所述数字处理器(12)的控制，通过数字处理器(12)对电荷泵(15)输出电流大小的调整，动态的改变锁相环的环路带宽，进而对锁相环的各方面性能进行调整。

6.根据权利要求1所述的频率综合装置，其特性在于，所述环路滤波器(16)由二阶环路滤波器和开关LS[0]及开关LS[1]构成，开关LS[0]选通二阶环路滤波器，使二阶环路滤波器的输出电压控制混合信号压控振荡器(10)；开关LS[1]选通电压VB，使得电压VB控制混合信号压控振荡器(10)。

Images