CN103618548A - 基于锁相环频率快速锁定的频率合成方法及其电路 - Google Patents
基于锁相环频率快速锁定的频率合成方法及其电路 Download PDFInfo
- Publication number
- CN103618548A CN103618548A CN201310656817.XA CN201310656817A CN103618548A CN 103618548 A CN103618548 A CN 103618548A CN 201310656817 A CN201310656817 A CN 201310656817A CN 103618548 A CN103618548 A CN 103618548A
- Authority
- CN
- China
- Prior art keywords
- loop
- frequency
- phase
- locked
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种基于锁相环频率快速锁定的频率合成方法及其电路，该方法包括以下步骤：锁定时隙开始时为锁相环单元配置数据；对环路滤波器充电；锁相环单元在压控振荡器的输出频率达到其配置数据的范围时输出锁定指示；根据锁定指示断开电源。本发明在锁定时隙开始时提前为环路滤波器充电，通过锁定指示信号断开电源，缩短锁相环的锁定时间。
Description
技术领域
本发明涉及无线通信电路，更具体地说，涉及一种基于锁相环频率快速锁定的频率合成方法及其电路。
背景技术
为了提高频谱效率，现代无线通信系统大都利用频分/时分复用技术，无线收发机进行通信时所用信道，会根据信道占用情况、信道质量进行实时切换。信道的切换，是通过改变频率合成器的输出频率来实现的。频率合成器给收发电路中的变频电路提供可编程的本地载波信号，是无线通信设备的核心。目前使用的频率合成方式主要是采用锁相环加压控振荡器方式实现的。
在锁相环频合方式中，在目前窄带通信系统中需要带内噪声尽量低，即需要环路滤波器带宽不能过宽，由于锁相环滤波器带宽的限制，频率源的相位噪声与锁相速度之间的互相制约：环路带宽窄时，锁定时间变长，但带内噪声比较低；环路带宽大时，可降低锁相环路的锁定时间，但带内相位噪声较差。频率源的振荡频率在两个频点之间切换所需要的时间与两个频点间的频率间隔有关：两个频点间隔越大，对应的滤波器输出的压控电压相差越大，需要的切换时间就越长。相关技术中大多采用缩短频率源频率两个不同频点间压控电压的切换时间（即提高压控振荡器），以提高频率源的锁相速度。但这会增加压控振荡器本身的相位噪声。
锁相环方式的频率合成器锁定过程示意如图1所示，其频率锁定过程分为三个阶段：
T1（捕获阶段）：频率从稳定到不稳定的急剧变化，输出频率与参考时钟鉴相频率相位差非常大，锁相环处于失锁状态；
T2(跟踪阶段)：输出频率与参考时钟鉴相频率相位差较小，锁相环对输出频率进行跟踪，属于环路自身调节的阶段；
T3(稳定阶段)：输出频率与参考时钟鉴相频率相位差非常小，锁相环处于锁定的状态。
锁定过程的三个阶段中，主要是由T1阶段和T2阶段决定目标频率的锁定时间。而T2阶段的时间主要是由于环路自身的参数决定，T2阶段时相位差较小，靠锁相环自身的调节可很快进入T3阶段。然而T1阶段捕获阶段所消耗的时间，对整体锁定时间起关键的影响，一般通过减小TI阶段的时间来提高频率源的锁相速度。
相关技术中的锁相环锁定方法是通过为锁相环提前配置预估充电时间，打开锁相环为锁相环电路中的环路滤波器提前充电，使环路中的电压接近锁定电压，减少充电泵为锁相环充电的时间，从而加快锁定速度。该方案需要预先测量压控振荡器锁定频段内单点电压的充电时间统计特性，并存储，在开启锁相环电路时再读取充电时间，便于控制中心发出持续充电时间；充电时间与频率变化关系如图2所示；由于不同的压控振荡器对应同一频点的电压由于一致性、温度等因素不完全相同，导致预置电压不够精确从而使得锁定时间变长。
目前，锁相环锁定电路如图3所示，首先为鉴相器预置锁定频点的电压，连接于控制中心的数模转换器通过运算放大器为低通滤波器充电，同时通过模数转换器通过阅读交换机检测低通滤波器的充电电压，当达到预置的锁定电压值时，数模转换器发送信号至控制中心，控制中心发送控制信号停止为环路滤波器充电，使电压趋近于所设置频点的锁定电压，从而达到减少锁定时间的目的。该方案需要预先测量压控振荡器锁定频段内单点电压的统计特性，并存储至储存器；为锁相环配置数据时再读预存的电压，通过数模转换器预先充电，充电时间由模数转换器检测反馈给控制器，形成闭环控制；该方案对电路一致性及温度稳定性要求较高，软件反应有延迟并且电路比较复杂、成本较高。
发明内容
本发明要解决的技术问题在于，提供一种改进的基于锁相环频率快速锁定的频率合成方法及其电路。
本发明解决其技术问题所采用的技术方案是：构造一种基于锁相环频率快速锁定的频率合成方法，包括以下步骤：
在每个锁定时隙开始时，为锁相环单元配置数据；
通过直流电源对环路滤波器进行充电，所述环路滤波器的电压上升推动与其连接的压控振荡器的频率由低变高；
所述锁相环单元实时比较所述压控振荡器的输出频率是否达到其配置数据的范围：
在所述输出频率达到所述配置数据的范围时，所述锁相环单元送出锁定指示；
根据所述锁定指示断开所述直流电源，并连通充电泵继续为所述环路滤波器充电，直至所述锁相环锁定。
优选地，上述基于锁相环频率快速锁定的频率合成方法中，在对所述环路滤波器进行充电之前，还包括：对所述环路滤波器进行放电以降低所述压控振荡器的输出频率。
优选地，上述基于锁相环频率快速锁定的频率合成方法中，根据所述锁定指示断开所述直流电源为：控制单元接收锁相环单元发送的锁定指示，并发送控制信号至所述直流电源，使其停止为所述环路滤波器充电。
优选地，上述基于锁相环频率快速锁定的频率合成方法中，在每个锁定时隙开始时，所述锁相环单元通过中央处理器配置数据。
一种基于锁相环频率快速锁定的频率合成电路，包括：
锁相环单元，将输入频率与配置数据进行比较，并在输入频率达到配置数据的范围内时输出锁定指示；
压控振荡器，连接于所述锁相环单元，并输出频率至所述锁相环单元；
环路滤波器，连接于所述压控振荡器；
直流电源，连接于所述环路滤波器，为环路滤波器与压控振荡器提供直流电压；
充电泵，位于所述锁相环单元内部，连接于所述环路滤波器，由所述锁相环单元控制为所述环路滤波器提供脉动交流电源；
所述直流电源对所述环路滤波器进行充电，所述环路滤波器的电压上升推动与其连接的压控振荡器的频率由低变高；所述压控振荡器将不断变化的输出频率发送至所述锁相环单元，所述锁相环单元实时比较新输出频率是否达到其配置数据范围；若输出频率达到所述配置数据的范围，则所述锁相环单元输出锁定指示，断开所述直流电源，所述环路滤波器通过所述充电泵继续充电直至所述锁相环锁定。
优选地，上述基于锁相环频率快速锁定的频率合成电路中，所述环路滤波器还连接有用于放电以降低所述压控振荡器的输出频率的第二开关，所述环路滤波器通过所述第二开关接地。
优选地，上述基于锁相环频率快速锁定的频率合成电路中，所述锁相环单元还连接有控制单元，所述控制单元接收锁相环单元的锁定指示并输出控制信号使连接于所述直流电源的第一开关断开，停止为所述环路滤波器充电。
优选地，上述基于锁相环频率快速锁定的频率合成电路中，所述锁相环单元还连接有为其配置数据的中央处理器。
本发明的有益效果是：由于本发明基于锁相环频率快速锁定的频率合成方法中，在锁相环锁定时隙开始时提前为环路滤波器充电以提高压控振荡器的频率，并通过锁相环的锁定指示信号断开直流电源，缩短了锁相环的锁定时间，从而提高了锁相速度。并且由于减少了锁定时间，从而减少了锁相环电路的开启时间，降低了电路功耗。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是锁相环方式的频率合成器锁定过程示意图。
图2是现有技术中锁相环电路中充电时间与频率变化关系图。
图3是现有技术中锁相环锁定电路原理图。
图4是本发明一个实施例中基于锁相环频率快速锁定的频率合成方法的流程示意图；
图5是本发明一个实施例中基于锁相环频率快速锁定的频率合成方法中使用示波器抓捕各个信号的波形图；
图6是本发明基于锁相环频率快速锁定的频率合成方法的锁定时间测试图；
图7是本发明一个实施例中基于锁相环频率快速锁定的频率合成电路的电路原理框图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。
图4示出了本发明一个优选实施例中的基于锁相环频率快速锁定的频率合成方法，适用于所有带锁定指示的锁相环路频率合成通信系统。本发明基于锁相环频率快速锁定的频率合成方法包括以下步骤：
在每个锁定时隙开始时，为锁相环单元配置数据。在配置数据时包括为锁相环单元的各寄存器配置数据、为锁相环配置分频比等使锁相环单元正常工作所需要的控制信息。
通过直流电源对环路滤波器进行充电，环路滤波器的电压上升推动与其连接的压控振荡器的频率由低变高。在配置数据完成后，将连通环路滤波器和直流电源的第一开关闭合，为环路滤波器中的电容进行充电。直流电源可直接为环路滤波器进行充电，使压控振荡器的输出频率快速达到锁相环的配置数据范围，锁相环芯片通过计算其内部寄存器的配置数据的值，得到一个期望达到频率，再将压控振荡器的输出频率与该期望达到的频率进行比较。可以理解地，直流电源的电压值大于锁相环的锁定电压。
锁相环单元实时比较压控振荡器的输出频率是否达到其配置数据的范围：
若输出频率低于配置数据范围的下限，则继续对环路滤波器进行充电以增加压控振荡器的输出频率，锁相环单元读取压控振荡器新输出的输出频率进行实时比较，如此反复直至输出频率达到配置数据的范围时，锁相环单元送出锁定指示。
在充电前，由于环路滤波器未充电，电压表现为低电平，压控振荡器的频率在整个频率合成器输出频率的低端；使用直流电源为环路滤波器充电后，环路滤波器的电压快速上升推动压控振荡器的输出频率从低端快速向上变化；直到输出频率达到配置数据期望达到的频率值，锁相环单元送出锁定指示，即高电平。可减小锁相环频率锁定的捕获阶段的时间。
根据锁定指示断开直流电源，并连通充电泵继续为环路滤波器充电，直至锁相环锁定。充电泵输出脉动交流电源，压控振荡器的频率进入缓慢上升过程，此时锁相环频率锁定进入跟踪阶段。
在一些实施例中，在对环路滤波器进行充电之前，还包括：对环路滤波器进行放电以降低压控振荡器的输出频率。可以理解地，在另一些实施例中，锁相环通过增加锁定时隙的间隔时长以降低所述压控振荡器的输出频率。在充电前，环路滤波器可能处于高电平，而锁相环单元的锁定频率为低端，则需要先对环路滤波器进行放电，使其电压表现为低电平，使压控振荡器的频率处于整个频率合成器输出频率的低端；再对环路滤波器进行充电。
根据锁定指示断开直流电源为：控制单元接收锁相环单元发送的锁定指示，并发送控制信号至直流电源，使其停止为环路滤波器充电。控制单元接收到控制信号后，断开与直流电源连接的第一开关，使直流电源停止为环路滤波器的电容充电。
在一些实施例中，控制单元为FPGA。通过实际测量，锁相环电路通过FPGA控制开关开闭的响应时间小于25μS。在另一些实施例中，控制单元还可以为触发器或数字电路的锁存器。可以理解地，控制单元可为任何能对输入信号快速反应的逻辑单元。
在每个锁定时隙开始时，锁相环单元通过中央处理器配置数据。中央处理器为OMAP（Open Multimedia Application Platform，开放式多媒体平台）系列的处理器。优选地，中央处理器为OMAP5912。在另一些实施例中，锁相环单元通过SPI总线连接于主机为其配置数据。
图5为使用示波器抓捕各个信号的波形图，其中波形1为配置数据信号，波形2为充电时间信号，波形3为锁定指示信号，波形4为锁相环电路电压信号。由图可看出锁定指示信号为一系列的尖脉冲信号，其中第一个尖脉冲的起始时刻锁相环电路电压最接近于最终的锁定电压，即在此时中断直流电源，锁相环捕捉第一个锁定指示尖脉冲并保存采样数据使得后面的尖脉冲信号不再响应触发直流电源开关。
基于锁相环频率快速锁定的频率合成方法的锁定时间测试图如图6所示，图中为基于锁相环频率快速锁定的频率合成电路从0-483.35MHz的锁定时间。由图可知，T1阶段（即频率锁定趋于目标频率100Hz完成锁定）的时间为1.733ms，减少锁相环电路的锁定时间，可降低电路所需功耗。
一种基于锁相环频率快速锁定的频率合成电路，如图7所示，包括：
锁相环单元，将输入频率与配置数据进行比较，并在输入频率达到配置数据的范围内时输出锁定指示；
压控振荡器，连接于锁相环单元，并输出频率至锁相环单元；
环路滤波器，连接于压控振荡器；
直流电源，连接于环路滤波器，为环路滤波器与压控振荡器提供直流电压；
充电泵，位于锁相环单元内部，连接于环路滤波器，由锁相环单元控制为环路滤波器提供脉动交流电源；充电泵可为环路滤波器提供充放电电源。
直流电源对环路滤波器进行充电，环路滤波器的电压上升推动与其连接的压控振荡器的频率由低变高；压控振荡器将不断变化的输出频率发送至锁相环单元，锁相环单元实时比较新输出频率是否达到其配置数据范围；若输出频率达到配置数据的范围，则锁相环单元输出锁定指示，断开直流电源，环路滤波器通过充电泵继续充电直至锁相环锁定。有效缩短了锁定时间，并且电路简单、成本较低，且可靠性高。
在一些实施例中，所述环路滤波器还连接有用于放电以降低所述压控振荡器的输出频率的第二开关，所述环路滤波器通过所述第二开关接地。在锁定时隙开始时，若锁相环电路中的电压大于锁定电压，即压控振荡器的输出频率处于高端，而锁相环的锁定频率处于低端时，通过第二开关闭合将环路滤波器放电，使压控振荡器表现为低电平，再重新进行充电以达到锁定电压。在另一些实施例中，锁相环电路通过增加锁定时隙的间隔时长以降低所述压控振荡器的输出频率。
所述锁相环单元还连接有控制单元，所述控制单元接收锁相环单元的锁定指示并输出控制信号使连接于所述直流电源的第一开关断开，停止为所述环路滤波器充电。所述锁相环单元的锁定检测通过锁相环单元内部的鉴相器实现。
在一些实施例中，所述锁相环单元还连接有为其配置数据的中央处理器。优选地，所述中央处理器为OMAP5912。
以上所述仅为本发明的优选实施例，并不用以限制本发明，凡在本发明的精神和原则内所作的任何修改、等同替换或改进等，均应包含在本发明的保护范围内。
Claims (8)
1.一种基于锁相环频率快速锁定的频率合成方法，其特征在于，包括以下步骤：
在每个锁定时隙开始时，为锁相环单元配置数据；
通过直流电源对环路滤波器进行充电，所述环路滤波器的电压上升推动与其连接的压控振荡器的频率由低变高；
所述锁相环单元实时比较所述压控振荡器的输出频率是否达到其配置数据的范围：
在所述输出频率达到所述配置数据的范围时，所述锁相环单元送出锁定指示；
根据所述锁定指示断开所述直流电源，并连通充电泵继续为所述环路滤波器充电，直至所述锁相环锁定。
2.根据权利要求1所述的基于锁相环频率快速锁定的频率合成方法，其特征在于，在对所述环路滤波器进行充电之前，还包括：对所述环路滤波器进行放电以降低所述压控振荡器的输出频率。
3.根据权利要求1所述的基于锁相环频率快速锁定的频率合成方法，其特征在于，根据所述锁定指示断开所述直流电源为：控制单元接收锁相环单元发送的锁定指示，并发送控制信号至所述直流电源，使其停止为所述环路滤波器充电。
4.根据权利要求1所述的基于锁相环频率快速锁定的频率合成方法，其特征在于，在每个锁定时隙开始时，所述锁相环单元通过中央处理器配置数据。
5.一种基于锁相环频率快速锁定的频率合成电路，其特征在于，包括：
锁相环单元，将输入频率与配置数据进行比较，并在输入频率达到配置数据的范围内时输出锁定指示；
压控振荡器，连接于所述锁相环单元，并输出频率至所述锁相环单元；
环路滤波器，连接于所述压控振荡器；
直流电源，连接于所述环路滤波器，为环路滤波器与压控振荡器提供直流电压；
充电泵，位于所述锁相环单元内部，连接于所述环路滤波器，由所述锁相环单元控制为所述环路滤波器提供脉动交流电源；
所述直流电源对所述环路滤波器进行充电，所述环路滤波器的电压上升推动与其连接的压控振荡器的频率由低变高；所述压控振荡器将不断变化的输出频率发送至所述锁相环单元，所述锁相环单元实时比较新输出频率是否达到其配置数据范围；若输出频率达到所述配置数据的范围，则所述锁相环单元输出锁定指示，断开所述直流电源，所述环路滤波器通过所述充电泵继续充电直至所述锁相环锁定。
6.根据权利要求5所述的基于锁相环频率快速锁定的频率合成电路，其特征在于，所述环路滤波器还连接有用于放电以降低所述压控振荡器的输出频率的第二开关，所述环路滤波器通过所述第二开关接地。
7.根据权利要求5所述的基于锁相环频率快速锁定的频率合成电路，其特征在于，所述锁相环单元还连接有控制单元，所述控制单元接收锁相环单元的锁定指示并输出控制信号使连接于所述直流电源的第一开关断开，停止为所述环路滤波器充电。
8.根据权利要求5所述的基于锁相环频率快速锁定的频率合成电路，其特征在于，所述锁相环单元还连接有为其配置数据的中央处理器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310656817.XA CN103618548B (zh) | 2013-12-06 | 2013-12-06 | 基于锁相环频率快速锁定的频率合成方法及其电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310656817.XA CN103618548B (zh) | 2013-12-06 | 2013-12-06 | 基于锁相环频率快速锁定的频率合成方法及其电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103618548A true CN103618548A (zh) | 2014-03-05 |
| CN103618548B CN103618548B (zh) | 2017-01-18 |
Family
ID=50169252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310656817.XA Active CN103618548B (zh) | 2013-12-06 | 2013-12-06 | 基于锁相环频率快速锁定的频率合成方法及其电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103618548B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015081564A1 (zh) * | 2013-12-06 | 2015-06-11 | 海能达通信股份有限公司 | 基于锁相环频率快速锁定的频率合成方法及其电路 |
| CN104967448A (zh) * | 2015-06-02 | 2015-10-07 | 海能达通信股份有限公司 | 锁相环快速锁定电路及其控制方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101582695A (zh) * | 2009-06-19 | 2009-11-18 | 广州润芯信息技术有限公司 | 具有快速锁定功能的锁相环频率综合器 |
| CN101741379A (zh) * | 2009-12-09 | 2010-06-16 | 中国科学院半导体研究所 | 一种快速锁定锁相环的频率综合装置 |
| CN101951259A (zh) * | 2010-08-26 | 2011-01-19 | 上海南麟电子有限公司 | 锁相环及其自动频率校准电路、锁相环自调谐锁定方法 |
| CN102158221A (zh) * | 2011-01-26 | 2011-08-17 | 上海宏力半导体制造有限公司 | 锁相环及其快速锁定装置 |
| CN102545836A (zh) * | 2011-12-30 | 2012-07-04 | 海能达通信股份有限公司 | 一种频率产生单元及其频率快速锁定方法 |
| CN102983860A (zh) * | 2012-11-22 | 2013-03-20 | 深圳市森虎科技有限公司 | 减小锁相环电路锁定时间的方法、锁相环电路及其应用 |
| CN103297042A (zh) * | 2013-06-24 | 2013-09-11 | 中国科学院微电子研究所 | 一种可快速锁定的电荷泵锁相环电路 |
-
2013
- 2013-12-06 CN CN201310656817.XA patent/CN103618548B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101582695A (zh) * | 2009-06-19 | 2009-11-18 | 广州润芯信息技术有限公司 | 具有快速锁定功能的锁相环频率综合器 |
| CN101741379A (zh) * | 2009-12-09 | 2010-06-16 | 中国科学院半导体研究所 | 一种快速锁定锁相环的频率综合装置 |
| CN101951259A (zh) * | 2010-08-26 | 2011-01-19 | 上海南麟电子有限公司 | 锁相环及其自动频率校准电路、锁相环自调谐锁定方法 |
| CN102158221A (zh) * | 2011-01-26 | 2011-08-17 | 上海宏力半导体制造有限公司 | 锁相环及其快速锁定装置 |
| CN102545836A (zh) * | 2011-12-30 | 2012-07-04 | 海能达通信股份有限公司 | 一种频率产生单元及其频率快速锁定方法 |
| CN102983860A (zh) * | 2012-11-22 | 2013-03-20 | 深圳市森虎科技有限公司 | 减小锁相环电路锁定时间的方法、锁相环电路及其应用 |
| CN103297042A (zh) * | 2013-06-24 | 2013-09-11 | 中国科学院微电子研究所 | 一种可快速锁定的电荷泵锁相环电路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015081564A1 (zh) * | 2013-12-06 | 2015-06-11 | 海能达通信股份有限公司 | 基于锁相环频率快速锁定的频率合成方法及其电路 |
| CN104967448A (zh) * | 2015-06-02 | 2015-10-07 | 海能达通信股份有限公司 | 锁相环快速锁定电路及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103618548B (zh) | 2017-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102158221B (zh) | 锁相环及其快速锁定装置 | |
| CN100483947C (zh) | 使用2-pi滑动检测粗调锁相环(pll)合成器的系统和方法 | |
| CN101944965B (zh) | 在不使用外部检测信号情况下接收突发数据的方法和设备 | |
| CN106209087B (zh) | 锁相环路中压控振荡器的校准系统及方法 | |
| CN102868399A (zh) | 锁相环频率综合器和锁相环失锁检测及调节方法 | |
| CN100553148C (zh) | 具有改进的锁相/解锁检测功能的锁相回路 | |
| US7969249B2 (en) | Phase locked loop circuit | |
| CN102545836B (zh) | 一种频率产生单元及其频率快速锁定方法 | |
| CN101582695A (zh) | 具有快速锁定功能的锁相环频率综合器 | |
| US11201626B1 (en) | Phase locked loop device and method of operating ihe same | |
| US7606343B2 (en) | Phase-locked-loop with reduced clock jitter | |
| US8354866B2 (en) | PLL start-up circuit | |
| US7990192B2 (en) | Phase locked loop and method for charging phase locked loop | |
| CN101888244B (zh) | 低功耗锁相环电路 | |
| US11303284B1 (en) | Low-power fractional analog PLL without feedback divider | |
| KR20110138507A (ko) | 위상고정루프 | |
| CN103618548A (zh) | 基于锁相环频率快速锁定的频率合成方法及其电路 | |
| CN111464180A (zh) | 一种具有锁定检测功能的锁相环电路 | |
| CN101557229A (zh) | 锁相环自校准系统以及方法 | |
| US7595699B1 (en) | Look loop circuit and method having improved lock time | |
| CN204886924U (zh) | 一种具有初始相位同步功能的频率综合器 | |
| US7595698B2 (en) | PLL lock time reduction | |
| KR101901321B1 (ko) | 클럭 발생기 및 클럭 발생 방법 | |
| CN101557230B (zh) | 一种锁相环自校准系统以及方法 | |
| WO2015081564A1 (zh) | 基于锁相环频率快速锁定的频率合成方法及其电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |