CN106209087B - 锁相环路中压控振荡器的校准系统及方法 - Google Patents

锁相环路中压控振荡器的校准系统及方法 Download PDF

Info

Publication number
CN106209087B
CN106209087B CN201610488110.6A CN201610488110A CN106209087B CN 106209087 B CN106209087 B CN 106209087B CN 201610488110 A CN201610488110 A CN 201610488110A CN 106209087 B CN106209087 B CN 106209087B
Authority
CN
China
Prior art keywords
voltage
controlled oscillator
voltage controlled
phase
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610488110.6A
Other languages
English (en)
Other versions
CN106209087A (zh
Inventor
汤勉芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Crystal Microelectronics Technology Co Ltd
Original Assignee
Shanghai Crystal Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Crystal Microelectronics Technology Co Ltd filed Critical Shanghai Crystal Microelectronics Technology Co Ltd
Priority to CN201610488110.6A priority Critical patent/CN106209087B/zh
Priority to PCT/CN2016/094504 priority patent/WO2018000530A1/zh
Publication of CN106209087A publication Critical patent/CN106209087A/zh
Application granted granted Critical
Publication of CN106209087B publication Critical patent/CN106209087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种锁相环路中压控振荡器的校准系统及方法。其中,所述校准系统包括:与压控振荡器输入端相连的增益调控单元,用于在所述锁相环路所跟踪的相位稳定之前,指示所述压控振荡器输出第一环路带宽的压控信号;与所述压控振荡器相连的校准检测单元,用于采集所述压控振荡器中的电压,基于对所采集的电压与预设的检测电压窗的比较结果,对所述压控信号的环路带宽进行校准,当确定所述压控振荡器所跟踪的相位稳定时,指示所述增益调控单元将所述压控信号由第一环路带宽降至第二环路带宽。本发明解决了压控振荡器的校准慢的问题。

Description

锁相环路中压控振荡器的校准系统及方法
技术领域
本发明实施例涉及电子电路技术,尤其涉及一种锁相环路中压控振荡器的校准系统及方法。
背景技术
随着通信系统工作频率范围的越来越宽,并且越来越多的先进技术采用了低工作电压的锁相环(PLL)及压控振荡器(VCO)。为了适应锁相环的相位跟踪,压控振荡器(VCO)的调谐增益(Kvco)就必须得到相应的增大。很多电路设计者采用多个重叠的频率调谐子频带(小Kvco)来覆盖目标频率范围。
当这种拓扑在覆盖某个较宽的频率调谐范围时,可获得小的VCO调谐增益(Kvco),但这需要一种VCO校准方法来选择覆盖目标频率范围的最佳频率调谐子频带。由于校准所花费的时间包括在锁相环的固有锁定时间里,或受到系统(特别是采用跳频扩频技术的系统)定义制约的锁定时间里,故实现一种快速校准方法来减少在调谐过程中的时间开销是十分重要的。
为了缩短校准所花费的时间,一种现有技术为,如图1所示,将Vtune切换至一个预定义的值,如Vdd/2,来切断在Vtune处的压控振荡器,并采用计数器对频率Fref和Fvco/N进行计数。然后比较Fref和Fvco/N的计数值。根据比较结果,对VCO中的电容阵列做出变更。该方法虽然缩短了在锁相环路稳定后的校准时间,但受到Fref和Ncal分频器的制约。当Fref频率值较低时,计数器必须累计足够多的计数值以确保一定的校准精度。这意味着校准期间需要更多的校准次数,同时延长了每次校准的分配时间。对于Ncal分频器来说,当系统采用的是一个小数分频的、带Σ-Δ调制器的频率合成器时,分频值Ncal将经常为Σ-Δ调制器所改变。这导致计数器将花费更多的时间来获取Ncal的平均值。
另一种现有技术为,如图2所示,采用模拟方式的开环校准方法,以对频率Fref和Fvco/N进行比较。该方法首先对Fref和Fvco/N进行时钟分割来获取50%的占空比。然后采用一个时间至电压的转换器(TVC)来找出Fref/2和Fvco/N/2在上升/下降沿上的区别,并将该上升/下降沿信号输入到电荷泵上,电荷泵输出端带有一个充电电容,可得到充电值Vc。最后,在对Vref和Vc作出比较后,可以获知Fref和Fvco/N这两个频率哪个为更快或更慢,再用逻辑电路来控制VCO中的电容阵列。该方法在电路输出端需要具备两个TVC输出电路和两个大电容,这将占用集成电路中的一大片面积;另外,当系统采用的是一个小数分频的、带Σ-Δ调制器的频率合成器时,分频值N将经常为Σ-Δ调制器所改变,导致了系统的复杂性并将花费更多的时间来获取N的平均值。
因此,上述各方案都在有效缩短校准时间上有缺陷,需要对现有技术进行改进。
发明内容
本发明提供一种锁相环路中压控振荡器的校准系统及方法,以解决压控振荡器的校准时间长的缺陷。
第一方面,本发明实施例提供了一种锁相环路中压控振荡器的校准系统,包括:与压控振荡器输入端相连的增益调控单元,用于在所述锁相环路所跟踪的相位稳定之前,指示所述压控振荡器输出第一环路带宽的压控信号;与所述压控振荡器相连的校准检测单元,用于采集所述压控振荡器中的电压,基于对所采集的电压与预设的检测电压窗的比较结果,对所述压控信号的环路带宽进行校准,当确定所述锁相环路所跟踪的相位稳定时,指示所述增益调控单元将所述压控信号由第一环路带宽降至第二环路带宽。
第二方面,本发明实施例还提供了一种锁相环路中压控振荡器的校准方法,包括:在锁相环路所跟踪的相位稳定之前,指示所述锁相环路中压控振荡器输出第一环路带宽的压控信号,并采集所述压控振荡器的电压;基于对所采集的电压与预设的检测电压窗的比较结果,对所述压控信号的环路带宽进行校准;当确定所述锁相环路所跟踪的相位稳定时,将所述压控信号由第一环路带宽降至第二环路带宽。
本发明通过大带宽(即第一环路带宽)来加快相位收敛速度,提高了锁相环路相位锁定速度;同时,在压控振荡器振荡期间介入校准检测,在锁相环路收敛到相位跟踪稳定时,确定校准完毕,有效缩短了锁相环路的相位检测时限。
附图说明
图1为现有技术中的一种校准系统的结构示意图;
图2为现有技术中的另一种校准系统的结构示意图
图3是本发明实施例一中的锁相环路中压控振荡器的校准系统的结构示意图;
图4是本发明实施例一中的一种可选方案中的锁相环路中压控振荡器的校准系统的结构示意图;
图5是本发明实施例一中当采集电压高于检测电压窗上限的波形示意图;
图6是本发明实施例一中当采集电压低于检测电压窗下限的波形示意图;
图7是本发明实施例一中当采集电压落入检测电压窗内的波形示意图;
图8是本发明实施例二中的锁相环路中压控振荡器的校准方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图3为本发明实施例一提供的锁相环路中压控振荡器的校准系统的结构示意图,本实施例可适用于在锁相环路收敛期间通过对压控振荡器2的压控信号的调整,来校准锁相环路的相位跟踪情况,该校准系统包括:增益调控单元11、校准检测单元12。
所述增益调控单元11与压控振荡器2输入端相连,用于在所述锁相环路所跟踪的相位稳定之前,指示所述压控振荡器2输出第一环路带宽的压控信号。
具体地,所述增益调控单元11在压控振荡器2上电后以较大的增益向压控振荡器2提供电流,使得压控振荡器2所输出的压控信号具有较大的环路带宽。当锁相环路经校准确定相位跟踪稳定后,所述增益调控单元11再通过降低供电电流的增益的方式,使压控振荡器2的环路带宽从第一环路带宽降至第二环路带宽。
本实施例可采用至少三种方式来实现增益调控单元11调控环路带宽在第一环路带宽和第二环路带宽之间的切换。
一种可选方案为:所述增益调控单元11包括:电荷泵调控模块111。
所述电荷泵调控模块111与所述压控振荡器2输入端相连,用于通过调节所述压控振荡器2的输入电流的方式,调整所述压控振荡器2所输出的压控信号的环路带宽为第一环路带宽或第二环路带宽。
具体地,所述电荷泵调控模块111可安装在电荷泵中。例如,所述电荷泵调控模块111为调整电荷泵中电压的控制器件和逻辑电路。当电荷泵上电工作时,所述电荷泵调控模块111将电压调在第一档位,使得电荷泵所输出的电流经低通滤波器滤波后,仍具有增益较大。所述压控振荡器2基于该电流所输出的压控信号的环路带宽为第一环路带宽。当电荷泵调控模块111接收到确定校准指令时,所述电荷泵调控模块111将电压从第一档位调至第二档位,使得电荷泵输出至压控振荡器2的电流增益较小,所述压控振荡器2所输出的压控信号的环路带宽为第二环路带宽。
另一种可选方案为,所述增益调控单元11包括:低通滤波调控模块112。
所述低通滤波调控模块112与所述压控振荡器2输入端相连,用于通过调节所述锁相环路中低通滤波器的负载电阻值的方式,调整所述压控振荡器2所输出的压控信号的环路带宽为第一环路带宽或第二环路带宽。
具体地,所述低通滤波调控模块112可安装在低通滤波器所在电路中。例如,所述低通滤波调控模块112为调整低通滤波器中电阻的控制器件和逻辑电路。当低通滤波器上电工作时,所述低通滤波调控模块112将电阻调在第一档位,使得低通滤波调控模块112输出至压控振荡器2的电流增益较大。所述压控振荡器2对应输出的压控信号的环路带宽为第一环路带宽。当低通滤波调控模块112接收到确定校准指令时,所述低通滤波调控模块112将电阻从第一档位调至第二档位,使得低通滤波器输出至压控振荡器2的电流增益较小,所述压控振荡器2所输出的压控信号的环路带宽为第二环路带宽。
还有一种可选情况,如图4所示,所述增益调控单元11包括上述的电荷泵调控模块111和低通滤波调控模块112。所述增益调控单元11通过同时调整该两个调控模块实现令压控振荡器2所输出的压控信号的环路带宽为第一环路带宽或第二环路带宽。
所述校准检测单元12与所述压控振荡器2相连,用于采集所述压控振荡器2的电压,基于对所采集的电压与预设的检测电压窗的比较结果,对所述压控信号的环路带宽进行校准,当确定所述锁相环路所跟踪的相位稳定时,指示所述增益调控单元11将所输出的压控信号由第一环路带宽降至第二环路带宽。
在此,所述校准检测单元12可连接压控振荡器2中压控振荡器2的输入端,以采集输入压控振荡器2的电压。所述校准检测单元12也可连接压控振荡器2的输出端,以采集压控信号的输出电压。
具体地,所述校准检测单元12预设有利用电容特性而设计的检测电压窗。例如,选取合适的电容器件,其一端接地,另一端接预设的电压(如Vdd)。在压控振荡器2上电时,所述校准检测单元12即刻开始实时采集压控振荡器2中的电压,并将所采集的电压与检测电压窗进行比较。当所得到的比较结果均落入所述检测电压窗内,则确定所述锁相环路所跟踪的相位稳定(即确定校准完毕),反之,则确定所述锁相环路不稳定(即需要继续校准)。
当确定需要继续校准时,通过调整自身中接入压控振荡器2的电容、电阻等来调整压控振荡器2的调谐增益,并继续检测调谐电压,直至确定校准完毕。
当确定相位稳定时,所述校准检测单元12向增益调控单元11输出确定校准指令,以便增益调控单元11通过调节电荷泵的电压和低通滤波器的电阻,将所述压控信号由第一环路带宽降至第二环路带宽。
需要说明的是,本领域技术人员并非一定采用上述采集方式,为了提高校准精度,可通过对预设周期内所采集的各电压进行分析,从中选取调谐电压,再将调谐电压与检测电压窗进行比较。
为了确保校准精度,所预设的检测电压窗的窗宽小于所采集电信号的震荡幅宽。一种可选方案为,所述校准检测单元12包括:调谐电压确定模块,用于按照所述压控振荡器2的振荡频率,确定压控信号的调谐电压。
具体地,所述调谐电压确定模块中预设有压控振荡器2的相位裕度、及接入压控振荡器2中的电阻值和电容值。根据上述各参数,所述调谐电压确定模块预先得到压控信号的振荡频率,并按照所得到的振荡频率来采集压控信号的调谐电压(Vtune)。
例如,所述调谐电压确定模块利用公式:和ωc=2·ζ·ωn来计算振荡频率。其中,ζ为阻尼因子、φ为相位裕度、ω为电阻值、c为电容值、ωc为振荡频率、ωn为振荡周期。
所述校准检测单元12可根据所述振荡频率来采集调谐电压(Vtune),并根据所采集的调谐电压与检测电压窗的比较结果进行校准。
在另一种可选情况中,所述校准检测单元12包括:用于标识检测电压窗的电压门限区间的电容121、两个比较器122、与各比较器122输出端连接的逻辑器件123、以及受所述逻辑器件123控制且连接所述压控振荡器2的电容阵列124。
其中,各比较器122的一个输入端分别连接所述电容的不同电极,各比较器122的另一个输入端共同接收所采集的电压。
所述逻辑器件123根据两比较器122所输出的比较结果调整所述电容阵列124中接入压控振荡器2中的电容值。
在此,各所述比较器122可接收根据所述调谐电压确定模块所采集的调谐电压。所述逻辑器件123当确定当前的调谐电压位于检测电压窗之外,则调整电容阵列124中接入压控振荡器2的电容器件的数量(即调整所述电容阵列124中接入压控振荡器2中的电容值),反之,则确定校准完毕。
或者,各所述比较器122可实时接收压控振荡器2所提供的压控信号。所述逻辑器件123按照所述调谐电压确定模块所确定的振荡频率所对应的周期,检测各比较器122输出的关于调谐电压与检测电压窗之间的比较结果,再按照比较结果来确定是否校准完毕。
所述逻辑器件123当检测到所采集的电压不在检测电压窗内(即确定仍需校准)时,通过逐步调整电容阵列124中接入压控振荡器2的电容值的方式,增加压控振荡器2输出的压控信号的调谐增益。
具体地,所述电容阵列124中的各电容呈并联趋势,各并联的电容器件配有控制开关。初始时所述电容阵列124可以全部接入/不接入电容器件,以使得压控振荡器2的增益最大/最小,再由最大/最小逐步调整到合适的增益,以达到校准目的。
如图5所示,当所检测的调谐电压高于检测电压窗的上限(Vref1)时,所述逻辑器件123按照预设的步长减少电容阵列124中接入压控振荡器2的电容值,并再次检测下一周期的调谐电压,在上一周期的电容值的基础上,按照步长再次减少电容值,如此逐步增加压控振荡器2的调谐增益,直到所检测的调谐电压落入电压窗内。
如图6所示,当所检测的调谐电压低于检测电压窗的下限(Vref2)时,所述逻辑器件123按照预设的步长增加电容阵列124中接入压控振荡器2的电容值,并再次检测下一周期的调谐电压,在上一周期的电容值的基础上,按照步长再次增加电容值,如此逐步增加压控振荡器2的调谐增益,直到所检测的调谐电压落入电压窗内。
在一种可选方式中,所述逻辑器件123按照二分法的逐步调整方式,指示电容阵列124在当前接入电容器件数量的基础上增加/减少所接入的电容器件数量。
具体地,为了快速调整增益,所述电容阵列124接入电容量程一半的电容器件。当所检测的调谐电压高于检测电压窗的上限时,所述逻辑器件123采用二分法将电容阵列124中当前未接入压控振荡器2的并联电容中的一半接入压控振荡器2。
若当再次检测调谐电压仍高于检测电压窗的上限时,所述逻辑器件123再将电容阵列124中当前未接入压控振荡器2的并联电容中的一半接入压控振荡器2。如此逐步调整增益,使得所检测的调谐电压落入检测电压窗。
若当再次检测调谐电压低于检测电压窗的下限时,所述逻辑器件123断开当前电容阵列124中已接入压控振荡器2的并联电容中的一半。如此逐步调整增益,使得所检测的调谐电压落入检测电压窗。
或者,当所述逻辑器件123当检测到所采集的电压低于检测电压窗的下限时,从电容阵列124中接入压控振荡器2的并联电容开始,先减少其中已接入压控振荡器2的一半并联电容。若当再次检测调谐电压低于检测电压窗的下限时,所述逻辑器件123在上次已接入并联电容的基础上再次减少一半电容的接入量,以降低压控振荡器2的增益,直至检测到所采集的电压高于检测电压窗的上限、或者所采集的电压落入检测电压窗。
继续地,若再次检测调谐电压高于检测电压窗的上限,则所述逻辑器件123在上次已接入并联电容的基础上,将未接入的并联电容器件中的一半接入压控振荡器2,以提高所述增益,直至检测到所采集的电压落入检测电压窗。
如图7所示,当所检测的调谐电压落入检测电压窗内时,所述逻辑器件123可确定校准完毕,并向所述增益调控单元11输出确定校准指令,以便增益调控单元11控制所述压控振荡器2输出第二环路带宽的压控信号。
一种可选情况是,所述逻辑器件123在检测到所采集的电压(如调谐电压)落入检测电压窗内时,验证后续采集的电压是否仍落入所述检测电压窗内;若是,则确定所述压控振荡器2所跟踪的相位稳定,并指示所述增益调控单元11将所输出的压控信号由第一环路带宽降至第二环路带宽;若否,则按照上述各种方式之一继续调整电容阵列124接入压控振荡器2的电容值。
当确定校准完毕时,也是锁相环路的相位跟踪收敛的时间。
本实施例通过另压控振荡器输出大带宽(即第一环路带宽)的压控信号来加快相位收敛速度,提高了锁相环路相位锁定速度;同时,在锁相环路振荡期间介入校准检测,在锁相环路收敛到相位跟踪稳定时,确定校准完毕,有效缩短了锁相环路的相位检测时限。另外,利用调节电荷泵和低通滤波器的方式来改变压控信号的环路带宽,能够在不更改锁相环路的电路结构的情况下,实现环路带宽的调整,有效降低了锁相环路的电路结构的复杂度。另外,利用压控信号的振荡频率来确定调谐电压,能够有效提高采集电压的稳定性,避免信号振幅对比较结果的干扰。另外,利用二分法逐步调整电容阵列,能够准确、高效的确定校准结果,减少反复调整的次数,进一步缩短了校准时限。
实施例二
如图8所示,本实施例二提供了一种锁相环路中压控振荡器的校准方法。所述校准方法可以基于上述实施例中的任一可选方案所设计的校准系统来执行。也可以由按照如下步骤的其他校准系统来执行。
步骤S110、在锁相环路所跟踪的相位稳定之前,指示所述压控振荡器输出第一环路带宽的压控信号,并采集所述压控振荡器的电压。
具体地,在压控振荡器上电后以较大的增益向压控振荡器提供电流,使得压控振荡器所输出的压控信号具有较大的环路带宽。当压控振荡器经校准确定相位跟踪稳定后,再通过降低供电电流的增益的方式,使压控振荡器的环路带宽从第一环路带宽降至第二环路带宽。
本实施例可采用至少三种方式来实现环路带宽在第一环路带宽和第二环路带宽之间的切换。
一种可选方案为:通过调节所述压控振荡器的输入电流的方式,调整所述压控振荡器所输出的压控信号的环路带宽为第一环路带宽或第二环路带宽。
具体地,在电荷泵中安装所述电荷泵调控模块。例如,所述电荷泵调控模块为调整电荷泵中电压的控制器件和逻辑电路。当电荷泵上电工作时,所述电荷泵调控模块将电压调在第一档位,使得电荷泵所输出的电流经低通滤波器滤波后,仍具有较大增益。所述压控振荡器基于该电流所输出的压控信号的环路带宽为第一环路带宽。当电荷泵调控模块接收到确定校准指令时,所述电荷泵调控模块将电压从第一档位调至第二档位,使得电荷泵输出至压控振荡器的电流增益较小,所述压控振荡器所输出的压控信号的环路带宽降为第二环路带宽。
另一种可选方案为,通过调节所述压控振荡器中低通滤波器的负载电阻值的方式,调整所述压控振荡器所输出的压控信号的环路带宽为第一环路带宽或第二环路带宽。
具体地,在低通滤波器所在电路中安装低通滤波调控模块。例如,所述低通滤波调控模块为调整低通滤波器中电阻的控制器件和逻辑电路。当低通滤波器上电工作时,所述低通滤波调控模块将电阻调在第一档位,使得低通滤波调控模块输出至压控振荡器的电流增益较大。所述压控振荡器对应输出的压控信号的环路带宽为第一环路带宽。当低通滤波调控模块接收到确定校准指令时,所述低通滤波调控模块将电阻从第一档位调至第二档位,使得低通滤波器输出至压控振荡器的电流增益较小,所述压控振荡器所输出的压控信号的环路带宽降为第二环路带宽。
还有一种可选情况,同时安装上述的电荷泵调控模块和低通滤波调控模块。通过同时调整该两个调控模块实现令压控振荡器所输出的压控信号的环路带宽为第一环路带宽或第二环路带宽。
步骤S120、基于对所采集的电压与预设的检测电压窗的比较结果,对所述压控信号的环路带宽进行校准。
在此,所采集的电压可以是输入压控振荡器的电压,也可以是压控信号的电压。
具体地,预设有利用电容特性而设计的检测电压窗。例如,选取合适的电容器件,其一端接地,另一端接预设的电压(如Vdd)。在压控振荡器上电时,即刻开始实时采集压控振荡器中的电压,并将所采集的电压与检测电压窗进行比较。当所得到的比较结果均落入所述检测电压窗内,则确定所述压控振荡器所跟踪的相位稳定(即确定校准完毕),反之,则确定所述压控振荡器不稳定(即需要继续校准)。
当确定需要继续校准时,通过调整自身中接入压控振荡器的电容、电阻等来调整压控振荡器的调谐增益,并继续检测调谐电压,直至确定校准完毕。
需要说明的是,本领域技术人员并非一定采用上述采集方式,为了提高校准精度,可通过对预设周期内所采集的各电压进行分析,从中选取调谐电压,再将调谐电压与检测电压窗进行比较。
为了确保校准精度,所预设的检测电压窗的窗宽小于所采集电信号的震荡幅宽。一种可选方案为,按照所述压控振荡器的振荡频率,确定压控信号的调谐电压。
具体地,预设有压控振荡器的相位裕度、及接入压控振荡器中的电阻值和电容值。根据上述各参数,预先得到压控信号的振荡频率,并按照所得到的振荡频率来采集压控信号的调谐电压。
例如,利用公式:和ωc=2·ζ·ωn来计算振荡频率。其中,ζ为阻尼因子、φ为相位裕度、ω为电阻值、c为电容值、ωc为振荡频率、ωn为振荡周期。
所述校准系统可根据所述振荡频率来采集调谐电压,并根据所采集的调谐电压与检测电压窗的比较结果进行校准。
在另一种可选情况中,所述校准系统中包含:标识检测电压窗的电压门限区间的电容、两个比较器、与各比较器输出端连接的逻辑器件、以及受所述逻辑器件控制且连接所述压控振荡器的电容阵列。
其中,各比较器的一个输入端分别连接所述电容的一个电极,各比较器的另一个输入端共同接收所采集的电压。
所述逻辑器件根据两比较器所输出的比较结果调整所述电容阵列中接入压控振荡器中的电容值。
在此,各所述比较器可接收根据所采集的调谐电压。所述逻辑器件当确定当前的调谐电压位于检测电压窗之外,则调整电容阵列中接入压控振荡器的电容器件的数量(即调整所述电容阵列中接入压控振荡器中的电容值),反之,则确定校准完毕。
或者,各所述比较器可实时接收压控振荡器所提供的压控信号。所述逻辑器件按照所确定的振荡频率,检测各比较器输出的关于调谐电压与检测电压窗之间的比较结果,再按照比较结果来确定是否校准完毕。
所述逻辑器件当检测到所采集的电压不在检测电压窗内(即确定仍需校准)时,通过逐步调整电容阵列中接入压控振荡器的电容值的方式,增加压控振荡器输出的压控信号的调谐增益。
具体地,所述电容阵列中的各电容呈并联趋势,各并联的电容器件配有控制开关。初始时所述电容阵列可以全部接入/不接入电容器件,以使得压控振荡器的增益最大/最小,再由最大/最小逐步调整到合适的增益,以达到校准目的。
当所检测的调谐电压高于检测电压窗的上限时,所述逻辑器件按照预设的步长减少电容阵列中接入压控振荡器的电容值,并再次检测下一周期的调谐电压,在上一周期的电容值的基础上,按照步长再次减少电容值,如此逐步增加压控振荡器的调谐增益,直到所检测的调谐电压落入电压窗内。
当所检测的调谐电压低于检测电压窗的下限时,所述逻辑器件按照预设的步长增加电容阵列中接入压控振荡器的电容值,并再次检测下一周期的调谐电压,在上一周期的电容值的基础上,按照步长再次增加电容值,如此逐步增加压控振荡器的调谐增益,直到所检测的调谐电压落入电压窗内。
在一种可选方式中,所述逻辑器件按照二分法的逐步调整方式,指示电容阵列在当前接入电容器件数量的基础上增加/减少所接入的电容器件数量。
具体地,为了快速调整增益,所述电容阵列接入电容量程一半的电容器件。当所检测的调谐电压高于检测电压窗的上限时,所述逻辑器件采用二分法将电容阵列中当前未接入压控振荡器的并联电容中的一半接入压控振荡器。
若当再次检测调谐电压仍高于检测电压窗的上限时,所述逻辑器件再将电容阵列中当前未接入压控振荡器的并联电容中的一半接入压控振荡器。如此逐步调整增益,使得所检测的调谐电压落入检测电压窗。
若当再次检测调谐电压低于检测电压窗的下限时,所述逻辑器件断开当前电容阵列中已接入压控振荡器的并联电容中的一半。如此逐步调整增益,使得所检测的调谐电压落入检测电压窗。
或者,当所述逻辑器件当检测到所采集的电压低于检测电压窗的下限时,从电容阵列中接入压控振荡器的并联电容开始,先减少其中已接入压控振荡器的一半并联电容。若当再次检测调谐电压低于检测电压窗的下限时,所述逻辑器件在上次已接入并联电容的基础上再次减少一半电容的接入量,以降低压控振荡器的增益,直至检测到所采集的电压高于检测电压窗的上限、或者所采集的电压落入检测电压窗。
若当再次检测调谐电压高于检测电压窗的上限时,所述逻辑器件在上次已接入并联电容的基础上,将未接入的并联电容器件中的一半接入压控振荡器,以提高所述增益,直至检测到所采集的电压落入检测电压窗。
当确定相位稳定时,执行步骤S130。
步骤S130、当确定所述压控振荡器所跟踪的相位稳定时,将所述压控信号由第一环路带宽降至第二环路带宽。
具体地,当所检测的调谐电压落入检测电压窗内时,所述逻辑器件可确定校准完毕,并向所述增益调控单元输出确定校准指令,以便增益调控单元控制所述压控振荡器输出第二环路带宽的压控信号。
一种可选情况是,所述逻辑器件在检测到所采集的电压(如调谐电压)落入检测电压窗内时,验证后续采集的电压是否仍落入所述检测电压窗内;若是,则确定所述压控振荡器所跟踪的相位稳定,并指示所述增益调控单元将所输出的压控信号由第一环路带宽降至第二环路带宽;若否,则按照步骤S120中所述的各种方式之一继续调整电容阵列接入压控振荡器的电容值。
当确定校准完毕时,也是锁相环路的相位跟踪收敛的时间。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (13)

1.一种锁相环路中压控振荡器的校准系统,其特征在于,包括:
与锁相环路中的压控振荡器输入端相连的增益调控单元,用于在所述锁相环路所跟踪的相位稳定之前,指示所述压控振荡器输出第一环路带宽的压控信号;
与所述压控振荡器相连的校准检测单元,用于采集所述压控振荡器中的电压,基于对所采集的电压与预设的检测电压窗的比较结果,对所述压控信号的环路带宽进行校准,当确定所述锁相环路所跟踪的相位稳定时,指示所述增益调控单元将所述压控信号由第一环路带宽降至第二环路带宽;
所述校准检测单元包括与所述压控振荡器连接,用于对所述压控信号的环路带宽进行校准的电容阵列。
2.根据权利要求1所述的锁相环路中压控振荡器的校准系统,其特征在于,所述增益调控单元包括:
与所述压控振荡器输入端相连的电荷泵调控模块,用于通过调节所述压控振荡器的输入电流的方式,调整所述压控振荡器所输出的压控信号的环路带宽为第一环路带宽或第二环路带宽;
和/或,与所述压控振荡器输入端相连的低通滤波调控模块,用于通过调节所述锁相环路中低通滤波器的负载电阻值的方式,调整所述压控振荡器所输出的压控信号的环路带宽为第一环路带宽或第二环路带宽。
3.根据权利要求1所述的锁相环路中压控振荡器的校准系统,其特征在于,所述校准检测单元包括:
调谐电压确定模块,用于按照所述锁相环路中压控振荡器的振荡频率,确定压控信号的调谐电压。
4.根据权利要求1或3所述的锁相环路中压控振荡器的校准系统,其特征在于,所述校准检测单元包括:用于标识检测电压窗的电压门限区间的电容、两个比较器、与各比较器输出端连接的逻辑器件;
其中,各比较器中的一个输入端分别连接所述电容的不同电极,各比较器的另一个输入端共同接收所采集的电压;
所述逻辑器件根据两比较器所输出的比较结果调整所述电容阵列中接入压控振荡器中的电容值。
5.根据权利要求4所述的锁相环路中压控振荡器的校准系统,其特征在于,所述电容阵列中的各电容呈并联趋势,初始时接入电容量程一半的电容器件。
6.根据权利要求4所述的锁相环路中压控振荡器的校准系统,其特征在于,所述逻辑器件当检测到所采集的电压不在检测电压窗内时,通过逐步调整电容阵列中接入压控振荡器的电容值的方式,增加压控振荡器输出的压控信号的调谐增益。
7.根据权利要求6所述的锁相环路中压控振荡器的校准系统,其特征在于,所述逻辑器件按照二分法的逐步调整方式,指示电容阵列在当前接入电容器件数量的基础上增加/减少所接入的电容器件数量。
8.根据权利要求4所述的锁相环路中压控振荡器的校准系统,其特征在于,所述逻辑器件当检测到所采集的电压落入检测电压窗内时,验证后续采集的电压是否仍落入所述检测电压窗内;若是,则确定所述压控振荡器所跟踪的相位稳定,并指示所述增益调控单元将所输出的压控信号由第一环路带宽降至第二环路带宽;若否,则继续调整电容阵列接入压控振荡器的电容值。
9.一种锁相环路中压控振荡器的校准方法,其特征在于,包括:
在锁相环路所跟踪的相位稳定之前,指示所述锁相环路中的压控振荡器输出第一环路带宽的压控信号,并采集所述压控振荡器的电压;
基于对所采集的电压与预设的检测电压窗的比较结果,对所述压控信号的环路带宽进行校准;
当确定所述锁相环路所跟踪的相位稳定时,将所述压控信号由第一环路带宽降至第二环路带宽;
对所述压控信号的环路带宽进行校准包括:
当检测到所采集的电压不在检测电压窗内时,通过逐步调整接入压控振荡器的电容值的方式,增加压控振荡器输出的压控信号的增益。
10.根据权利要求9所述的锁相环路中压控振荡器的校准方法,其特征在于,所述指示压控振荡器输出第一环路带宽的压控信号包括:
通过调节所述压控振荡器的输入电流的方式,调整所述压控振荡器所输出的压控信号的环路带宽为第一环路带宽或第二环路带宽;
和/或,通过调节所述压控振荡器中低通滤波器的负载电阻值的方式,调整所述压控振荡器所输出的压控信号的环路带宽为第一环路带宽或第二环路带宽。
11.根据权利要求9所述的锁相环路中压控振荡器的校准方法,其特征在于,所采集的电压为基于所述压控振荡器的振荡频率所确定的调谐电压。
12.根据权利要求9所述的锁相环路中压控振荡器的校准方法,其特征在于,所述通过逐步调整接入压控振荡器的电容值的方式,增加压控振荡器输出的压控信号的增益包括:
初始上电时在压控振荡器中接入电容量程一半的多个电容器件;
按照二分法的逐步调整方式,在当前接入电容器件数量的基础上增加/减少所接入的电容器件数量。
13.根据权利要求9或11所述的锁相环路中压控振荡器的校准方法,其特征在于,所述基于对所采集的电压与预设的检测电压窗的比较结果,对所述压控信号的环路带宽进行校准包括:
当检测到所采集的电压落入检测电压窗内时,验证后续采集的电压是否仍落入所述检测电压窗内;若是,则确定所述锁相环路所跟踪的相位稳定,并将所输出的压控信号由第一环路带宽降至第二环路带宽;若否,则继续调整电接入压控振荡器的电容值。
CN201610488110.6A 2016-06-28 2016-06-28 锁相环路中压控振荡器的校准系统及方法 Active CN106209087B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610488110.6A CN106209087B (zh) 2016-06-28 2016-06-28 锁相环路中压控振荡器的校准系统及方法
PCT/CN2016/094504 WO2018000530A1 (zh) 2016-06-28 2016-08-11 锁相环路中压控振荡器的校准系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610488110.6A CN106209087B (zh) 2016-06-28 2016-06-28 锁相环路中压控振荡器的校准系统及方法

Publications (2)

Publication Number Publication Date
CN106209087A CN106209087A (zh) 2016-12-07
CN106209087B true CN106209087B (zh) 2019-04-16

Family

ID=57461017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610488110.6A Active CN106209087B (zh) 2016-06-28 2016-06-28 锁相环路中压控振荡器的校准系统及方法

Country Status (2)

Country Link
CN (1) CN106209087B (zh)
WO (1) WO2018000530A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106209087B (zh) * 2016-06-28 2019-04-16 上海晶曦微电子科技有限公司 锁相环路中压控振荡器的校准系统及方法
CN109391264A (zh) * 2017-08-02 2019-02-26 上海华虹挚芯电子科技有限公司 锁相环路中压控振荡器的校准系统及方法
CN110061736B (zh) * 2018-01-17 2024-09-17 恩智浦美国有限公司 具有起动电路的电流控制振荡器
EP3780395A4 (en) * 2018-04-28 2021-04-21 Huawei Technologies Co., Ltd. PHASE LOOP
CN110212913B (zh) 2019-06-24 2020-04-17 广东高云半导体科技股份有限公司 锁相环及其压控振荡器的校准方法
CN112203304B (zh) * 2020-09-30 2023-11-14 锐迪科创微电子(北京)有限公司 时延失配校准方法及装置、计算机可读存储介质
CN112203303B (zh) * 2020-09-30 2023-11-14 锐迪科创微电子(北京)有限公司 时延失配校准方法及装置、计算机可读存储介质
CN114401001B (zh) * 2021-12-30 2022-11-15 北京力通通信有限公司 一种锁相环快速锁相方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1496604A (zh) * 2001-03-14 2004-05-12 �������ɭ 压控振荡器的自动调谐
CN101582695A (zh) * 2009-06-19 2009-11-18 广州润芯信息技术有限公司 具有快速锁定功能的锁相环频率综合器
CN105577180A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种锁相环快速锁定和带宽校准的系统和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008146433A1 (ja) * 2007-05-30 2008-12-04 Panasonic Corporation スペクトラム拡散制御pll回路及びそのスタートアップ方法
TWI381646B (zh) * 2009-10-01 2013-01-01 Mstar Semiconductor Inc 鎖相迴路之迴路頻寬控制裝置及迴路頻寬控制方法
CN103036560B (zh) * 2012-12-13 2016-01-13 广州润芯信息技术有限公司 锁相环、其闭环频率自动校准电路及方法
CN106209087B (zh) * 2016-06-28 2019-04-16 上海晶曦微电子科技有限公司 锁相环路中压控振荡器的校准系统及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1496604A (zh) * 2001-03-14 2004-05-12 �������ɭ 压控振荡器的自动调谐
CN101582695A (zh) * 2009-06-19 2009-11-18 广州润芯信息技术有限公司 具有快速锁定功能的锁相环频率综合器
CN105577180A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种锁相环快速锁定和带宽校准的系统和方法

Also Published As

Publication number Publication date
CN106209087A (zh) 2016-12-07
WO2018000530A1 (zh) 2018-01-04

Similar Documents

Publication Publication Date Title
CN106209087B (zh) 锁相环路中压控振荡器的校准系统及方法
US7047146B2 (en) Method for automatically calibrating the frequency range of a PLL and associated PLL capable of automatic calibration
US6580329B2 (en) PLL bandwidth switching
US9490827B2 (en) Apparatus and methods for tuning a voltage controlled oscillator
US7372339B2 (en) Phase lock loop indicator
US7420427B2 (en) Phase-locked loop with a digital calibration loop and an analog calibration loop
US7772930B2 (en) Calibration techniques for phase-locked loop bandwidth
US7019569B2 (en) Method of implementing multi-transfer curve phase lock loop
US6140882A (en) Phase lock loop enabling smooth loop bandwidth switching
US7277518B2 (en) Low-jitter charge-pump phase-locked loop
US8264286B2 (en) Phase-locked loop circuit
US8098110B2 (en) Phase locked loop apparatus with selectable capacitance device
US8989246B2 (en) Method and circuit of clock and data recovery with built in jitter tolerance test
US20070164829A1 (en) Sigma-delta fractional-N PLL with reduced frequency error
US7496136B2 (en) Phase locked loop and method for evaluating a jitter of a phase locked loop
KR20050103367A (ko) 빠른 주파수 락을 위한 위상 동기 루프
CN101399542A (zh) 具有温度漂移补偿的锁相环及其方法
US6759838B2 (en) Phase-locked loop with dual-mode phase/frequency detection
US7663417B2 (en) Phase-locked loop circuit
US7692497B2 (en) PLLS covering wide operating frequency ranges
CN102231628B (zh) 一种基于时间电压转换的高精度脉宽比较装置
JPH06164382A (ja) 位相ロックループ
US6614318B1 (en) Voltage controlled oscillator with jitter correction
CN109391264A (zh) 锁相环路中压控振荡器的校准系统及方法
US7548122B1 (en) PLL with switched parameters

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Tang Mianzhi

Inventor after: Xie Miaoxing

Inventor before: Tang Mianzhi

CB03 Change of inventor or designer information