CN110212913B - 锁相环及其压控振荡器的校准方法 - Google Patents

锁相环及其压控振荡器的校准方法 Download PDF

Info

Publication number
CN110212913B
CN110212913B CN201910546728.7A CN201910546728A CN110212913B CN 110212913 B CN110212913 B CN 110212913B CN 201910546728 A CN201910546728 A CN 201910546728A CN 110212913 B CN110212913 B CN 110212913B
Authority
CN
China
Prior art keywords
frequency
voltage
controlled oscillator
output
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910546728.7A
Other languages
English (en)
Other versions
CN110212913A (zh
Inventor
吴启明
林晓志
周强
王运锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gowin Semiconductor Corp
Original Assignee
Gowin Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gowin Semiconductor Corp filed Critical Gowin Semiconductor Corp
Priority to CN201910546728.7A priority Critical patent/CN110212913B/zh
Publication of CN110212913A publication Critical patent/CN110212913A/zh
Application granted granted Critical
Publication of CN110212913B publication Critical patent/CN110212913B/zh
Priority to US16/909,976 priority patent/US11095294B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明技术方案提供一种锁相环及其压控振荡器的校准方法，锁相环包括：鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器以及校准电路，通过设置校准电路用于获取压控振荡器输出信号的频率，根据期望频率对压控振荡器输出信号的频率进行校准，获取压控振荡器在当前信号频率下的频率控制参数，根据频率控制参数获取振幅控制参数和增益控制参数，并根据振幅控制参数和增益控制参数使压控振荡器输出信号的振幅和增益保持恒定。本发明提供的锁相环可以满足多协议对锁相环的频率需求，可以自适应查找并稳定工作在合适的频率，使得电路具有最佳性能，同时解决了锁相环在大频率范围内工作时带来的压控振荡器输出的信号振幅不恒定的问题。

Description

锁相环及其压控振荡器的校准方法
技术领域
本发明涉及锁相环电路技术领域，尤其涉及一种锁相环及其压控振荡器的校准方法。
背景技术
锁相环是高速通信系统中不可缺少的部分，锁相环作为一种频率综合器为高速通信系统提供合适的时钟频率，基于电感电容谐振腔的压控振荡器的锁相环具有非常优越的相位噪声特性，广泛的应用于高速通信系统，基于电感电容谐振腔的压控振荡器内在的电感-电容谐振腔具有较高的品质因素，因而它的工作频率范围比较窄。而且在锁相环工作时，电感-电容谐振腔的振荡电压信号会随着频率的升高而增大，电压信号的增大，会导致相关模块电压限幅，严重影响了压控振荡器相关电路的工作稳定性和噪声特性。另一个基于LC_tank的压控振荡器的缺点是，随着频率的增加，振荡器的压控增益会随着频率的增加而增加，振荡器的压控增益的改变必然会导致锁相环环路特性的改变，从而给锁相环的性能带来影响。
发明内容
本发明的目的在于提供一种锁相环及其压控振荡器的校准方法，以解决现有技术中压控振荡器输出的信号不稳定的问题。
本发明是这样实现的，本发明第一方面提供一种锁相环，所述锁相环包括：
鉴频鉴相器，用于根据两路输入方波信号的相位差产生不同宽度的脉冲调制信号；
电荷泵，用于根据输入的脉冲调制信号输出电流脉冲；
环路滤波器，用于对所述电流脉冲进行低通滤波输出电压控制信号；
压控振荡器，用于根据所述电压控制信号输出信号的频率；
分频器，用于对输入信号的频率进行分频，并将分频后的信号输入至所述鉴频鉴相器；
校准电路，用于获取所述压控振荡器输出信号的频率，根据期望频率对所述压控振荡器输出信号的频率进行校准，获取所述压控振荡器在当前信号频率下的频率控制参数，根据所述频率控制参数获取振幅控制参数和增益控制参数，并根据所述振幅控制参数和所述增益控制参数使所述压控振荡器输出信号的振幅和增益保持恒定。
本发明第二方面提供一种锁相环的压控振荡器的校准方法，所述校准方法包括：
获取所述压控振荡器输出信号的频率，根据期望频率对所述压控振荡器输出信号的频率进行校准；
获取所述压控振荡器在当前信号频率下的频率控制参数；
根据所述频率控制参数获取振幅控制参数和增益控制参数，并根据所述频率控制参数、所述振幅控制参数和所述增益控制参数使所述压控振荡器输出信号的频率和增益保持恒定。
本发明技术方案提供一种锁相环及其压控振荡器的校准方法，锁相环包括：鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器以及校准电路，通过设置校准电路用于获取压控振荡器输出信号的频率，根据期望频率对压控振荡器输出信号的频率进行校准，获取压控振荡器在当前信号频率下的频率控制参数，根据频率控制参数获取振幅控制参数和增益控制参数，并根据振幅控制参数和增益控制参数使压控振荡器输出信号的振幅和增益保持恒定。本发明提供的锁相环具有非常宽的工作频率范围，可以满足多协议对锁相环的频率需求，同时具有相当优越的噪声性能，可以自适应查找并稳定工作在合适的频率，使得电路具有最佳性能，同时解决了锁相环在大频率范围内工作时带来的压控振荡器输出的信号振幅不恒定的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种锁相环的结构示意图；
图2是本发明实施例一提供的一种锁相环中的基准频率信号Ck_ref的相位超前于频率信号Ck_fb的相位的示意图；
图3是本发明实施例一提供的一种锁相环中的基准频率信号Ck_ref的相位滞后于频率信号Ck_fb的相位的示意图；
图4是本发明实施例一提供的一种锁相环中的电荷泵的电路图；
图5是本发明实施例一提供的一种锁相环中的压控振荡器和校准电路的连接结构示意图；
图6是本发明实施例一提供的一种锁相环中的压控振荡器中的核心模块的结构示意图；
图7是本发明实施例一提供的一种锁相环中的压控振荡器和校准电路的另一连接结构示意图；
图8是本发明实施例一提供的一种锁相环中的工作过程流程图；
图9是本发明实施例二提供的一种锁相环的压控振荡器的校准方法的流程图；
图10是本发明实施例二提供的一种锁相环的压控振荡器的校准方法中的步骤S10的流程图；
图11是本发明实施例二提供的一种锁相环的压控振荡器的校准方法中的步骤S10的另一流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
为了说明本发明的技术方案，下面通过具体实施例来进行说明。
本发明实施例提供一种锁相环，如图1所示，锁相环包括：
鉴频鉴相器101，用于根据两路输入方波信号的相位差产生不同宽度的脉冲调制信号；
电荷泵102，用于根据输入的脉冲调制信号输出电流脉冲；
环路滤波器103，用于对电流脉冲进行低通滤波输出电压控制信号；
压控振荡器104，用于根据电压控制信号输出信号的频率；
分频器106，用于对输入信号的频率进行分频，并将分频后的信号输入至鉴频鉴相器101；
校准电路105，用于获取压控振荡器104输出信号的频率，根据期望频率对压控振荡器104输出信号的频率进行校准，获取压控振荡器104在当前信号频率下的频率控制参数，根据频率控制参数获取振幅控制参数和增益控制参数，并根据振幅控制参数和增益控制参数使压控振荡器104输出信号的振幅和增益保持恒定。
对于鉴频鉴相器101，鉴频鉴相器101的第一输入端输入基准频率信号Ck_ref，鉴频鉴相器101的第二输入端输入分频器106输出的频率信号Ck_fb，鉴频鉴相器101根据两路输入方波信号的相位差产生不同宽度的脉冲调制信号up和dn，如图2所示，如果基准频率信号Ck_ref的相位超前于频率信号Ck_fb的相位，脉冲调制信号up输出有效，如图3所示，如果Ck_ref的相位滞后于Ck_fb的相位，脉冲调制信号dn输出有效。
对于电荷泵102，电荷泵102根据输入的脉冲调制信号up或dn输出电流脉冲，作为一个实施方式，如图4所示，电荷泵102包括反相器m1、反相器m2、运算放大器n、可控开关sw1、可控开关sw2、可控开关sw3以及可控开关sw0，反相器m1的输入端连接脉冲调制信号up和可控开关sw0的控制端，反相器m1的输出端连接可控开关sw1的控制端，反相器m2的输入端连接脉冲调制信号dn和可控开关sw2的控制端，反相器m2的输出端连接可控开关sw3的控制端，可控开关sw0的第一端和可控开关sw1的第一端共接于电流源Iup，可控开关sw1的第二端连接可控开关sw3的第一端和运算放大器n的输出端， 运算放大器n的输出端还连接运算放大器n的反相输入端，可控开关sw0的第二端、运算放大器n的正相输入端以及可控开关sw2的第一端共接并构成电荷泵102的输出端，可控开关sw2的第二端和可控开关sw3的第二端共接于电流源Idn。电荷泵102通过脉冲调制信号up和dn控制充电电流的流入和流出，当脉冲调制信号up为高时，可控开关sw0闭合，可控开关sw1断开，电流源Iup输出的电流通过可控sw0，经由端口Icp流出，当脉冲调制信号dn为高时，可控开关sw2闭合，可控开关sw3断开，电流源Idn的电流通过可控开关sw2，经由端口Icp流入。
对于环路滤波器103，用于对电流脉冲进行低通滤波输出电压控制信号。
对于压控振荡器104，用于根据电压控制信号输出对应的频率信号，压控振荡器104产生振荡频率输出，压控振荡器104中设有电容阵列，通过调节电容阵列可以调节压控振荡器104输出信号的频率。
对于校准电路105，校准电路105根据压控振荡器104的状态，对压控振荡器104的幅度、频率、压控增益进行自适应调节，其中，校准电路105通过调节电容阵列调节压控振荡器104的输出频率，再根据输出频率获取当前信号频率下的频率控制参数，根据频率控制参数获取振幅控制参数和增益控制参数，再根据振幅控制参数和增益控制参数调节压控振荡器104的输出信号的振幅和增益，其中，对输出信号的振幅调节可以通过调节压控振荡器104内的电流实现，对输出信号的增益调节可以通过调节压控振荡器104的电容阵列的比例进行调节。
对于分频器106，分频器106的功能是将输入频率电压信号转换成同频或者更低频的频率输出，分频器106的输入和输出满足如下关系：
Fin=Ndiv*Fout
其中，Fin是分频器106的输入电压信号频率，Fout是分频器106的输出电压信号频率，Ndiv是分频器106的分频比。
本发明技术方案提供一种锁相环，锁相环包括：鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器以及校准电路，通过设置校准电路用于获取压控振荡器输出信号的频率，根据期望频率对压控振荡器输出信号的频率进行校准，获取压控振荡器在当前信号频率下的频率控制参数，根据频率控制参数获取振幅控制参数和增益控制参数，并根据振幅控制参数和增益控制参数使压控振荡器输出信号的振幅和增益保持恒定。本发明提供的锁相环具有非常宽的工作频率范围，可以满足多协议对锁相环的频率需求，同时具有相当优越的噪声性能，可以自适应查找并稳定工作在合适的频率，使得电路具有最佳性能，同时解决了锁相环在大频率范围内工作时带来的压控振荡器输出的信号振幅不恒定的问题。
作为一种实施方式，如图5所示，压控振荡器104包括一个核心模块140，校准电路105包括控制器151和计数器152，计数器152的输入端连接压控振荡器104的输出端，计数器152的输出端连接控制器151的输入端，控制器151的输出端连接核心模块140的控制端；
计数器152将核心模块140输出信号的频率与期望频率进行对比，并将对比结果发送至控制器151；
控制器151在核心模块140输出信号的频率大于期望频率时，调节向核心模块140输出的频率控制参数控制核心模块140输出信号的频率降低直至核心模块140输出信号的频率为期望频率；
控制器151在核心模块140输出信号的频率小于期望频率时，调节向核心模块140输出的频率控制参数控制核心模块140输出信号的频率升高直至核心模块140输出信号的频率为期望频率。
其中，计数器152将压控振荡器104的输出频率与参考频率进行计数比较，来判断输出频率是否达到期望频率。如果计数器152进行M个周期的参考频率计数，压控振荡器104的期望频率为：Ndiv*fck_ref。如果在M个参考频率计数周期内，计数器152的计数次数小于M*Ndiv次，那么压控振荡器104的振荡频率低于期望频率，需要向压控振荡器104输入进入更高频率的频率控制参数。反之，如果在M个参考频率计数周期内，计数器152的计数次数大于M*Ndiv次，那么VCO的振荡频率高于期望频率，需要向压控振荡器104输入进入更低频率的频率控制参数。
进一步的，如图6所示，压控振荡器104包括核心模块140，核心模块140包括电流产生电路141、电感142、粗调电容阵列143、第一细调电容阵列144、第二细调电容阵列145、滤波器147、缓冲器148以及放大电路146；
电流产生电路141连接电感142，电感142、粗调电容阵列143、第一细调电容阵列144、第二细调电容阵列145以及放大电路146并联连接，滤波器147的输入端为压控振荡器104的输入端，滤波器147的输入端连接第二细调电容阵列144，滤波器147的输出端连接第二细调电容阵列145，缓冲器148的输出端为压控振荡器104的输出端，控制器分别连接电流产生电路141、粗调电容阵列143、第一细调电容阵列144、第二细调电容阵列145的控制端；
控制器151在核心模块140输出信号的频率大于期望频率时，调节向粗调电容阵列143输出的频率控制参数控制核心模块140输出信号的频率降低直至核心模块140输出信号的频率为期望频率；
控制器151在核心模块140输出信号的频率小于期望频率时，调节向粗调电容阵列143输出的频率控制参数控制核心模块140输出信号的频率升高直至核心模块140输出信号的频率为期望频率。
进一步的，控制器151根据频率控制参数获取振幅控制参数和增益控制参数；
控制器151根据振幅控制参数控制电流产生电路141的输出电流以控制压控振荡器104输出信号的振幅；
控制器151根据增益控制参数控制第一细调电容阵列144和第二细调电容阵列145的电容值控制压控振荡器104输出信号的增益。
其中，控制器151向核心模块140中的电流产生电路141输出信号swing_ctl来调节电流产生电路141所产生的电流大小，控制核心模块140输出的电压振荡信号op和on的振荡幅度。电流产生电路141所产生的电流流入电感142的一端。电感142的另外两个端口分别连接至op和on，端口Op和on分别作为粗调电容阵列143，第一细调电容阵列144，第二细调电容阵列145和放大电路146的输入端口。
控制器通过向粗调电容阵列143输出信号band_ctl来控制粗调电容阵列143的电容值。由于核心模块140输出信号的频率表达式可以表示如下：
Figure DEST_PATH_IMAGE002
因此可以通过调节输出信号band_ctl，进而改变粗调电容阵列143的电容值Ccoarse，达到改变频率的目的。Cfine1是第一细调电容阵列144的电容值，cfine2是第二细调电容阵列145的电容值，可以通过改变第一细调电容阵列144和第二细调电容阵列145的端口电压来调节电容值的大小，第一细调电容阵列144直接接到vctrl，vctrl上的电压变化，会快速的控制cfine1电容值的改变，进而改变核心模块140输出信号的的频率。但是，第二细调电容阵列145的输入端接到滤波器147的输出，vctrl上的在锁相环环路带宽附近的电压信号变化，会被滤波器147滤波，因此锁相环带宽附近的频率分量不会传递至cfine2的输入端，因此不会贡献有效的VCO增益。因此只要满足cfine1+cfine2是一个常数，单纯改变cfine1和cfine2的比例关系，会改变VCO的有效增益，并且不会因为改变kvco_ctl而带来VCO频率的跳变。
其中，粗调电容阵列143的结构可以包括多组电容模块，每组电容模块包括电容和可控开关，通过控制可控开关实现调节电容阵列的电容值，频率控制参数可以为开关控制逻辑值，例如，不同的频率控制参数对应不同的可控开关，调高频率控制参数可以为接通较小的电容值对应的开关。
细调电容阵列分为两部分：第一细调电容阵列144和第二细调电容阵列145，这两部分的电容比例为K1：K2，第一细调电容阵列144的电容值为K1×C0；第二细调电容阵列145的电容值为K2×C0。其中，需要保证K1+K2的值为一个常数。但是可以通过KVCO_ctl来改变K1和K2的比值。
核心模块140的压控增益可以表示为：
Figure DEST_PATH_IMAGE004
其中L为电感142值，Ccoarse是粗调电容阵列143电容值。随着频率的增加，Ccoarse会变小，可以通过KVCO_ctl来降低K1，来实现VCO压控增益在全频段的稳定。
Figure DEST_PATH_IMAGE006
表示频率变化量，
Figure DEST_PATH_IMAGE008
表示vctrl电压变化量。K1表示第一细调电压值K1*C0前的系数。K2表示第二细调电压值K2*C0前的系数。
Figure DEST_PATH_IMAGE010
表示单位电容变化量，C0为第一，第二细调电容阵列的单位电容值，其中，单位电容值是指将电容分为预设份数，电容值与预设份数的比成为单位电容，预设份数为系数K1和系数K2的和，保证K1+K2的值为一个常数，但是可以通过KVCO_ctl来改变K1和K2的比值，例如，预设份数为10份，第一组设置K1=5、K2=5，改变系数时使系数K1和系数K2的和保持不变，改变K1和K2的比值，第二组设置K1=4、K2=6，总份数10保持不变，K1和K2的比值发生变化；第一细调电容阵列和第二细调电容的结构可以包括多组电容模块，每组电容模块包括电容和可控开关，通过控制可控开关实现调节电容阵列的电容值，例如，第一细调电容阵列可以分成10个电容和10个可控开关，第二细调电容阵列可以分成10个电容和10个可控开关，每个电容可以视为一个单位电容，调节可控开关可以调节接入的电容，接入电容的数量可以视为系数，进而调节系数K1和系数K2的和保持不变，改变K1和K2的比值。
放大电路146用于提供一个能量抵消有损电感142电容谐振腔的实部阻抗所产生的能量损耗。
缓冲器148是将电感142电容谐振腔两端产生振荡差分电压信号转换成时钟电压信号。
作为另一种实施方式，压控振荡器104包括多个核心模块140，校准电路105包括控制器151和计数器152，计数器152的输入端连接压控振荡器104的输出端，计数器152的输出端连接控制器151的输入端，控制器151的输出端连接每个核心模块140的控制端；
计数器152获取压控振荡器104中的第一个核心模块140输出信号的频率，将信号频率与期望频率进行对比；
控制器151在对比结果不同时，调节向第一个核心模块140输出的频率控制参数以调节第一个核心模块140输出信号的频率；
当第一个核心模块140输出信号的所有频率与期望频率均不相符时，控制器151依次扫描其余核心模块140输出信号的频率直至输出信号的频率为期望频率。
进一步的，压控振荡器104包括多个核心模块140，核心模块140包括电流产生电路141、电感142、粗调电容阵列143、第一细调电容阵列144、第二细调电容阵列145、滤波器147、缓冲器148以及放大电路146；
电流产生电路141连接电感142，电感142、粗调电容阵列143、第一细调电容阵列144、第二细调电容阵列145以及放大电路146并联连接，滤波器147的输入端为压控振荡器104的输入端，滤波器147的输出端连接第一细调电容阵列144和第二细调电容阵列145，缓冲器148的输出端为压控振荡器104的输出端，控制器分别连接每个核心模块140中的电流产生电路141、粗调电容阵列143、第一细调电容阵列144、第二细调电容阵列145的控制端；
计数器152获取压控振荡器104中的第一个核心模块140输出信号的频率，将信号频率与期望频率进行对比；
控制器151在对比结果不同时，调节向第一个核心模块140中的粗调电容阵列143输出的频率控制参数以调节第一个核心模块140输出信号的频率；
当第一个核心模块140输出信号的所有频率与期望频率均不相符时，控制器151依次扫描其余核心模块140输出信号的频率直至输出信号的频率为期望频率。
进一步的，控制器151根据频率控制参数获取振幅控制参数和增益控制参数；
控制器151根据振幅控制参数控制电流产生电路141的输出电流以控制压控振荡器104输出信号的振幅；
控制器151根据增益控制参数控制第一细调电容阵列144和第二细调电容阵列145的电容值控制压控振荡器104输出信号的增益。
其中，由于输出信号的振幅与两个因素相关：（1）流入电感-电容谐振腔的电流，即电流产生电路141产生的电流；（2）电感-电容谐振腔等效阻抗。输出信号的振幅可以由下列公式近似给出：
Figure DEST_PATH_IMAGE012
。式中Iss为电流产生电路141产生的电流，Rp为电感-电容谐振腔等效阻抗。而Rp可以表示为：
Figure DEST_PATH_IMAGE014
。式中，f是VCO振荡频率，L是电感-电容谐振腔的电感值。RL是电感-电容谐振腔中电感的等效内阻，RC是电感-电容谐振腔中电容的等效内阻。那么可以看到输出信号的振幅与VCO振荡频率的平方成正比，随着频率的增大，输出信号的振幅也会增大。因此，可以通过获取频率信息来相应调节Iss的大小使得输出信号的振幅相对恒定。
其中，在进入计数器152判断压控振荡器104的振荡频率是否达到期望频率之前，需要等待一定的时间，让压控振荡器104输出的频率稳定。
计数器152判断压控振荡器104的振荡频率是否达到期望频率的顺序可以从频率从小到大的扫描顺序，也可以从大到小的扫描顺序。
如果一个核心模块VCO core里所有的振荡频率都没有发现期望频率，校准电路105的控制器151则会使能其他核心模块VCO core进行计数检查。计数检查扫描方式可以为顺序扫描方式和跳跃式查找扫描方式。
为了更好的体现发明意图，将两种方式叙述于具体实施实例如下：
顺序扫描方式: 扫描顺序按频率从小到大的方式进行。扫描从核心模块VCO core0开始，经过计数器152判断是否达到期望频率，如果低于期望频率，调节向核心模块输出信号band_ctl使核心模块VCO core 0输出的频率增大，如果核心模块VCO core 0处于最大频率时，仍然发现该最大频率低于期望值，则向与核心模块VCO core 0的频率范围相邻的核心模块VCO core 1发送输出最小频率的频率控制参数，继续从小到大扫描，如果核心模块VCO core 1输出的最大频率仍然低于期望频率，与前述类似，进入核心模块VCO core 2进行扫描。
跳跃式查找扫描方式：扫描顺序按频率从小到大的方式进行，检查核心模块VCOcore 0输出的最大频率，如果发现最大频率低于期望频率，则检测与核心模块VCO core 0的频率范围相邻的核心模块VCO core 1的最大输出频率。如果发现核心模块VCO core 1的最大输出频率大于期望频率值，则在核心模块VCO core 1中进行折半查找，否则检测核心模块VCO core2的最大输出频率，以此类推。
如果希望频率连续可调，一般需要相邻的核心模块VCO core在中心频率上需要有一定程度的交叠。
如果经过计数器152检测，找到了期望频率，即控制模块输出的信号band_ctl根据计数器152的计数结果，出现变大-变小的折返变化。那么固定选择出现变大-变小折返变化时的两个频率控制参数band_ctl中的任意一个，作为核心模块最终的band_ctl，并使能该核心模块VCO core，并不使能其他核心模块VCO core。根据校准电路105得到的频率控制参数band_ctl以及核心模块VCO core的使能信息，在查找表中得到相应的振幅控制参数swing_ctl和增益控制参数KVCO_ctl值，而振幅控制参数swing_ctl和增益控制参数KVCO_ctl值在对应的频率控制参数band_ctl以及核心模块VCO core下的值的选取可以通过电路仿真给定或者测试给定。
下面通过图7和图8描述本实施方式的工作过程：
校准开始后，控制器输出Cal_en=1，使核心模块接收校准电压模块所产生的校准电压信号，控制器向压控振荡器输出VCO_sel信号选择其中的一个核心模块VCO core，等待该核心模块VCO core输出的频率稳定，校准电路的计数器开始计数。计数时间周期为M个CK_ref周期。判断核心模块VCO core的输出频率。如果频率低于期望频率，则改变频率控制参数band_ctl，使核心模块VCO core输出更高频率。如果频率高于期望频率，则改变频率控制参数band_ctl，使核心模块VCO core输出更低频率，再判断是否发现期望频率，当没有发现期望频率时判断是否是使核心模块VCO core输出最大频率或者最小频率的频率控制参数，当判断结果为否时改变频率控制参数band_ctl并返回执行等待该核心模块VCO core输出的频率稳定步骤，当判断结果为是时控制器输出VCO_sel信号选择其他的核心模块VCOcore，再通过改变频率控制参数band_ctl并返回执行等待该核心模块VCO core输出的频率稳定步骤，直至发现期望频率，固定频率控制参数band_ctl值，以及选择发现该期望频率的核心模块VCO core进入正常工作模式，不使能其他核心模块VCO core。根据频率控制参数band_ctl以及选择的VCO core的信息，选择查找表，配置振幅控制参数swing_ctl和增益控制参数KVCO_ctl，使得核心模块VCO core输出的振荡电压信号维持恒定，压控增益维持恒定。
本发明实施例二提供一种锁相环的压控振荡器的校准方法，如图9所示，校准方法包括：
步骤S10. 获取压控振荡器输出信号的频率，根据期望频率对压控振荡器输出信号的频率进行校准。
步骤S20. 获取压控振荡器在当前信号频率下的频率控制参数；
步骤S30. 根据频率控制参数获取振幅控制参数和增益控制参数，并根据频率控制参数、振幅控制参数和增益控制参数使压控振荡器输出信号的频率和增益保持恒定。
作为一种实施方式，压控振荡器包括一个核心模块；
如图10所示，步骤S10中根据期望频率对压控振荡器输出信号的频率进行校准，包括：
步骤S101. 将信号频率与期望频率进行对比；
步骤S102. 当信号频率大于期望频率时，调节向核心模块输出的频率控制参数控制核心模块输出信号的频率降低直至核心模块输出信号的频率为期望频率；
步骤S103. 当信号频率小于期望频率时，调节向核心模块输出的频率控制参数控制核心模块输出信号的频率升高直至核心模块输出信号的频率为期望频率。
作为另一种实施方式，压控振荡器包括多个核心模块；
如图11所示，步骤S10中获取压控振荡器输出信号的频率，根据期望频率对压控振荡器输出信号的频率进行校准，包括：
步骤S104. 获取压控振荡器中的第一个核心模块输出信号的频率，将信号频率与期望频率进行对比；
步骤S105. 当对比结果不同时，调节向第一个核心模块输出的频率控制参数以调节第一个核心模块输出信号的频率；
步骤S106. 当第一个核心模块输出信号的所有频率与期望频率均不相符时，依次扫描其余核心模块输出信号的频率直至输出信号的频率为期望频率。
进一步的，获取压控振荡器在当前信号频率下的频率控制参数，还包括：
控制输出频率与期望频率相符的核心模块处于工作状态，并使其余核心模块处于关闭状态。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种锁相环，其特征在于，所述锁相环包括：
鉴频鉴相器，用于根据两路输入方波信号的相位差产生不同宽度的脉冲调制信号；
电荷泵，用于根据输入的脉冲调制信号输出电流脉冲；
环路滤波器，用于对所述电流脉冲进行低通滤波输出电压控制信号；
压控振荡器，用于根据所述电压控制信号控制输出信号的频率；
分频器，用于对输入信号的频率进行分频，并将分频后的信号输入至所述鉴频鉴相器；
校准电路，用于获取所述压控振荡器输出信号的频率，根据期望频率对所述压控振荡器输出信号的频率进行校准，获取所述压控振荡器在当前信号频率下的频率控制参数，根据所述频率控制参数获取振幅控制参数和增益控制参数，并根据所述振幅控制参数和所述增益控制参数使所述压控振荡器输出信号的振幅和增益保持恒定。
2.如权利要求1所述的锁相环，其特征在于，所述压控振荡器包括一个核心模块，所述校准电路包括控制器和计数器，所述计数器的输入端连接所述压控振荡器的输出端，所述计数器的输出端连接所述控制器的输入端，所述控制器的输出端连接所述核心模块的控制端；
所述计数器将所述核心模块输出信号的频率与期望频率进行对比，并将对比结果发送至所述控制器；
所述控制器在所述核心模块输出信号的频率大于期望频率时，调节向所述核心模块输出的频率控制参数控制所述核心模块输出信号的频率降低直至所述核心模块输出信号的频率为期望频率；
所述控制器在所述核心模块输出信号的频率小于期望频率时，调节向所述核心模块输出的频率控制参数控制所述核心模块输出信号的频率升高直至所述核心模块输出信号的频率为期望频率。
3.如权利要求2所述的锁相环，其特征在于，所述核心模块包括电流产生电路、电感、粗调电容阵列、第一细调电容阵列、第二细调电容阵列、滤波器、缓冲器以及放大电路；
所述电流产生电路连接所述电感，所述电感、所述粗调电容阵列、所述第一细调电容阵列、所述第二细调电容阵列以及所述放大电路并联连接，所述滤波器的输入端为所述压控振荡器的输入端，所述滤波器的输出端连接所述第一细调电容阵列和所述第二细调电容阵列，所述缓冲器的输出端为所述压控振荡器的输出端，所述控制器分别连接所述电流产生电路、所述粗调电容阵列、所述第一细调电容阵列、所述第二细调电容阵列的控制端；
所述控制器在所述核心模块输出信号的频率大于期望频率时，调节向所述粗调电容阵列输出的频率控制参数控制所述核心模块输出信号的频率降低直至所述核心模块输出信号的频率为期望频率；
所述控制器在所述核心模块输出信号的频率小于期望频率时，调节向所述粗调电容阵列输出的频率控制参数控制所述核心模块输出信号的频率升高直至所述核心模块输出信号的频率为期望频率。
4.如权利要求3所述的锁相环，其特征在于，所述控制器根据所述频率控制参数获取振幅控制参数和增益控制参数；
所述控制器根据所述振幅控制参数控制所述电流产生电路的输出电流以控制所述压控振荡器输出信号的振幅；
所述控制器根据所述增益控制参数控制所述第一细调电容阵列和所述第二细调电容阵列的电容值控制所述压控振荡器输出信号的增益。
5.如权利要求1所述的锁相环，其特征在于，所述压控振荡器包括多个核心模块，所述校准电路包括控制器和计数器，所述计数器的输入端连接所述压控振荡器的输出端，所述计数器的输出端连接所述控制器的输入端，所述控制器的输出端连接每个核心模块的控制端；
所述计数器获取所述压控振荡器中的第一个核心模块输出信号的频率，将所述第一个核心模块输出信号的频率与期望频率进行对比；
所述控制器在对比结果不同时，调节向所述第一个核心模块输出的频率控制参数以调节所述第一个核心模块输出信号的频率；
当所述第一个核心模块输出信号的所有频率与所述期望频率均不相符时，所述控制器依次扫描其余核心模块输出信号的频率直至输出信号的频率为期望频率。
6.如权利要求5所述的锁相环，其特征在于，所述核心模块包括电流产生电路、电感、粗调电容阵列、第一细调电容阵列、第二细调电容阵列、滤波器、缓冲器以及放大电路；
所述电流产生电路连接所述电感，所述电感、所述粗调电容阵列、所述第一细调电容阵列、所述第二细调电容阵列以及所述放大电路并联连接，所述滤波器的输入端为所述压控振荡器的输入端，所述滤波器的输出端连接所述第一细调电容阵列和所述第二细调电容阵列，所述缓冲器的输出端为所述压控振荡器的输出端，所述控制器分别连接每个核心模块中的所述电流产生电路、所述粗调电容阵列、所述第一细调电容阵列、所述第二细调电容阵列的控制端；
所述计数器获取所述压控振荡器中的第一个核心模块输出信号的频率，将所述第一个核心模块输出信号的频率与期望频率进行对比；
所述控制器在对比结果不同时，调节向所述第一个核心模块中的粗调电容阵列输出的频率控制参数以调节所述第一个核心模块输出信号的频率；
当所述第一个核心模块输出信号的所有频率与所述期望频率均不相符时，所述控制器依次扫描其余核心模块输出信号的频率直至输出信号的频率为期望频率。
7.一种锁相环的压控振荡器的校准方法，其特征在于，所述校准方法包括：
获取所述压控振荡器输出信号的频率，根据期望频率对所述压控振荡器输出信号的频率进行校准；
获取所述压控振荡器在当前信号频率下的频率控制参数；
根据所述频率控制参数获取振幅控制参数和增益控制参数，并根据所述频率控制参数、所述振幅控制参数和所述增益控制参数使所述压控振荡器输出信号的频率和增益保持恒定。
8.如权利要求7所述的校准方法，其特征在于，所述压控振荡器包括一个核心模块；
所述根据期望频率对所述压控振荡器输出信号的频率进行校准，包括：
将所述压控振荡器输出信号的频率与期望频率进行对比；
当所述压控振荡器输出信号的频率大于期望频率时，调节向所述核心模块输出的频率控制参数控制所述核心模块输出信号的频率降低直至所述核心模块输出信号的频率为期望频率；
当所述压控振荡器输出信号的频率小于期望频率时，调节向所述核心模块输出的频率控制参数控制所述核心模块输出信号的频率升高直至所述核心模块输出信号的频率为期望频率。
9.如权利要求7所述的校准方法，其特征在于，所述压控振荡器包括多个核心模块；
所述获取所述压控振荡器输出信号的频率，根据期望频率对所述压控振荡器输出信号的频率进行校准，包括：
获取所述压控振荡器中的第一个核心模块输出信号的频率，将所述第一个核心模块输出信号的频率与期望频率进行对比；
当对比结果不同时，调节向所述第一个核心模块输出的频率控制参数以调节所述第一个核心模块输出信号的频率；
当所述第一个核心模块输出信号的所有频率与所述期望频率均不相符时，依次扫描其余核心模块输出信号的频率直至输出信号的频率为期望频率。
10.如权利要求9所述的校准方法，其特征在于，所述获取所述压控振荡器在当前信号频率下的频率控制参数，还包括：
控制输出频率与所述期望频率相符的核心模块处于工作状态，并使其余核心模块处于关闭状态。
CN201910546728.7A 2019-06-24 2019-06-24 锁相环及其压控振荡器的校准方法 Active CN110212913B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910546728.7A CN110212913B (zh) 2019-06-24 2019-06-24 锁相环及其压控振荡器的校准方法
US16/909,976 US11095294B2 (en) 2019-06-24 2020-06-23 Phase-locked loop and method for calibrating voltage-controlled oscillator therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910546728.7A CN110212913B (zh) 2019-06-24 2019-06-24 锁相环及其压控振荡器的校准方法

Publications (2)

Publication Number Publication Date
CN110212913A CN110212913A (zh) 2019-09-06
CN110212913B true CN110212913B (zh) 2020-04-17

Family

ID=67794132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910546728.7A Active CN110212913B (zh) 2019-06-24 2019-06-24 锁相环及其压控振荡器的校准方法

Country Status (2)

Country Link
US (1) US11095294B2 (zh)
CN (1) CN110212913B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220110902A (ko) * 2021-02-01 2022-08-09 에스케이하이닉스 주식회사 전원 노이즈를 보상하는 위상 고정 루프
CN112953518B (zh) * 2021-03-30 2024-05-14 南京中科微电子有限公司 一种用于超外差两级下变频接收机中的锁相环结构
CN113098507A (zh) * 2021-04-01 2021-07-09 瑞萨集成电路设计(北京)有限公司 压控振荡器及锁相环频率合成器
CN113391273A (zh) * 2021-06-11 2021-09-14 广州极飞科技股份有限公司 信号生成方法、装置、信号发射设备及可读存储介质
CN116318120B (zh) * 2023-03-30 2024-05-03 归芯科技(深圳)有限公司 Rc振荡时钟的校准电路、校准方法、芯片和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257302A (zh) * 2007-02-27 2008-09-03 北京朗波芯微技术有限公司 振荡器的频率调节方法及小数分频锁相环频率合成器
CN101860360A (zh) * 2009-04-10 2010-10-13 凹凸电子（武汉）有限公司 锁相环、补偿电路及补偿方法
CN105577180A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种锁相环快速锁定和带宽校准的系统和方法
CN205754277U (zh) * 2016-06-16 2016-11-30 武汉芯泰科技有限公司 一种宽带压控振荡器
CN106209087A (zh) * 2016-06-28 2016-12-07 上海晶曦微电子科技有限公司 锁相环路中压控振荡器的校准系统及方法
EP3267578A1 (en) * 2016-07-08 2018-01-10 IMEC vzw Polar transmitter and method for generating a transmit signal using a polar transmitter
CN107968687A (zh) * 2016-10-20 2018-04-27 国民技术股份有限公司 一种两点调制发射机校准电路及校准方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5727961B2 (ja) * 2012-03-30 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置及びバラツキ情報取得プログラム
US8957666B2 (en) * 2013-04-23 2015-02-17 Virgina Tech Intellectual Properties, Inc. Anti-islanding protection in three-phase converters using grid synchronization small-signal stability
US9401724B1 (en) * 2015-08-26 2016-07-26 Nxp B.V. Frequency synthesizers with amplitude control
CN107659392B (zh) * 2017-03-13 2019-12-13 广东高云半导体科技股份有限公司 一种时钟数据恢复系统
US10715158B1 (en) * 2019-04-10 2020-07-14 Synopsys, Inc. Phase-locked loop (PLL) with calibration circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257302A (zh) * 2007-02-27 2008-09-03 北京朗波芯微技术有限公司 振荡器的频率调节方法及小数分频锁相环频率合成器
CN101860360A (zh) * 2009-04-10 2010-10-13 凹凸电子（武汉）有限公司 锁相环、补偿电路及补偿方法
CN105577180A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 一种锁相环快速锁定和带宽校准的系统和方法
CN205754277U (zh) * 2016-06-16 2016-11-30 武汉芯泰科技有限公司 一种宽带压控振荡器
CN106209087A (zh) * 2016-06-28 2016-12-07 上海晶曦微电子科技有限公司 锁相环路中压控振荡器的校准系统及方法
EP3267578A1 (en) * 2016-07-08 2018-01-10 IMEC vzw Polar transmitter and method for generating a transmit signal using a polar transmitter
CN107968687A (zh) * 2016-10-20 2018-04-27 国民技术股份有限公司 一种两点调制发射机校准电路及校准方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于0.13μm CMOS工艺的锁相环频率综合器环路及自动频率校准器设计;叶相锟;《中国优秀硕士学位论文全文数据库 信息科技辑》;20180415(第4期);I135-596 *

Also Published As

Publication number Publication date
US20200403623A1 (en) 2020-12-24
US11095294B2 (en) 2021-08-17
CN110212913A (zh) 2019-09-06

Similar Documents

Publication Publication Date Title
CN110212913B (zh) 锁相环及其压控振荡器的校准方法
US9042854B2 (en) Apparatus and methods for tuning a voltage controlled oscillator
US7486147B2 (en) Low phase noise phase locked loops with minimum lock time
EP2140549B1 (en) Oscillator signal stabilization
US7772930B2 (en) Calibration techniques for phase-locked loop bandwidth
CN102522984B (zh) 锁相环及其压控振荡电路
TWI467922B (zh) 頻率合成器的頻率校正裝置及其方法
US20070188255A1 (en) Oscillator gain equalization
JP2005311945A (ja) Ｐｌｌ回路、無線通信装置及び発振周波数制御方法
US8004367B2 (en) VCO control and methods therefor
EP1673855A2 (en) Voltage controlled oscillator having improved phase noive
CN105634480B (zh) 宽带电荷泵锁相环及动态阈值自动频率调谐方法
EP2291915A1 (en) Vco capacitor bank trimming and calibration
TWI395410B (zh) 調整鎖相迴路之振盪器的方法與相關之頻率合成器
KR20140130015A (ko) 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기
US20170250693A1 (en) Phase lock loop with a digital charge pump
KR100723838B1 (ko) 주파수 합성 장치
CN117691993A (zh) 一种频率和幅度同步自适应的压控振荡器电路及调节方法
TWI828473B (zh) 鎖相迴路電路以及時脈產生方法
US10715158B1 (en) Phase-locked loop (PLL) with calibration circuit
GB2388978A (en) A phase locking loop frequency synthesiser
CN115133925A (zh) 一种压控振荡器快速校准方法和电路
KR101419834B1 (ko) 전압 제어 발진기를 이용하는 주파수 합성 장치
JPH11251902A (ja) Ｐｌｌ回路
CN102045061B (zh) 锁相回路的回路频宽控制装置及回路频宽控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20190906

Assignee: Science City (Guangzhou) Finance Leasing Co.,Ltd.

Assignor: Gowin Semiconductor Corp.,Ltd.

Contract record no.: X2020980005671

Denomination of invention: Calibration method of PLL and its VCO

Granted publication date: 20200417

License type: Exclusive License

Record date: 20200902

EE01 Entry into force of recordation of patent licensing contract
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Calibration method of PLL and its VCO

Effective date of registration: 20200904

Granted publication date: 20200417

Pledgee: Science City (Guangzhou) Finance Leasing Co.,Ltd.

Pledgor: Gowin Semiconductor Corp.,Ltd.

Registration number: Y2020980005711

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: Science City (Guangzhou) Finance Leasing Co.,Ltd.

Assignor: GOWIN SEMICONDUCTOR Corp.,Ltd.

Contract record no.: X2020980005671

Date of cancellation: 20220825

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20220826

Granted publication date: 20200417

Pledgee: Science City (Guangzhou) Finance Leasing Co.,Ltd.

Pledgor: GOWIN SEMICONDUCTOR Corp.,Ltd.

Registration number: Y2020980005711