KR20220110902A - 전원 노이즈를 보상하는 위상 고정 루프 - Google Patents

전원 노이즈를 보상하는 위상 고정 루프 Download PDF

Info

Publication number
KR20220110902A
KR20220110902A KR1020210013873A KR20210013873A KR20220110902A KR 20220110902 A KR20220110902 A KR 20220110902A KR 1020210013873 A KR1020210013873 A KR 1020210013873A KR 20210013873 A KR20210013873 A KR 20210013873A KR 20220110902 A KR20220110902 A KR 20220110902A
Authority
KR
South Korea
Prior art keywords
circuit
node
signal
bias
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020210013873A
Other languages
English (en)
Inventor
김효준
정덕균
Original Assignee
에스케이하이닉스 주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 서울대학교산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210013873A priority Critical patent/KR20220110902A/ko
Priority to US17/512,483 priority patent/US11387835B1/en
Publication of KR20220110902A publication Critical patent/KR20220110902A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 기술에 의한 위상 고정 루프는 기준 클록 신호와 피드백 클록 신호를 비교하여 탐지 신호를 출력하는 위상 주파수 비교기; 탐지 신호를 필터링하여 바이어스 제어 신호를 출력하는 루프 필터; 바이어스 제어 신호에 따라 제 1 전원과 제 1 노드 사이의 바이어스 전류를 조절하는 바이어스 회로; 제 1 노드와 제 2 전원 사이에 연결되어 바이어스 전류에 따라 발진 신호를 출력하는 발진 회로; 발진 신호를 분주하여 피드백 클록 신호를 출력하는 분주기; 바이어스 제어 신호에 따라 제 1 전원과 제 2 노드 사이의 바이어스 전류를 조절하는 복제 바이어스 회로; 제 2 노드와 제 2 전원 사이에 연결된 등가 임피던스 회로; 제 1 노드와 제 2 노드의 전압을 비교하여 증폭하는 비교 증폭 회로; 비교 증폭 회로의 제어에 따라 제 1 노드와 제 2 전원 사이의 전류를 조절하는 제 1 가변 전류 회로; 및 비교 증폭 회로의 제어에 따라 제 2 노드와 제 2 전원 사이의 전류를 조절하는 제 2 가변 전류 회로를 포함한다.

Description

전원 노이즈를 보상하는 위상 고정 루프{PHASE LOCKED LOOP CAPABLE OF COMPENSATING POWER SUPPLY NOISE}
본 기술은 위상 고정 루프에 관한 것으로서 보다 구체적으로는 전원 노이즈를 보상할 수 있는 위상 고정 루프에 관한 것이다.
도 1은 종래의 위상 고정 루프(1)를 나타내는 블록도이다.
종래의 위상 고정 루프(1)는 위상 주파수 비교기(2), 루프 필터(3), 바이어스 회로(4), 발진 회로(5), 분주기(6)를 포함한다.
위상 주파수 비교기(2)는 기준 클록 신호(CLKR)와 피드백 클록 신호(CLKF)를 비교한다.
루프 필터(3)는 위상 주파수 비교기(2)의 출력에 따라 바이어스 제어 신호를 생성한다.
루프 필터(3)는 디지털 방식의 루프 필터로서 피드백 클록 신호(CLKF)에 동기하여 동작할 수 있다.
바이어스 회로(4)는 바이어스 제어 신호에 따라 제 1 전원(VDD)에서 제공되는 바이어스 전류를 조절한다.
발진 회로(5)는 바이어스 회로(4)와 제 2 전원(VSS) 사이에 연결되어 바이어스 전류에 따라 발진 신호를 생성한다.
분주기(6)는 발진 회로(5)에서 출력되는 발진 신호를 분주하여 피드백 클록 신호(CLKF)를 출력한다.
종래의 위상 고정 루프(1)는 전원 전압(VDD)에 노이즈가 발생하는 경우 바이어스 전류의 변동으로 인하여 발진 신호를 안정적으로 생성하기 어려운 문제가 있다.
KR 10-2026371 B1 US 7053684 B1 US 2008-0088379 A1
D.-H. Oh, D.-S. Kim, S. Kim, D.-K. Jeong, and W. Kim, "A 2.8Gb/s all-digital CDR with a 10b monotonic DCO", ISSCC, pp. 222-223, Feb. 2007. C.-W. Yeh, C.-E. Hsieh, and S.-I. Liu, "A 3.2GHz Digital Phase-Locked Loop with Background Supply-Noise Cancellation," ISSCC, pp. 332-333, Feb. 2016.
본 기술은 전원 전압의 변동이 있는 상황에서 발진 신호를 안정적으로 제어할 수 있는 위상 고정 루프를 제공한다.
본 발명의 일 실시예에 의한 위상 고정 루프는 기준 클록 신호와 피드백 클록 신호를 비교하여 탐지 신호를 출력하는 위상 주파수 비교기; 탐지 신호를 필터링하여 바이어스 제어 신호를 출력하는 루프 필터; 바이어스 제어 신호에 따라 제 1 전원과 제 1 노드 사이의 바이어스 전류를 조절하는 바이어스 회로; 제 1 노드와 제 2 전원 사이에 연결되어 바이어스 전류에 따라 발진 신호를 출력하는 발진 회로; 발진 신호를 분주하여 피드백 클록 신호를 출력하는 분주기; 바이어스 제어 신호에 따라 제 1 전원과 제 2 노드 사이의 바이어스 전류를 조절하는 복제 바이어스 회로; 제 2 노드와 제 2 전원 사이에 연결된 등가 임피던스 회로; 제 1 노드와 제 2 노드의 전압을 비교하여 증폭하는 비교 증폭 회로; 비교 증폭 회로의 제어에 따라 제 1 노드와 제 2 전원 사이의 전류를 조절하는 제 1 가변 전류 회로; 및 비교 증폭 회로의 제어에 따라 제 2 노드와 제 2 전원 사이의 전류를 조절하는 제 2 가변 전류 회로를 포함한다.
본 기술에 의한 위상 고정 루프는 전원 전압의 변동을 보상하여 고주파의 발진 신호를 안정적으로 유지할 수 있다.
본 기술에 의한 위상 고정 루프는 폐루프 방식으로서 PVT 변동에 대해서 민감도가 작다.
도 1은 종래의 위상 고정 루프를 나타내는 블록도.
도 2는 본 발명의 일 실시예에 의한 위상 고정 루프를 나타내는 블록도.
도 3은 본 발명의 다른 실시예에 의한 위상 고정 루프를 나타내는 블록도.
도 4는 본 발명의 일 실시예에 의한 루프 필터를 나타내는 블록도.
도 5는 본 발명의 일 실시예에 의한 캘리브레이션 회로를 나타내는 블록도.
도 6은 본 발명의 일 실시예에 의한 캘리브레이션 회로의 동작을 나타내는 그래프.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 개시한다.
도 2는 본 발명의 일 실시예에 의한 위상 고정 루프(1000)를 나타내는 블록도이다.
위상 고정 루프(1000)는 위상 주파수 탐지기(10), 루프 필터(20), 바이어스 회로(30), 발진 회로(40) 및 분주기(50)를 포함한다.
위상 주파수 비교기(10)는 기준 클록 신호(CLKR)와 피드백 클록 신호(CLKF)의 위상, 주파수를 비교하여 탐지 신호(DPFD)를 출력한다.
루프 필터(20)는 탐지 신호(DPFD)에 따라 바이어스 제어 신호(BC)를 생성한다.
본 실시예에서 루프 필터(20)는 피드백 클록 신호(CLKF)에 비하여 더 높은 주파수로 동작할 수 있다.
본 실시예에서 바이어스 제어 신호(BC)는 바이어스 회로(30)를 제어하여 제 1 전원(VDD)과 제 1 노드(N1) 사이의 전류를 조절할 수 있다.
바이어스 회로(30)는 바이어스 제어 신호(BC)에 따라 저항이 조절될 수 있다.
발진 회로(40)는 바이어스 회로(30)와 제 2 전원(VSS) 사이에 연결되어 바이어스 전류에 따라 발진 신호를 생성한다.
이때 발진 신호의 주파수는 바이어스 회로(30)에서 제공되는 바이어스 전류에 따라 조절된다.
분주기(50)는 발진 회로(40)에서 출력되는 발진 신호를 분주하여 피드백 클록 신호(CLKF)를 출력한다.
전원 전압(VDD)의 변동에 의해 바이어스 전류에 변동이 생기는 경우 발진 신호의 주파수에 변동이 발생하여 지터가 발생할 수 있다.
본 실시예에 의한 위상 고정 루프(1000)는 전원 전압(VDD)의 변동에 의한 지터를 줄이기 위하여 추가적인 구성을 포함한다.
위상 고정 루프(1000)는 복제 바이어스 회로(110), 등가 임피던스 회로(120), 제 1 가변 전류 회로(130), 제 2 가변 전류 회로(140), 비교 증폭 회로(150)를 더 포함한다.
복제 바이어스 회로(110)는 바이어스 제어 신호(BC)에 따라 제 1 전원(VDD)과 제 2 노드(N2) 사이의 전류를 조절할 수 있다.
보다 구체적으로 복제 바이어스 회로(110)는 제 1 바이어스 제어 신호(BC1)에 따라 제 1 전원(VDD)과 제 2 노드(N2) 사이의 전류를 조절할 수 있다.
본 실시예에서 제 1 바이어스 제어 신호(BC1)는 바이어스 제어 신호(BC)로 부터 생성될 수 있다.
예를 들어 제 1 바이어스 제어 신호(BC1)는 바이어스 제어 신호(BC)를 일정 비율로 조절한 신호일 수 있다.
등가 임피던스 회로(120)는 제 2 노드(N2)와 제 2 전원(VSS) 사이에 연결되며 발진 회로(40)와 등가의 임피던스를 가진다.
이때 복제 바이어스 회로(110)는 바이어스 회로(30)를 복제하는 회로로서 바이어스 회로(30)의 임피던스와 실질적으로 동일한 임피던스를 가지도록 제어된다.
다른 실시예에서 등가 임피던스 회로(120)는 발진 회로(40)의 임피던스를 일정한 비율로 조절한 값을 가질 수 있으며 이에 따라 회로가 차지하는 면적인 줄어들 수 있다.
이때 복제 바이어스 회로(110)는 바이어스 회로(30)의 임피던스를 상기 일정한 비율로 조절한 값과 실질적으로 동일한 임피던스를 가지도록 제어된다.
제 1 가변 전류 회로(130)는 제 1 노드(N1)와 제 2 전원(VSS) 사이에 연결되며 비교 증폭 회로(150)의 제어에 따라 전류가 조절되어 제 1 노드(N1)의 전압을 조절한다.
제 2 가변 전류 회로(140)는 제 2 노드(N2)와 제 2 전원(VSS) 사이에 연결되며 비교 증폭 회로(150)의 제어에 따라 전류가 조절되어 제 2 노드(N2)의 전압을 조절한다.
비교 증폭 회로(150)는 제 1 노드(N1)와 제 2 노드(N2)의 전압을 비교하여 비교 결과를 증폭하여 이에 따라 제 1 가변 전류 회로(130)와 제 2 가변 전류 회로(140)를 제어한다.
본 실시예에서 비교 증폭 회로(150)는 제 1 노드(N1)의 전압이 제 2 노드(N2)의 전압보다 높은 경우 로우 레벨의 신호를 출력하고, 제 2 노드(N2)의 전압이 제 1 노드(N1)의 전압보다 높은 경우 하이 레벨의 신호를 출력한다.
위상 고정 루프(1000)는 제 1 노드(N1)의 전압을 필터링하여 비교 회로(600)에 제공하는 로우 패스 필터(700)를 더 포함할 수 있다.
위상 고정 루프(1000)는 제 2 노드(N2)의 전압 중 직류 성분이 제 1 노드(N1)의 전압 중 직류 성분과 동일하도록 조절하여 비교 증폭 회로(150)에 제공하는 직류 조절 회로(170)를 더 포함할 수 있다.
복제 바이어스 회로(110)와 등가 임피던스 회로(120)는 바이어스 회로(30)와 발진 회로(40)에 대응하는 구성이며, 제 2 가변 전류 회로(140)는 제 1 가변 전류 회로(130)에 대응하는 구성으로서, 제 2 노드(N2)의 전압이 제 1 노드(N1)의 전압을 추종하도록 피드백 제어 동작이 수행된다.
전술한 바와 같이 제 1 바이어스 제어 신호(BC1)에 따라 복제 바이어스 회로(200)의 임피던스를 조절하고 이에 따라 제 2 노드(N2)의 전압을 조절하게 된다.
제 1 바이어스 제어 신호(BC1)는 지터에 관한 정보를 포함하는 탐지 신호(DPFD)를 이용하여 생성되는 바이어스 제어 신호(BC)로부터 생성되는 것으로서 제 2 노드(N2)의 전압은 지터에 의한 변동이 상대적으로 감소한다.
또한 비교 증폭 회로(150)와 제 1 가변 전류 회로(130) 및 제 2 가변 전류 회로(140)의 동작에 의해 제 1 노드(N1)의 전압이 제 2 노드(N2)의 전압을 추종하도록 추가 제어된다.
이와 같이 본 실시예에서는 일반적인 위상 고정 루프에 포함되는 피드백 제어를 제외하고, 비교 증폭 회로(150)에 의해 제 1 가변 전류 회로(130)를 제어하는 제 1 피드백 제어, 비교 증폭 회로(150)에 의해 제 2 가변 전류 회로(140)를 제어하는 제 2 피드백 제어, 제 1 바이어스 제어 신호(BC1)에 의해 복제 바이어스 회로(110)를 제어하는 제 3 피드백 제어를 추가로 수행한다.
제 1 내지 제 3 피드백 제어를 추가로 수행하면서 제 1 노드(N1) 전압과 제 2 노드(N2)의 전압의 차이가 일정 수준 이하가 되도록 제어함으로써 결과적으로 전원 전압(VDD)의 변동에 의하여 발진 회로(40)에서 출력되는 발진 신호에 지터링이 발생하는 것을 줄일 수 있다.
도 3은 본 발명의 다른 실시예에 의한 위상 고정 루프(1001)를 나타내는 블록도이다.
위상 고정 루프(1001)는 캘리브레이션 회로(100)와 캘리브레이션 바이어스 회로(200)를 더 포함한다.
루프 필터(20)는 캘리브레이션 제어 신호(DINT)를 캘리브레이션 회로(100)에 제공하며, 캘리브레이션 회로(100)는 이를 이용하여 캘리브레이션 신호(CAL)를 생성한다.
캘리브레이션 바이어스 회로(200)는 제 1 전원(VDD)과 제 2 노드(N2) 사이에 연결되며 캘리브레이션 신호(CAL)에 따라 제 1 전원(VDD)과 제 2 노드(N2) 사이의 바이어스 전류를 조절한다.
이때 캘리브레이션 회로(100)는 캘리브레이션 신호(CAL)에 의해 캘리브레이션 바이어스 회로(200)를 제어하여 제 1 노드(N1)와 제 2 노드(N2) 사이의 전압 미스매치를 추가적으로 보상하도록 한다.
기타의 구성은 도 2의 실시예와 실질적으로 동일하므로 설명을 생략한다.
도 4는 본 발명의 일 실시예에 의한 루프 필터(20)를 나타내는 블록도이다.
본 실시예에서 루프 필터(20)는 디지털 방식의 필터이다.
루프 필터(20)는 탐지 신호(DPFD)를 누적하여 캘리브레이션 제어 신호(DINT)를 생성하는 제 1 누적기(22)를 포함한다.
루프 필터(20)는 탐지 신호(DPFD)를 증폭하여 제 1 누적기(22)에 제공하는 증폭기(21)를 더 포함할 수 있다.
루프 필터(20)는 제 1 누적기(22)의 출력을 변조하는 델타 시그마 변조기(23), 델타시그마 변조기(23)의 출력을 변환하여 바이어스 제어 신호(BC)를 출력하는 제 1 코드 변환기(24)를 포함한다.
루프 필터(20)는 피드백 클록 신호(CLKF)보다 더 짧은 주기로 동작할 수 있는데 이는 델타시그마 변조기(23)가 제 1 누적기(22)의 출력을 변조하는 주기에 대응할 수 있다.
제 1 코드 변환기(24)는 예를 들어 온도계 코드 형태의 바이어스 제어 신호(BC)를 생성할 수 있다.
도 5는 본 발명의 일 실시예에 의한 캘리브레이션 회로(100)를 나타내는 블록도이다.
캘리브레이션 회로(100)는 캘리브레이션 제어 신호(DINT)의 진폭을 탐지하여 진폭 신호(DPP)를 출력하는 진폭 탐지기(101), 진폭 신호(DPP)를 비교하는 비교기(102), 비교기(102)의 출력을 누적하는 제 2 누적기(103) 및 제 2 누적기(103)의 출력을 누적하여 캘리브레이션 신호(CAL)를 출력하는 제 2 코드 변환기(104)를 포함한다.
비교기(102)는 진폭 신호(DPP)와 진폭 신호(DPP)를 일정한 시간 지연한 값을 비교할 수 있다.
제 2 코드 변환기(104)는 예를 들어 온도계 코드 형태의 캘리브레이션 신호(CAL)를 생성할 수 있다.
진폭 탐지기(101)는 캘리브레이션 제어 신호(DINT)를 일정시간 관찰하여 진폭을 탐지하므로 진폭 탐지기(101)의 동작 주기는 제 1 누적기(22)에서 탐지 신호(DPFD)를 누적하는 주기보다 길게 설정된다.
도 6은 캘리브레이션 회로(100)의 동작을 설명하는 그래프이다.
그래프에서 캘리브레이션 제어 신호(DINT)는 실선으로 나타내고 피크의 상한선과 하한선을 점선으로 도시하였다.
진폭 신호(DPP)는 일정한 시간 캘리브레이션 제어 신호(DINT)의 상한선과 하한선 사이의 진폭에 대응한다.
일정한 주기마다 진폭 신호(DPP)가 출력되고 이에 대응하여 비교기(102)에서 비교 결과가 출력된다.
캘리브레이션 신호(CAL)는 비교기(102)의 출력을 1회 또는 수회 누적하여 출력한 신호이다.
본 발명의 권리범위는 이상의 개시로 한정되는 것은 아니다. 본 발명의 권리범위는 청구범위에 문언적으로 기재된 범위와 그 균등범위를 기준으로 해석되어야 한다.
1, 1000, 1001: 위상 고정 루프
2, 10: 위상 주파수 탐지기
3, 20: 루프 필터
4, 30: 바이어스 회로
5, 40: 발진 회로
6, 50: 분주기
100: 캘리브레이션 회로 200: 캘리브레이션 바이어스 회로
110: 복제 바이어스 회로 120: 등가 임피던스 회로
130: 제 1 가변 전류 회로 140; 제 2 가변 전류 회로
150: 비교 증폭 회로 160: 로우 패스 필터
170: 직류 커플링 회로

Claims (12)

  1. 기준 클록 신호와 피드백 클록 신호를 비교하여 탐지 신호를 출력하는 위상 주파수 비교기;
    탐지 신호를 필터링하여 바이어스 제어 신호를 출력하는 루프 필터;
    상기 바이어스 제어 신호에 따라 제 1 전원과 제 1 노드 사이의 바이어스 전류를 조절하는 바이어스 회로;
    제 1 노드와 제 2 전원 사이에 연결되어 바이어스 전류에 따라 발진 신호를 출력하는 발진 회로;
    상기 발진 신호를 분주하여 피드백 클록 신호를 출력하는 분주기;
    상기 바이어스 제어 신호에 따라 상기 제 1 전원과 제 2 노드 사이의 바이어스 전류를 조절하는 복제 바이어스 회로;
    상기 제 2 노드와 상기 제 2 전원 사이에 연결된 등가 임피던스 회로;
    상기 제 1 노드와 상기 제 2 노드의 전압을 비교하여 증폭하는 비교 증폭 회로;
    상기 비교 증폭 회로의 제어에 따라 상기 제 1 노드와 상기 제 2 전원 사이의 전류를 조절하는 제 1 가변 전류 회로; 및
    상기 비교 증폭 회로의 제어에 따라 상기 제2 노드와 상기 제 2 전원 사이의 전류를 조절하는 제 2 가변 전류 회로
    를 포함하는 위상 고정 루프.
  2. 청구항 1에 있어서, 상기 제 1 노드의 전압을 필터링하여 상기 비교 증폭 회로에 제공하는 필터를 더 포함하는 위상 고정 루프.
  3. 청구항 1에 있어서, 상기 제 1 노드의 전압의 직류 성분을 상기 제 2 노드의 전압의 직류 성분과 동일하게 설정하여 상기 비교 증폭 회로에 제공하는 직류 조절 회로를 더 포함하는 위상 고정 루프.
  4. 청구항 1에 있어서, 상기 등가 임피던스 회로는 상기 발진 회로와 등가의 임피던스를 가지는 위상 고정 루프.
  5. 청구항 1에 있어서, 상기 등가 임피던스 회로는 상기 발진 회로의 임피던스를 일정한 비율로 조절한 크기의 임피던스를 가지는 위상 고정 루프.
  6. 청구항 1에 있어서, 상기 비교 증폭 회로는 상기 제 1 노드의 전압이 상기 제 2 노드의 전압보다 더 큰 경우 상기 제 1 가변 전류 회로 및 상기 제 2 가변 전류 회로의 전류를 감소시키는 위상 고정 루프.
  7. 청구항 1에 있어서, 상기 루프 필터는
    상기 탐지 신호를 제 1 시간 동안 누적하는 제 1 누적기;
    상기 제 1 누적기의 출력을 변조하는 변조기; 및
    상기 변조기의 출력에 따라 상기 바이어스 제어 신호를 출력하는 제 1 코드 변환기를 포함하는 위상 고정 루프.
  8. 청구항 7에 있어서, 상기 루프 필터는 상기 탐지 신호를 증폭하여 상기 제 1 누적기에 제공하는 증폭기를 더 포함하는 위상 고정 루프.
  9. 청구항 1에 있어서,
    캘리브레이션 제어 신호에 따라 캘리브레이션 신호를 생성하는 캘리브레이션 회로; 및
    상기 캘리브레이션 신호에 따라 상기 제 1 전원과 제 2 노드 사이의 바이어스 전류를 조절하는 캘리브레이션 바이어스 회로
    를 더 포함하되,
    상기 루프 필터는 상기 탐지 신호에 따라 상기 캘리브레이션 제어 신호를 추가로 생성하는 위상 고정 루프.
  10. 청구항 9에 있어서, 상기 루프 필터는
    상기 탐지 신호를 제 1 시간 동안 누적하여 상기 캘리브레이션 제어 신호를 생성하는 제 1 누적기;
    상기 캘리브레이션 제어 신호를 변조하는 변조기; 및
    상기 변조기의 출력에 따라 상기 바이어스 제어 신호를 출력하는 제 1 코드 변환기를 포함하는 위상 고정 루프.
  11. 청구항 9에 있어서, 상기 캘리브레이션 회로는
    제 2 시간 동안 상기 캘리브레이션 제어 신호의 진폭을 탐지하여 진폭 신호를 출력하는 진폭 탐지기;
    상기 진폭 신호와 상기 진폭 신호를 일정 시간 지연한 신호를 비교하는 비교기;
    상기 비교기의 출력을 누적하는 제 2 누적기; 및
    상기 제 2 누적기의 출력으로부터 상기 캘리브레이션 신호를 생성하는 제 2 코드 변환기
    를 포함하는 위상 고정 루프.
  12. 청구항 1에 있어서, 상기 복제 바이어스 회로는 상기 바이어스 제어 신호로부터 생성되는 제 1 바이어스 제어 신호에 따라 제어되는 위상 고정 루프.


KR1020210013873A 2021-02-01 2021-02-01 전원 노이즈를 보상하는 위상 고정 루프 Pending KR20220110902A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210013873A KR20220110902A (ko) 2021-02-01 2021-02-01 전원 노이즈를 보상하는 위상 고정 루프
US17/512,483 US11387835B1 (en) 2021-02-01 2021-10-27 Phase-locked loop capable of compensating power noise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210013873A KR20220110902A (ko) 2021-02-01 2021-02-01 전원 노이즈를 보상하는 위상 고정 루프

Publications (1)

Publication Number Publication Date
KR20220110902A true KR20220110902A (ko) 2022-08-09

Family

ID=82323887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210013873A Pending KR20220110902A (ko) 2021-02-01 2021-02-01 전원 노이즈를 보상하는 위상 고정 루프

Country Status (2)

Country Link
US (1) US11387835B1 (ko)
KR (1) KR20220110902A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023182368A (ja) * 2022-06-14 2023-12-26 キオクシア株式会社 半導体集積回路、ｐｌｌ回路及び信号処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053684B1 (en) 2004-04-28 2006-05-30 Cirrus Logic, Inc. Reduced jitter charge pumps and circuits and systems utilizing the same
US20080088379A1 (en) 2006-10-17 2008-04-17 Realtek Semiconductor Corp. Current device and method for phase-locked loop
KR102026371B1 (ko) 2012-03-01 2019-11-26 퀄컴 인코포레이티드 Ｐｌｌ 루프 필터 커패시터에 대한 커패시터 누설 보상

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200176429Y1 (ko) * 1997-12-30 2000-04-15 윤종용 입력되는 표시 모드에 대응하여 위상 동기 루프 회로의 입력 전압을 제어하는 디스플레이 장치
US6512419B1 (en) * 2001-03-19 2003-01-28 Cisco Sytems Wireless Networking (Australia) Pty Limited Method and apparatus to tune and calibrate an on-chip oscillator in a wireless transceiver chip
JP3808338B2 (ja) * 2001-08-30 2006-08-09 株式会社ルネサステクノロジ 位相同期回路
US7184510B2 (en) * 2003-09-26 2007-02-27 Quicklogic Corporation Differential charge pump
JP4421467B2 (ja) * 2004-12-24 2010-02-24 パナソニック株式会社 位相同期回路
US7634039B2 (en) * 2005-02-04 2009-12-15 True Circuits, Inc. Delay-locked loop with dynamically biased charge pump
US7342426B2 (en) * 2005-08-31 2008-03-11 Intel Corporation PLL with controlled VCO bias
TWI312613B (en) * 2005-10-06 2009-07-21 Novatek Microelectronics Corp Calibration circuit and operation method for voltage-controlled oscillator
US7795935B2 (en) * 2007-09-29 2010-09-14 Intel Corporation Bias signal delivery
WO2009101792A1 (ja) * 2008-02-12 2009-08-20 Panasonic Corporation シンセサイザとこれを用いた受信装置
US7782145B2 (en) * 2008-03-28 2010-08-24 Broadcom Corporation Method and system for frequency tuning based on characterization of an oscillator
US8289062B2 (en) * 2010-09-16 2012-10-16 Micron Technology, Inc. Analog delay lines and adaptive biasing
US20130076450A1 (en) * 2011-09-23 2013-03-28 Mosys, Inc. Low noise bias circuit for a pll oscillator
US8773184B1 (en) * 2013-03-13 2014-07-08 Futurewei Technologies, Inc. Fully integrated differential LC PLL with switched capacitor loop filter
US9236871B1 (en) * 2014-08-15 2016-01-12 Integrated Device Technology, Inc. Digital filter for phase-locked loop integrated circuits
US9843324B1 (en) * 2016-11-10 2017-12-12 Qualcomm Incorporated Voltage-mode SerDes with self-calibration
US10574243B2 (en) * 2017-01-24 2020-02-25 Intel Corporation Apparatus and method for generating stable reference current
KR102544182B1 (ko) * 2018-05-08 2023-06-16 에스케이하이닉스 주식회사 반도체 장치
US10447284B1 (en) * 2018-08-12 2019-10-15 Audiowise Technology Inc. Mechanism for adjusting characteristics of inter-stage circuit to mitigate or reduce DCO pulling effect
US10700688B1 (en) * 2018-12-14 2020-06-30 Intel Corporation Low power and low jitter phase locked loop with digital leakage compensation
CN110212913B (zh) * 2019-06-24 2020-04-17 广东高云半导体科技股份有限公司 锁相环及其压控振荡器的校准方法
US11349487B2 (en) * 2020-08-07 2022-05-31 Analog Devices International Unlimited Company Phase synchronization updates without synchronous signal transfer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053684B1 (en) 2004-04-28 2006-05-30 Cirrus Logic, Inc. Reduced jitter charge pumps and circuits and systems utilizing the same
US20080088379A1 (en) 2006-10-17 2008-04-17 Realtek Semiconductor Corp. Current device and method for phase-locked loop
KR102026371B1 (ko) 2012-03-01 2019-11-26 퀄컴 인코포레이티드 Ｐｌｌ 루프 필터 커패시터에 대한 커패시터 누설 보상

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
C.-W. Yeh, C.-E. Hsieh, and S.-I. Liu, "A 3.2GHz Digital Phase-Locked Loop with Background Supply-Noise Cancellation," ISSCC, pp. 332-333, Feb. 2016.
D.-H. Oh, D.-S. Kim, S. Kim, D.-K. Jeong, and W. Kim, "A 2.8Gb/s all-digital CDR with a 10b monotonic DCO", ISSCC, pp. 222-223, Feb. 2007.

Also Published As

Publication number Publication date
US11387835B1 (en) 2022-07-12
US20220247415A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
KR100652356B1 (ko) 광대역 채널 클럭 복원 시 안정된 클럭 재생을 위한 위상동기 루프 및 그의 동작 방법
US6236267B1 (en) Linearization for power amplifiers using feed-forward and feedback control
JP6121749B2 (ja) フェーズロックドループ
US9525543B2 (en) Clock and data recovery circuit using an injection locked oscillator
US8085098B2 (en) PLL circuit
KR102781501B1 (ko) 서브 샘플링 pll 회로를 포함하는 pll 회로 및 클록 발생기
US20200127668A1 (en) Phase locked loop
US10840897B1 (en) Noise canceling technique for a sine to square wave converter
US8106697B2 (en) Circuit and method for providing a corrected duty cycle
Yin et al. A 0.7-to-3.5 GHz 0.6-to-2.8 mW highly digital phase-locked loop with bandwidth tracking
US20200052705A1 (en) Charge pump circuit and phase-locked loop
US9705515B1 (en) Digital phase locked loop and method of driving the same
CN105720975A (zh) 具有跨工艺、电压和温度被补偿的带宽的锁相环(pll)
CN112073061B (zh) 含有具有降低的增益的电压控制振荡器（vco）的锁相环（pll）电路
US20100067636A1 (en) Baseband Phase-Locked Loop
US10693446B1 (en) Clock adjustment circuit and clock adjustment method
US8089308B2 (en) Phase controlling apparatus, phase-control printed board, and controlling method
US6919750B2 (en) Clock signal generation circuit used for sample hold circuit
KR20220110902A (ko) 전원 노이즈를 보상하는 위상 고정 루프
JP2019165394A (ja) 電圧制御発振器及び電圧制御発振器を備えた位相同期回路
US8487704B2 (en) Reference voltage generator for biasing an amplifier
CN111800127B (zh) 锁相环电路
Jovanovic et al. Delay locked loop with linear delay element
US11509272B2 (en) Time encoding modulator circuitry
US20190097640A1 (en) Phase-locked loop output adjustment

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D21 Rejection of application intended

Free format text: ST27 STATUS EVENT CODE: A-1-2-D10-D21-EXM-PE0902 (AS PROVIDED BY THE NATIONAL OFFICE)

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-3-3-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D22 Grant of ip right intended

Free format text: ST27 STATUS EVENT CODE: A-1-2-D10-D22-EXM-PE0701 (AS PROVIDED BY THE NATIONAL OFFICE)

PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701