JP5727961B2 - 半導体装置及びバラツキ情報取得プログラム - Google Patents
半導体装置及びバラツキ情報取得プログラム Download PDFInfo
- Publication number
- JP5727961B2 JP5727961B2 JP2012082768A JP2012082768A JP5727961B2 JP 5727961 B2 JP5727961 B2 JP 5727961B2 JP 2012082768 A JP2012082768 A JP 2012082768A JP 2012082768 A JP2012082768 A JP 2012082768A JP 5727961 B2 JP5727961 B2 JP 5727961B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- value
- circuit
- output signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 112
- 230000010355 oscillation Effects 0.000 claims description 104
- 238000000034 method Methods 0.000 claims description 83
- 230000008569 process Effects 0.000 claims description 67
- 239000003990 capacitor Substances 0.000 claims description 50
- 230000005540 biological transmission Effects 0.000 claims description 23
- 238000012937 correction Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 26
- 230000006870 function Effects 0.000 description 18
- 230000007423 decrease Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 5
- 101100005933 Drosophila melanogaster vvl gene Proteins 0.000 description 4
- 101100422881 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) swf-1 gene Proteins 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 101100154785 Mus musculus Tulp2 gene Proteins 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
そこで、PLL回路において、製造バラツキによるジッタ値のバラツキを抑制する技術が特許文献1に開示されている。特許文献1では、PLL回路の電圧制御発振器のゲインを調整するゲイン調整回路と、所定の値の制御電圧を与えたときの電圧制御発振器の出力信号の発振周波数が目標値となるように制御するためのオフセット制御信号を制止するオフセット調整回路とを用いることでジッタ値のバラツキを抑制する。
以下、図面を参照して実施の形態について説明する。まず、以下で説明する半導体装置は、半導体装置内のトランジスタの製造バラツキ情報を、発振回路の出力信号の周波数に関する情報から取得する。そして、半導体装置内の各種回路に対して取得したバラツキ情報を与えて、それぞれの回路においてバラツキ情報に基づく補正処理を行うものである。実施の形態1では、その補正対象としてバラツキ情報の特定に用いる発振回路の動作電流を補正対象とするが、バラツキ情報に基づき補正できるパラメータはこれに限られるものではない。
実施の形態2では、制御回路において取得する周波数情報として容量選択値CSを利用する例について説明する。実施の形態2にかかる半導体装置2は、発振回路の出力信号Foutの周波数が設定した周波数となるようなデジタル制御発振器13の容量値を自動的に選択する自動帯域選択(ABS:Auto Band Selection)機能を有する。実施の形態2では、このABS機能を利用して周波数情報を得る。なお、実施の形態2の説明において、実施の形態1で説明した構成要素については、実施の形態1と同じ符号を付して説明を省略する。
実施の形態3では、電流設定値Isetをバラツキ情報として利用する実施例について説明する。デジタル制御発振器13の出力信号Foutの特性は、図4〜図6に示すように、周波数が最大周波数となる状態において、振幅が飽和し、かつ、位相雑音が最も小さくなる状態となる。そのため、実施の形態3では、出力信号Foutの周波数が最大となる動作電流Isとなる電流設定値Isetを計測し、計測により導き出された電流設定値Isetの大きさを予め決定された基準となる基準電流設定値との差分からトランジスタのバラツキ情報を得る。
実施の形態4では、実施の形態1にかかる半導体装置1において取得したバラツキ情報を用いて他の回路の特性を補正する実施例について説明する。そこで、実施の形態4にかかる半導体装置4のブロック図を図22に示す。図22に示す半導体装置4は、無線回路RF及びベースバンド回路BBを有する。また、図4では、半導体装置4に付随して設けられるアンテナANT、アンテナスイッチSWant及び外部発振器TCXOを示した。
1a 受信側ローカル信号生成回路
1b 送信側ローカル信号生成回路
10、10a、10b、40 発振回路
11、11a、11b 位相比較器
12、12a、12b フィルタ回路
13 デジタル制御発振器
14 分周器
15 カウンタ
20、41、50 制御回路
21 プロセスモニタ
22 温度モニタ
30 周波数帯域設定部
31 周波数調整部
32 可変電流源
60 受信回路
61 ローノイズアンプ
62、83 位相シフタ
63、64、84、85 ミキサ
65、66、81、82 フィルタ回路
67、68 可変ゲインアンプ
70〜74、90〜93 デコーダ
80 送信回路
86 加算器
87 パワーアンプ
SW1 スイッチ回路
SWc1〜SWcm、SWf1〜SWfn、SWi1〜SWik スイッチ
Cc1a〜Ccma、Cc1b〜Ccmb コンデンサ
Cf1a〜Cfna、Cf1b〜Cfnb コンデンサ
R1〜Rk 抵抗
MNi1〜MNik NMOSトランジスタ
CS 容量選択値
FC 周波数制御値
Iset 電流設定値
Fout 出力信号
RF 無線回路
BB ベースバンド回路
TCXO 外部発振器
SWant アンテナスイッチ
ANT アンテナ
Claims (10)
- 所定の周波数を有する出力信号を出力する発振回路と、
前記発振回路の動作電流を第1の電流値と第2の電流値との間で切り替える電流設定値を出力する制御回路と、
前記動作電流を前記第1の電流値に設定した状態の前記出力信号の周波数に関する第1の周波数情報と、前記動作電流を前記第2の電流値に設定した状態の前記出力信号の周波数に関する第2の周波数情報と、の差分値と、前記発振回路を構成する回路素子のバラツキ量と、の関係を対応づけたテーブル情報を有するルックアップテーブルと、を有し、
前記制御回路は、
前記第1の周波数情報と前記第2の周波数情報と、を取得し、
前記ルックアップテーブルを参照して前記第1の周波数情報と前記第2の周波数情報との前記差分値に対応した前記回路素子の製造バラツキ情報を取得し、
取得した前記製造バラツキ情報に応じて前記発振回路の発振動作に用いる前記電流設定値を補正する半導体装置。 - 前記制御回路は、前記製造バラツキ情報に基づき前記発振回路の発振動作に用いる前記電流設定値を補正する請求項1に記載の半導体装置。
- 前記第1の周波数情報は、前記動作電流を前記第1の電流値に設定した状態の前記出力信号の周波数であり、
前記第2の周波数情報は、前記動作電流を前記第2の電流値に設定した状態の前記出力信号の周波数であり、
前記制御回路は、前記第1の周波数情報として取得した第1の周波数と前記第2の周波数情報として取得した第2の周波数との周波数差に基づき前記発振回路の発振動作に用いる前記電流設定値を補正する請求項1に記載の半導体装置。 - 前記発振回路は、可変容量を有し、前記可変容量の容量値に応じて前記出力信号の周波数が設定され、
前記制御回路は、前記可変容量の容量値を指定する容量選択値を出力し、前記第1の周波数情報及び前記第2の周波数情報を取得する期間は、前記可変容量の容量値を前記出力信号の周波数が最大となる値に設定する請求項1に記載の半導体装置。 - 前記発振回路は、
基準信号と、前記出力信号から生成した帰還信号と、の位相差に応じた大きさを有する位相差検出値を出力する位相差比較器と、
前記位相差検出値に対してフィルタ処理を施して周波数制御値を生成するフィルタ回路と、
前記周波数制御値に応じて前記出力信号の周波数を制御する発振器と、
前記フィルタ回路と前記発振器との間に設けられるスイッチ回路と、
前記出力信号を分周して前記帰還信号を生成する分周回路と、を有し、
前記制御回路は、前記第1の周波数情報及び前記第2の周波数情報を取得する期間は、前記スイッチ回路を遮断状態として前記発振器への前記周波数制御値の伝達を遮断する請求項1に記載の半導体装置。 - 前記発振回路は、可変容量を有し、前記可変容量の容量値に応じて前記出力信号の周波数が設定され、
前記制御回路は、
前記可変容量の容量値を指定する容量選択値を出力し、
前記出力信号の周波数の目標値を設定し、かつ、前記動作電流を前記第1の電流値に設定した状態で前記発振回路に前記出力信号の生成を開始させ、前記出力信号の周波数が前記目標値となるように前記容量選択値を調整し、前記出力信号の周波数が前記目標値となった状態における前記容量選択値を前記第1の周波数情報として取得し、
前記動作電流を前記第2の電流値に設定した状態で前記発振回路に前記出力信号の生成を開始させ、前記出力信号の周波数が前記目標値となるように前記容量選択値を調整し、前記出力信号の周波数が前記目標値となった状態における前記容量選択値を前記第2の周波数情報として取得し、
前記第1の周波数情報として取得した第1の容量選択値と前記第2の周波数情報として取得した第2の容量選択値との差分値に基づき前記発振回路の発振動作に用いる前記電流設定値を補正する請求項1に記載の半導体装置。 - 前記ルックアップテーブルは、複数の前記テーブル情報を有し、前記半導体装置と同一基板上に形成された温度センサ、又は、外部から取得した温度情報に基づき、利用する前記テーブル情報を切り替える請求項1に記載の半導体装置。
- 前記出力信号の周波数を計測するカウンタを有する請求項1に記載の半導体装置。
- 前記発振回路が出力する前記出力信号を用いて復調処理を行う受信回路と、
前記発振回路が出力する前記出力信号を用いて変調処理を行う送信回路と、を有し、
前記受信回路と、前記送信回路は、それぞれ前記制御回路が取得した前記製造バラツキ情報に基づき自回路に対する補正信号を生成する補正回路を有する請求項1に記載の半導体装置。 - 所定の周波数を有する出力信号を発振する発振回路と、
前記発振回路の動作電流を第1の電流値と第2の電流値との間で切り替える電流設定値を出力する制御回路と、前記動作電流を前記第1の電流値に設定した状態の前記出力信号の周波数に関する第1の周波数情報と、前記動作電流を前記第2の電流値に設定した状態の前記出力信号の周波数に関する第2の周波数情報と、の差分値と、前記発振回路を構成する回路素子のバラツキ量と、の関係を対応づけたテーブル情報を有するルックアップテーブルと、を有する半導体装置においてトランジスタの製造バラツキ情報を取得するバラツキ情報取得プログラムであって、
前記制御回路に
前記動作電流を前記第1の電流値に設定した状態の前記出力信号の周波数に関する第1の周波数情報を取得させ、
前記動作電流を前記第2の電流値に設定した状態の前記出力信号の周波数に関する第2の周波数情報を取得させ、
前記ルックアップテーブルを参照して前記第1の周波数情報と前記第2の周波数情報との前記差分値に対応した前記回路素子の前記製造バラツキ情報を取得し、
取得した前記製造バラツキ情報に応じて前記発振回路の発振動作に用いる前記電流設定値を補正するバラツキ情報取得プログラム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012082768A JP5727961B2 (ja) | 2012-03-30 | 2012-03-30 | 半導体装置及びバラツキ情報取得プログラム |
US13/783,329 US9094021B2 (en) | 2012-03-30 | 2013-03-03 | Semiconductor device and variation information obtaining program |
TW102108622A TWI594578B (zh) | 2012-03-30 | 2013-03-12 | 半導體裝置及電腦可讀取媒體 |
CN2013101092400A CN103368564A (zh) | 2012-03-30 | 2013-03-29 | 半导体装置以及变化信息获得程序 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012082768A JP5727961B2 (ja) | 2012-03-30 | 2012-03-30 | 半導体装置及びバラツキ情報取得プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013214798A JP2013214798A (ja) | 2013-10-17 |
JP5727961B2 true JP5727961B2 (ja) | 2015-06-03 |
Family
ID=49234120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012082768A Active JP5727961B2 (ja) | 2012-03-30 | 2012-03-30 | 半導体装置及びバラツキ情報取得プログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US9094021B2 (ja) |
JP (1) | JP5727961B2 (ja) |
CN (1) | CN103368564A (ja) |
TW (1) | TWI594578B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6285457B2 (ja) * | 2013-11-07 | 2018-02-28 | 株式会社日立製作所 | 共振器、位相同期回路及び半導体集積回路装置 |
US10366867B2 (en) | 2016-08-19 | 2019-07-30 | Applied Materials, Inc. | Temperature measurement for substrate carrier using a heater element array |
CN110212913B (zh) * | 2019-06-24 | 2020-04-17 | 广东高云半导体科技股份有限公司 | 锁相环及其压控振荡器的校准方法 |
EP3836401A1 (en) * | 2019-12-10 | 2021-06-16 | NXP USA, Inc. | Frequency synthesizer with phase noise temperature compensation, communication unit and method therefor |
JP2022052507A (ja) * | 2020-09-23 | 2022-04-04 | キオクシア株式会社 | 半導体集積回路、電子機器、および周波数検知方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5952892A (en) * | 1997-09-29 | 1999-09-14 | Lsi Logic Corporation | Low-gain, low-jitter voltage controlled oscillator circuit |
US6770949B1 (en) * | 1998-08-31 | 2004-08-03 | Lightspeed Semiconductor Corporation | One-mask customizable phase-locked loop |
JP4270339B2 (ja) * | 2000-12-27 | 2009-05-27 | 富士通株式会社 | Pll回路及びこれに用いられる自動バイアス調整回路 |
JP2002359289A (ja) | 2001-03-29 | 2002-12-13 | Mitsubishi Electric Corp | プロセスモニタ回路を備えた半導体装置、その試験方法、並びにその製造方法 |
US6680655B2 (en) * | 2001-08-01 | 2004-01-20 | Sige Semiconductor Inc. | Automatic gain control for a voltage controlled oscillator |
JP3808338B2 (ja) * | 2001-08-30 | 2006-08-09 | 株式会社ルネサステクノロジ | 位相同期回路 |
US6683502B1 (en) * | 2002-03-12 | 2004-01-27 | Xilinx, Inc. | Process compensated phase locked loop |
US7095288B2 (en) * | 2002-07-26 | 2006-08-22 | Mstar Semiconductor, Inc. | Logic system with adaptive supply voltage control |
JP2005311945A (ja) * | 2004-04-26 | 2005-11-04 | Matsushita Electric Ind Co Ltd | Pll回路、無線通信装置及び発振周波数制御方法 |
JP2007251228A (ja) | 2006-03-13 | 2007-09-27 | Toshiba Corp | 電圧制御発振器、動作電流調整装置、および、電圧制御発振器の動作電流調整方法 |
JP4991193B2 (ja) * | 2006-07-04 | 2012-08-01 | 株式会社日立製作所 | 周波数可変発振器 |
JP2008072166A (ja) * | 2006-09-12 | 2008-03-27 | Sony Corp | 位相同期回路および電子機器 |
JP4866707B2 (ja) | 2006-11-10 | 2012-02-01 | パナソニック株式会社 | Pll回路及び信号送受信システム |
WO2008146433A1 (ja) * | 2007-05-30 | 2008-12-04 | Panasonic Corporation | スペクトラム拡散制御pll回路及びそのスタートアップ方法 |
JP4740905B2 (ja) * | 2007-07-13 | 2011-08-03 | パナソニック株式会社 | Adpll周波数シンセサイザ |
JP4625849B2 (ja) * | 2008-02-25 | 2011-02-02 | 株式会社東芝 | 発振器制御装置 |
JP5254144B2 (ja) * | 2009-07-15 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2012
- 2012-03-30 JP JP2012082768A patent/JP5727961B2/ja active Active
-
2013
- 2013-03-03 US US13/783,329 patent/US9094021B2/en active Active
- 2013-03-12 TW TW102108622A patent/TWI594578B/zh active
- 2013-03-29 CN CN2013101092400A patent/CN103368564A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20130257547A1 (en) | 2013-10-03 |
CN103368564A (zh) | 2013-10-23 |
JP2013214798A (ja) | 2013-10-17 |
TWI594578B (zh) | 2017-08-01 |
US9094021B2 (en) | 2015-07-28 |
TW201351886A (zh) | 2013-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5727961B2 (ja) | 半導体装置及びバラツキ情報取得プログラム | |
US7719374B2 (en) | Oscillator signal stabilization | |
US7979038B2 (en) | PLL modulation circuit, radio transmission device, and radio communication device | |
JP5975912B2 (ja) | 高周波信号処理装置 | |
JP2005094282A (ja) | 通信用半導体集積回路 | |
TW200935720A (en) | Method and apparatus for compensating for tuning nonlinearity of an oscillator | |
US20110053537A1 (en) | Frequency modulation receiver with a low power frequency synthesizer | |
WO2011152881A2 (en) | Dynamic voltage-controlled oscillator calibration and selection | |
US20070146082A1 (en) | Frequency synthesizer, wireless communications device, and control method | |
JP5254144B2 (ja) | 半導体集積回路装置 | |
EP3038258A1 (en) | Frequency synthesizer and related method for improving power efficiency | |
JP2012090130A (ja) | 半導体装置 | |
JP5069211B2 (ja) | 温度補償回路および温度補償方法 | |
JP5813433B2 (ja) | 無線機 | |
JP3993471B2 (ja) | 周波数変調補正回路 | |
JP2015154394A (ja) | Vco回路及び周波数シンセサイザ | |
JP2013058904A (ja) | 位相同期回路及びテレビジョン信号受信回路 | |
JP2005094427A (ja) | 通信用半導体集積回路 | |
JP2008271403A (ja) | Pll周波数シンセサイザ、受信装置及び送信装置 | |
JP2005020736A (ja) | 半導体集積回路装置および携帯端末システム | |
JP2010045504A (ja) | Pll周波数シンセサイザ回路及びその制御方法 | |
US20060148421A1 (en) | Method and apparatus for frequency adjustment | |
JP2014127731A (ja) | 半導体装置及びその制御方法 | |
JP2009194683A (ja) | Pll回路 | |
JP2010147643A (ja) | 位相同期回路におけるループフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5727961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |