JP2009194683A - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP2009194683A JP2009194683A JP2008034265A JP2008034265A JP2009194683A JP 2009194683 A JP2009194683 A JP 2009194683A JP 2008034265 A JP2008034265 A JP 2008034265A JP 2008034265 A JP2008034265 A JP 2008034265A JP 2009194683 A JP2009194683 A JP 2009194683A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- circuit
- value
- selection data
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】複数のVCOを切り替えて使用するPLL回路において、VCOの位相雑音を最適化することである。
【解決手段】PLL回路11の複数のVCO12−1〜12−nの内の1つの選択は、VCO選択データにより行われ、キャパシタの選択はVSBデータにより行われる。バイアス電流設定回路25は、VCO選択データとVSBデータと制御電圧のデジタル変換値VTDをデコードして、予め定めたバイアス設定値を可変電流源I1に出力する。
【選択図】 図3
【解決手段】PLL回路11の複数のVCO12−1〜12−nの内の1つの選択は、VCO選択データにより行われ、キャパシタの選択はVSBデータにより行われる。バイアス電流設定回路25は、VCO選択データとVSBデータと制御電圧のデジタル変換値VTDをデコードして、予め定めたバイアス設定値を可変電流源I1に出力する。
【選択図】 図3
Description
本発明は、複数のVCOを切り替えて使用するPLL回路に関する。
テレビ受信機などの広い周波数範囲の信号を受信する機器では、発振周波数帯域の異なる複数のVCOを切り替えて発振回路を構成している。
特許文献1には、テレビジョン受信機等の無線装置に用いられるVCOにおいて、VCO回路群の中から所望の出力信号を選択し、選択された信号を分周した信号と基準信号との位相差に応じた制御電圧をVCOに供給することが記載されている。
特許文献1には、テレビジョン受信機等の無線装置に用いられるVCOにおいて、VCO回路群の中から所望の出力信号を選択し、選択された信号を分周した信号と基準信号との位相差に応じた制御電圧をVCOに供給することが記載されている。
特許文献2には、異なる周波数可変範囲の複数のVCOの中から1つのVCOを選択するVCO選択器を有するPLLにおいて、PLLのプログラマブル分周器にセットするデータを複数切り替え、PLLのロック検出出力がロックを示しているかどうかにより、最適なVCOかどうかを確認することが記載されている。
特許文献3には、共振タンク回路と、共振タンク回路の共振周波数で発振、増幅する増幅回路と、発振周波数バンドを可変させる容量バンド切り替え回路と、各発振周波数バンドに適した電流を増幅回路に供給する電流バンド切り替え回路を備える電圧制御発振器について記載されている。各発振周波数バンドに適した電流を増幅回路に供給することで位相雑音特性を改善することができる。
特許文献4には、電圧制御発振回路の発振出力の最大値を検出する最大値検出回路と、発振出力の最小値を検出する最小値検出回路を有し、発振出力の最大値と最小値の差が所定の電圧と等しくなるように、電圧制御発振回路に供給するバイアス電流を制御することが記載されている。これにより、安定した位相雑音特性を得ることができる。
WO2005/002056号公報
特許第3795364号公報
特開2006−86740号公報
特開2006−197571号公報
本発明の課題は、複数のVCOを切り替えて使用するPLL回路において、VCOの位相雑音を最適化することである。
本発明のPLL回路は、可変電流源を有し、発振周波数帯域の異なる複数のVCOと、VCOの発振周波数を制御する制御電圧のデジタル変換値に基づいて前記複数のVCOの内の1を選択するVCO選択回路と、前記VCO選択回路より出力されるVCO選択データと前記制御電圧のデジタル変換値とに基づいて前記可変電流源のバイアス電流を制御するバイアス電流設定回路とを備える。
この発明によれば、VCOの可変電流源のバイアス電流を共振インピーダンスに応じて調整することで、VCOの位相雑音を最適化することができる。
上記の発明のPLL回路において、前記バイアス電流設定回路は、前記VCO選択データと前記制御電圧のデジタル変換値をデコードして、選択したVCOの発振出力振幅が所望の値となるバイアス設定値を前記可変電流源に出力する。
上記の発明のPLL回路において、前記バイアス電流設定回路は、前記VCO選択データと前記制御電圧のデジタル変換値をデコードして、選択したVCOの発振出力振幅が所望の値となるバイアス設定値を前記可変電流源に出力する。
このように構成することで、VCOの発振出力振幅を所望の値にして位相雑音を最適化すことができる。
上記の発明のPLL回路において、前記複数のVCOは、それぞれ複数のキャパシタとスイッチが直列に接続されたキャパシタ切り替え回路を有し、前記VCO選択回路は、前記キャパシタ切り替え回路の複数のキャパシタの内の任意のキャパシタを選択するキャパシタ選択データを前記キャパシタ切り替え回路に出力し、前記バイアス電流設定回路は、前記VCO選択データと前記キャパシタ選択データと前記制御電圧のデジタル変換値に基づいて前記可変電流源のバイアス電流を制御する。
上記の発明のPLL回路において、前記複数のVCOは、それぞれ複数のキャパシタとスイッチが直列に接続されたキャパシタ切り替え回路を有し、前記VCO選択回路は、前記キャパシタ切り替え回路の複数のキャパシタの内の任意のキャパシタを選択するキャパシタ選択データを前記キャパシタ切り替え回路に出力し、前記バイアス電流設定回路は、前記VCO選択データと前記キャパシタ選択データと前記制御電圧のデジタル変換値に基づいて前記可変電流源のバイアス電流を制御する。
このように構成することでVCO選択データとキャパシタ選択データと制御電圧のデジタル変換値に基づいて可変電流源のバイアス電流を調整し、VCOの位相雑音を最適化することができる。
本発明によれば、PLL回路に用いられる複数のVCOの位相雑音を最適化することができる。
以下、本発明の好適な実施の形態について説明する。図1は、実施の形態のPLL回路11の回路図である。
PLL回路11は、発振周波数帯域が異なる複数のVCO(Voltage Controlled Oscillator)12−1、12−2・・12−nと、差動増幅器13と、パルス信号を出力する増幅器14と、発振信号を1/Nに分周する1/N分周器15と、位相検出器16と、チャージポンプ17と、ループフィルタ18と、VCO12−1〜12−nの選択及びVCO12−1〜12−nの可変電流源のバイアス電流の調整を行う制御回路19とからなる。VCO12−1〜12−nは、発振周波数が連続するように発振周波数帯域の一部が重複している。
PLL回路11は、発振周波数帯域が異なる複数のVCO(Voltage Controlled Oscillator)12−1、12−2・・12−nと、差動増幅器13と、パルス信号を出力する増幅器14と、発振信号を1/Nに分周する1/N分周器15と、位相検出器16と、チャージポンプ17と、ループフィルタ18と、VCO12−1〜12−nの選択及びVCO12−1〜12−nの可変電流源のバイアス電流の調整を行う制御回路19とからなる。VCO12−1〜12−nは、発振周波数が連続するように発振周波数帯域の一部が重複している。
図2は、発振周波数帯域の異なる2個のVCOの発振出力振幅と位相雑音の関係を示す図である。
図2に示すように、VCOの位相雑音は発振出力振幅により変化するが、発振出力振幅を2.8〜3.2V程度にすれば位相雑音を最適化できる。VCOの発振出力振幅は、VCOのタンク回路の共振インピーダンスと増幅部の電流により決まる。
図2に示すように、VCOの位相雑音は発振出力振幅により変化するが、発振出力振幅を2.8〜3.2V程度にすれば位相雑音を最適化できる。VCOの発振出力振幅は、VCOのタンク回路の共振インピーダンスと増幅部の電流により決まる。
従って、複数のVCO12−1〜12−nを切り替えて使用する場合でも、それぞれのVCO12−1〜12−nのタンク回路の共振インピーダンスに応じて増幅部の電流を変化させることで、VCO12−1〜12−nの発振出力振幅を位相雑音が最適となるように調整することができる。
そこで、本実施の形態では、どのVCOを選択するかを決めるVCO選択データと、タンク回路の容量値を決めるキャパシタ選択データ(VSBデータ)と、VCOの発振周波数を決める制御電圧(ループフィルタ18の出力電圧VT)のデジタル変換値とに基づいて増幅部の電流を制御することで、それぞれのVCO12−1〜12−nの位相雑音が最適となるようにしている。
図3は、n個のVCO12−1〜12−nと、VCO選択回路23と、ADC回路24と、可変電流源I1のバイアス電流を調整するバイアス電流設定回路25の回路図である。
VCO12−1は、MOSトランジスタTR1とTR2と可変電流源I1からなる増幅部と、タンク回路21−1とで構成されている。可変電流源I1は、例えば、スイッチに接続された複数の電流源で構成されており、それぞれのスイッチをオン、オフ制御することで電流値を可変することができる。可変電流源I1のスイッチのオン、オフは、後述するバイアス設定値に基づいて行われる。
タンク回路21−1は、インダクタL1a、L1bと、可変容量ダイオードD1、D2と、キャパシタ切り替え回路(CAPSW)22−1a、22−1bからなる。
タンク回路21−1のインダクタL1a、L1bの一端は、電源電圧VDDに接続され、インダクタL1aの他端は、可変容量ダイオードD1のアノードと、キャパシタ切り替え回路22−1aに接続されている。また、インダクタL1bの他端は、可変容量ダイオードD2のアノードとキャパシタ切り替え回路22−1bに接続されている。可変容量ダイオードD1、D2のカソードには、ループフィルタ18から出力されるアナログの制御電圧VTが印加される。
タンク回路21−1のインダクタL1a、L1bの一端は、電源電圧VDDに接続され、インダクタL1aの他端は、可変容量ダイオードD1のアノードと、キャパシタ切り替え回路22−1aに接続されている。また、インダクタL1bの他端は、可変容量ダイオードD2のアノードとキャパシタ切り替え回路22−1bに接続されている。可変容量ダイオードD1、D2のカソードには、ループフィルタ18から出力されるアナログの制御電圧VTが印加される。
キャパシタ切り替え回路22−1a、22−1bは、n個のキャパシタC1〜CnとスイッチSW1〜SWnからなり、それぞれのキャパシタC1〜CnとスイッチSW1〜SWnは直列に接続されている。キャパシタ切り替え回路22−1a、22−1bには、VCO選択回路23からVSBデータが出力され、このVSBデータによりどのスイッチSW1〜SWnをオン、オフするかが決まる。キャパシタ切り替え回路22−1a、22−1bのキャパシタを切り替えることで、VCO12−1の発振周波数帯域を切り替えることができる。
また、VCO選択回路23からはVCO選択データが出力され、このVCO選択データにより、VCO12−1〜12−nの内のどのVCOを選択するかが決められる。例えば、VCO選択回路23は、最初に最も発振周波数帯域の低いVCO(または目的とする周波数に近いVCO)を選択し、VCOの発振周波数を制御する制御電圧のデジタル変換値が、ある上限値より大きいか、下限値より小さいかを判定する。制御電圧のデジタル変換値が上限値より大きいときには、現在選択しているVCOの次に発振周波数帯域が高いVCOを指定するVCO選択データを出力する。また、制御電圧のデジタル変換値が下限値より小さいときには、発振周波数帯域が1段低いVCOを指定するVCO選択信号を出力する。
他のVCO12−2〜12−nも、上述したVCO12−1と同じ回路構成を有している。例えば、VCO12−2のキャパシタ切り替え回路22−2a、22−2bも、VCO12−1のキャパシタ切り替え回路22−1a、22−1bと同じようにn個のスイッチとキャパシタが直列に接続されて構成されている。ただし、キャパシタの容量が、VCO12−2の発振周波数に応じた容量値に設計されている。
ADC回路24は、ループフィルタ18の出力電圧(VCO発振周波数制御電圧)VTをデジタル値VTDに変換してバイアス電流設定回路25に出力する。
バイアス電流設定回路25は、制御電圧のデジタル変換値(以下、VTDと記載)と、VCO選択データと、キャパシタ切り替え回路22−1a、22−1b等の容量値を決めるVSBデータをデコードしてVCO12−1〜12−nの可変電流源I1の電流値を決めるバイアス設定値を出力する。
バイアス電流設定回路25は、制御電圧のデジタル変換値(以下、VTDと記載)と、VCO選択データと、キャパシタ切り替え回路22−1a、22−1b等の容量値を決めるVSBデータをデコードしてVCO12−1〜12−nの可変電流源I1の電流値を決めるバイアス設定値を出力する。
前述したように、VCOの位相雑音を最適化するためには、発振出力振幅を一定範囲の値(例えば、2.8〜3.2V)にする必要がある。発振周波数帯域の異なる複数のVCO12−1〜12−nを切り替えて使用する場合には、選択されたVCOのタンク回路2(以下、選択されたVCOのタンク回路をタンク回路21−iで表す)の共振インピーダンスに応じて可変電流源I1の電流を調整すれば、発振出力振幅を所望の値にすることができる。
タンク回路21−iの共振インピーダンスは、VCO選択データと、タンク回路21−iの容量値を決めるVSBデータと、VTDとにより定まる。従って、VCO選択データとVSBデータとVTDの値が決まれば、その条件において発振出力振幅が所望の値となる(位相雑音が最適となる)可変電流源I1のバイアス電流値を計算により求めることができる。
VCO選択データとVSBデータと制御電圧のデジタル変換値VTDと、発振出力振幅が所望の値となる可変電流源I1のバイアス電流の関係を計算により求めることができるので、VCO選択データとVSBデータと制御電圧のデジタル変換値VTDが入力されたとき、それらのデータにより一義的に決まるバイアス電流値(バイアス設定値)を出力する回路は、デコーダ回路等のデジタル回路により構成することができる。
バイアス電流設定回路25は、VCO選択データとVSBデータとVTDをデコードして、予め計算により求めたバイアス設定値を出力する回路であり、例えば、デコーダ回路により構成されている。
なお、図3のADC回路24、VCO選択回路23、バイアス電流設定回路25は、図1の制御回路19に該当する。
図4〜図6は、VSBデータが一定値のとき、VCO選択データが一定値のとき、VSBデータとVCO選択データの両方を変化させたときに、VTDと計算により求めたバイアス設定値との関係を示すグラフである。
図4〜図6は、VSBデータが一定値のとき、VCO選択データが一定値のとき、VSBデータとVCO選択データの両方を変化させたときに、VTDと計算により求めたバイアス設定値との関係を示すグラフである。
バイアス設定値は、VCO選択データとVSBデータとVTDをパラメータとし、それらの値を変化させたときに、発振出力振幅が所望の値(例えば、2.8〜3.2Vの範囲の値)になるような可変電流源I1のバイアス電流値を計算により求めている。
図4は、VSBデータが一定値「1」で、VCO選択データを変化させた場合のVTDとバイアス設定値の関係を示すグラフである。
図4のグラフは、発振周波数帯域が1番低いVCOを指定するVCO選択データを「0」、発振周波数帯域が2番目に低いVCOを指定するVCO選択データを「1」、発振周波数帯域が3番目に低いVCOを指定するVCO選択データを「2」としたときに、VTDに対して、各VCOの発振出力振幅が所望の値(例えば、2.8〜3.2Vの範囲の値)になるようなバイアス設定値を計算により求め、VTDとバイアス設定値の関係をグラフで表したものである。
図4のグラフは、発振周波数帯域が1番低いVCOを指定するVCO選択データを「0」、発振周波数帯域が2番目に低いVCOを指定するVCO選択データを「1」、発振周波数帯域が3番目に低いVCOを指定するVCO選択データを「2」としたときに、VTDに対して、各VCOの発振出力振幅が所望の値(例えば、2.8〜3.2Vの範囲の値)になるようなバイアス設定値を計算により求め、VTDとバイアス設定値の関係をグラフで表したものである。
例えば、VCO選択データが「0」で、発振周波数帯域が1番低いVCOが選択された状態で、VTDが「0」のときにはバイアス設定値を「4」、VTDが「1」のときにはバイアス設定値を「3」にすれば、発振出力振幅を所望の値にして位相雑音を最適化することができる。
また、VCO選択データが「1」で、発振周波数帯域が2番目に低いVCOが選択された状態で、VTDが「0」のときにはバイアス設定値を「11」、VTDが「1」のときにはバイアス設定値「10」にすれば、発振出力振幅を所望の値にして位相雑音を最適化することができる。
図5は、VCO選択データが一定値「1」で、VSBデータを「0」、「1」、「2」と変化させた場合のVTDとバイアス設定値の関係を示すグラフである。
この場合も、任意のVTDに対して、VCOの発振出力振幅が所望の値となるようなバイアス設定値を計算により求め、VTDとバイアス設定値の関係をグラフで表すことができる。
この場合も、任意のVTDに対して、VCOの発振出力振幅が所望の値となるようなバイアス設定値を計算により求め、VTDとバイアス設定値の関係をグラフで表すことができる。
例えば、VCO選択データが「1」で、VSBデータが「0」の状態(図3のキャパシタC1が選択された状態)で、VTDが「0」のときにはバイアス設定値を「15」に、VTDが「1」のときにはバイアス設定値を「14」に設定すれば、発振出力振幅を所望の値にして位相雑音を最適化することができる。
また、VSBデータが「2」で、VTDが「0」のときにはバイアス設定値を「7」に、VTDが「1」のときにはバイアス設定値を「5」に設定すれば、発振出力振幅を目的とする値にして位相雑音を最適化することができる。
図6は、VCO選択データとVSBデータの両方を変化させた場合のVTDとバイアス設定値の関係を示すグラフである。
例えば、VCO選択データが「2」、VSBデータが「0」で、VTDが「0」のときにはバイアス設定値を「31」、VTDが「1」のときにはバイアス設定値を「29」、制御電圧VTDが「2」のときにはバイアス設定値を「28」に設定すれば、発振出力振幅を目的とする値にして位相雑音を最適化することができる。
例えば、VCO選択データが「2」、VSBデータが「0」で、VTDが「0」のときにはバイアス設定値を「31」、VTDが「1」のときにはバイアス設定値を「29」、制御電圧VTDが「2」のときにはバイアス設定値を「28」に設定すれば、発振出力振幅を目的とする値にして位相雑音を最適化することができる。
上述したようにVCO選択データと、VSBデータと、VTDとから、発振出力振幅が所望の値となる、可変電流源I1のバイアス設定値は計算により求めることができる。従って、VCO選択データとVSBデータとVTDをパラメータとして入力したときに、最適なバイアス設定値を出力するバイアス電流設定回路25は、デコーダ回路等のデジタル回路により実現することができる。そして、そのバイアス電流設定回路25により可変電流源I1のバイアス電流を可変制御することで、VCO12−1〜12−nの位相雑音を低減することができる。
上述した実施の形態によれば、複数のVCOの内の1つを選択するVCO選択データと、タンク回路に接続する容量を決めるVSBデータと、VCOの発振周波数を制御する制御電圧VTDに基づいて可変電流源I1のバイアス電流を制御することで、VCOの位相雑音を最適化することができる。
上述した実施の形態は、VCO選択データとVSBデータとVTDの3つのデータをパラメータとしてバイアス設定値を決めているが、VCOがキャパシタ切り替え回路を有しない場合には、VCO選択データとVTDの2つのデータをパラメータとしてバイアス設定値を決めても良い。また、VCOは、MOSトランジスタに限らず、バイポーラトランジスタで構成しても良い。
11 PLL回路
12−1〜12−n VCO
15 1/N分周器
16 位相検出器
17 チャージポンプ
18 ループフィルタ
19 VCO制御回路
23 VCO選択回路
24 ADC回路
25 バイアス電流設定回路
12−1〜12−n VCO
15 1/N分周器
16 位相検出器
17 チャージポンプ
18 ループフィルタ
19 VCO制御回路
23 VCO選択回路
24 ADC回路
25 バイアス電流設定回路
Claims (4)
- 可変電流源を有し、発振周波数帯域の異なる複数のVCOと、
VCOの発振周波数を制御する制御電圧のデジタル変換値に基づいて前記複数のVCOの内の1を選択するVCO選択回路と、
前記VCO選択回路より出力されるVCO選択データと前記制御電圧のデジタル変換値とに基づいて、前記可変電流源のバイアス電流を制御するバイアス電流設定回路と、
を備えるPLL回路。 - 前記バイアス電流設定回路は、前記VCO選択データと前記制御電圧のデジタル変換値とをデコードして、選択したVCOの発振出力振幅が所望の値となるバイアス設定値を、前記可変電流源に出力する請求項1記載のPLL回路。
- 前記複数のVCOは、それぞれ複数のキャパシタとスイッチが直列に接続されたキャパシタ切り替え回路を有し、
前記バイアス電流設定回路は、前記VCO選択データと前記キャパシタ切り替え回路のキャパシタを選択するキャパシタ選択データと前記制御電圧のデジタル変換値とに基づいて、前記可変電流源のバイアス電流を制御する請求項1または2記載のPLL回路。 - 前記複数のVCOは、それぞれ複数のキャパシタとスイッチが直列に接続されたキャパシタ切り替え回路を有し、
前記VCO選択回路は、前記キャパシタ切り替え回路の複数のキャパシタの内の任意のキャパシタを選択するキャパシタ選択データを前記キャパシタ切り替え回路に出力し、
前記バイアス電流設定回路は、前記VCO選択データと前記キャパシタ選択データと前記制御電圧のデジタル変換値とに基づいて、前記可変電流源のバイアス電流を制御する請求項1または2記載のPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008034265A JP2009194683A (ja) | 2008-02-15 | 2008-02-15 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008034265A JP2009194683A (ja) | 2008-02-15 | 2008-02-15 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009194683A true JP2009194683A (ja) | 2009-08-27 |
Family
ID=41076290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008034265A Pending JP2009194683A (ja) | 2008-02-15 | 2008-02-15 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009194683A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002261607A (ja) * | 2001-02-28 | 2002-09-13 | Sanyo Electric Co Ltd | Vco自動切換回路 |
JP2002280901A (ja) * | 2000-12-22 | 2002-09-27 | Nokia Corp | 発振器の調整方法、および調整可能な発振器 |
JP2004266571A (ja) * | 2003-02-28 | 2004-09-24 | Nec Electronics Corp | 電圧制御発振器 |
JP2004289339A (ja) * | 2003-03-20 | 2004-10-14 | Alps Electric Co Ltd | 多バンド発振器 |
-
2008
- 2008-02-15 JP JP2008034265A patent/JP2009194683A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280901A (ja) * | 2000-12-22 | 2002-09-27 | Nokia Corp | 発振器の調整方法、および調整可能な発振器 |
JP2002261607A (ja) * | 2001-02-28 | 2002-09-13 | Sanyo Electric Co Ltd | Vco自動切換回路 |
JP2004266571A (ja) * | 2003-02-28 | 2004-09-24 | Nec Electronics Corp | 電圧制御発振器 |
JP2004289339A (ja) * | 2003-03-20 | 2004-10-14 | Alps Electric Co Ltd | 多バンド発振器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7170358B2 (en) | Voltage controlled oscillator, and PLL circuit and wireless communication apparatus using the same | |
US9413366B2 (en) | Apparatus and methods for phase-locked loops with temperature compensated calibration voltage | |
US20080238495A1 (en) | Frequency synthesizer and wireless communication device utilizing the same | |
US7884657B2 (en) | Oscillation frequency control circuit | |
US9484935B2 (en) | Apparatus and methods for frequency lock enhancement of phase-locked loops | |
JP2007251228A (ja) | 電圧制御発振器、動作電流調整装置、および、電圧制御発振器の動作電流調整方法 | |
JP2007158891A (ja) | 周波数シンセサイザ及び無線通信機器並びに制御方法 | |
US9094021B2 (en) | Semiconductor device and variation information obtaining program | |
JP2008148210A (ja) | 電圧制御発振器、pll回路 | |
JP2017168923A (ja) | 半導体集積回路装置および無線通信装置 | |
US8896390B2 (en) | Circuit of inductance/capacitance (LC) voltage-control oscillator | |
JP2009194683A (ja) | Pll回路 | |
JP3993471B2 (ja) | 周波数変調補正回路 | |
JP6392106B2 (ja) | 受信機および電圧制御発振器 | |
JP2013058904A (ja) | 位相同期回路及びテレビジョン信号受信回路 | |
KR102541865B1 (ko) | 복수의 선택 가능한 코어스 튜닝 커패시터를 이용하여 제어 발진기를 위해 온도 추적을 이용하는 시스템 및 방법 | |
KR100510462B1 (ko) | 자동 조정 기능을 갖는 다 채널용 전압 제어 발진기 및 그 발진방법 | |
JP2009182918A (ja) | 電圧制御発振回路 | |
JP2010288129A (ja) | 発振器 | |
JPS6012828A (ja) | Rf部自動調整機能を有するシンセサイザ−チユ−ナ | |
JP2009065295A (ja) | 電圧制御発振器 | |
JP2010233060A (ja) | Pll回路 | |
JP2009164929A (ja) | 信号発生回路 | |
JP2006287459A (ja) | 受信装置 | |
JP2005311690A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |