JP2009164929A

JP2009164929A - 信号発生回路

Info

Publication number: JP2009164929A
Application number: JP2008000974A
Authority: JP
Inventors: Tatsuya Aku; 竜也安久
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2008-01-08
Filing date: 2008-01-08
Publication date: 2009-07-23

Abstract

【課題】広帯域の信号を発生させる場合において、消費電力を低減することが可能な信号発生回路を提供することを目的とする。
【解決手段】基準信号ａを出力する基準信号源５１と、基準信号ａと出力信号ｃとの位相差に対応する電圧を出力する位相比較器５３と、位相比較器５３から出力される電圧に基づく発振信号ｂを出力する電圧制御発振器５５と、発振信号ｂを分周して出力信号ｃを出力する分周回路３と、ロック検出器５６と、基準信号ａと出力信号ｃとの位相差がゼロであることを示すフラグ信号ｆがロック検出器５６から出力されている間、分周回路３に流れる電流を所定量ずつ下げ続け、その後、ロック検出器５６からフラグ信号ｆが出力されなくなると、分周回路３に流れる電流を少なくとも上記所定量上げて再度上記位相差をゼロにさせる制御回路２とを備えて信号発生回路１を構成する。
【選択図】図１

Description

本発明は、所定周波数の信号を発生させる信号発生回路に関し、特に広帯域の信号発生において消費電力を低減する技術に関する。

図５は、従来の信号発生回路を示す図である。
図５に示す信号発生回路５０は、いわゆる、ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路であって、基準信号源５１と、分周回路５２と、位相比較器５３と、チャージポンプ５４と、電圧制御発振器５５と、ロック検出器５６と、ループフィルタ５７とを備えて構成されている。

上記基準信号源５１は、水晶発振器などから出力される発振信号をプログラマブルカウンタなどにより分周して基準信号ａとして出力する。
上記分周回路５２は、電圧制御発振器５５から出力される発振信号ｂを分周して出力信号ｃとして出力する。

上記位相比較器５３は、基準信号ａと出力信号ｃとの位相差を検出して、その位相差に対応する電圧を出力する。
上記チャージポンプ５４は、位相比較器５３から出力された電圧を変圧して出力する。

上記ループフィルタ５７は、例えば、ＬＰＦであって、チャージポンプ５４から出力される電圧の交流成分を抑える。
上記電圧制御発振器５５は、ループフィルタ５７から出力される電圧に応じた周波数の発振信号ｂを出力する。

上記ロック検出器５６は、位相比較器５３で検出された位相差がゼロ（ほぼゼロ）になったか否かを検出し、上記位相差がゼロになったとき、出力信号ｃの周波数がロックしたことを示すフラグ信号ｆを出力する。

上記信号発生回路５０によれば、基準信号ａの周波数を変更することにより、安定した任意の周波数の出力信号ｃを出力することができる。
この信号発生回路５０の出力信号ｃは、例えば、受信機において、受信信号と乗算されてベースバンド信号または中間周波数信号を取り出すために利用される。

図６は、信号発生回路５０を備える受信機の一例を示す図である。なお、図６に示す受信機６０は、デジタルテレビ用の受信機や無線ＬＡＮ用の受信機など受信信号の周波数帯域が広帯域（例えば、１００ＭＨｚ〜５ＧＨｚ）の受信機とする。

図６に示す受信機６０は、信号発生回路５０の他に、ＲＦブロック（受信部）６１やベースバンドブロック６２を備えて構成されている。
上記ＲＦブロック６１は、受信信号と信号発生回路５０の出力信号ｃとを乗算してベースバンド信号を取り出したり、受信信号と信号発生回路５０の出力信号ｃとを乗算して中間周波数信号を取り出した後さらにその中間周波数信号と所定の周波数信号とを乗算してベースバンド信号を取り出すところであり、上記ベースバンドブロック６２は、ＲＦブロック６１により取り出されたベースバンド信号を復調して映像信号や音声信号に変換するところである。

ところで、図６に示す受信機６０における信号発生回路５０を設計する場合、分周回路５２から最大周波数（５ＧＨｚ）の出力信号ｃを出力することが可能なように、分周回路５２に大きな電流を流す必要がある。

しかしながら、このように、出力信号ｃの周波数帯域が広帯域になる分周回路５２は、出力信号ｃの周波数が低いときでも必要以上の電流が流れ、電力が無駄に消費されるという問題がある。

従来の分周回路として、例えば、分周回路に入力される発振信号の周波数に応じて、分周回路に流れる電流を変化させる制御回路を備えるものがある（例えば、特許文献１参照）。

また、従来の分周回路として、例えば、複数のフリップフロップにより構成される分周回路の初段のフリップフロップの制御電流をリミッタアンプにより制限するものがある（例えば、特許文献２参照）。

また、従来の信号発振回路として、例えば、ロック検出器から出力される信号などに基づいて、複数の電圧制御発振器のうち使用する電圧制御発振器を選択するものがある（例えば、特許文献３参照）。
特開平６−１９７０１１号公報特開平１１−９８００８号公報特開２００３−１５８４５３号公報

本発明では、広帯域の信号を発生させる場合において、消費電力を低減することが可能な信号発生回路を提供することを目的とする。

上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の信号発生回路は、基準信号を出力する基準信号源と、入力される発振信号を分周して出力する分周回路と、前記基準信号と前記分周回路の出力信号との位相差に対応する電圧を出力する位相比較器と、前記位相比較器から出力される電圧に応じた周波数の前記発振信号を前記分周回路へ出力する電圧制御発振器と、前記位相比較器で検出された位相差に基づいて前記出力信号の周波数がロックしたか否かを検出するロック検出器と、前記出力信号の周波数がロックしたことを前記ロック検出器が検出している間、前記分周回路に流れる電流を所定量ずつ下げ続け、その後、前記出力信号の周波数がロックしていないことを前記ロック検出器が検出すると、前記分周回路に流れる電流を少なくとも前記所定量上げて再度前記出力信号の周波数をロックさせる制御回路とを備える。

これにより、出力信号の周波数に応じた電流を分周回路に流すことができるため、信号発生回路から広帯域の信号を発生させる場合において、分周回路の消費電力を必要最低限に抑えることができ、信号発生回路の消費電力を低減することができる。

また、前記分周回路は、互いに並列接続される定電流源と、それら定電流源にそれぞれ直列接続される複数のスイッチとを備え、前記制御回路は、前記複数のスイッチのうち何れかのスイッチを開閉することにより、前記分周回路に流れる電流を制御するように構成してもよい。

また、本発明の範囲は、上記信号発生回路を備える受信機にまで及ぶ。

本発明によれば、広帯域の信号を発生させる信号発生回路の消費電力を低減することができる。

以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の実施形態の信号発生回路を示す図である。なお、図５に示す構成と同じ構成には同じ符号を付している。

図１に示す信号発生回路１は、基準信号源５１と、位相比較器５３と、チャージポンプ５４と、電圧制御発振器５５と、ロック検出器５６と、ループフィルタ５７と、制御回路２と、分周回路３とを備えて構成されている。

図２は、分周回路３の一例を示す図である。
図２に示す分周回路３は、いわゆる、１／４分周回路であって、Ｄ型のフリップフロップ４、５を備えて構成されている。なお、分周回路３に備えられるフリップフロップの段数を変更するなどして分周比を変えてもよい。

上記フリップフロップ４は、入力端子Ｄにフリップフロップ５の出力端子Ｑから出力される出力信号ｃが入力され、入力端子Ｄ＿にフリップフロップ５の出力端子Ｑ＿から出力される信号（出力信号ｃの反転信号）が入力され、クロック端子ＣＫに電圧制御発振器５５から出力される発振信号ｂが入力され、クロック端子ＣＫ＿に発振信号ｂの反転信号が入力される。そのため、フリップフロップ４は、発振信号ｂの周波数を１／２にして、その信号をフリップフロップ５へ出力する。

上記フリップフロップ５は、入力端子Ｄにフリップフロップ４の出力端子Ｑから出力される信号が入力され、フリップフロップ５の入力端子Ｄ＿にはフリップフロップ４の出力端子Ｑ＿から出力される信号が入力され、クロック端子ＣＫに電圧制御発振器５５から出力される発振信号ｂが入力され、クロック端子ＣＫ＿に発振信号ｂの反転信号が入力される。そのため、フリップフロップ５は、フリップフロップ４から出力される信号の周波数を１／２にして、その信号を出力信号ｃとして出力する。

すなわち、分周回路３は、発振信号ｂの周波数を１／４にして、その信号を出力信号ｃとして出力する。
図３は、フリップフロップ４を示す図である。なお、フリップフロップ５の構成は、フリップフロップ４の構成と同様であるため説明を省略する。

図３に示すフリップフロップ４は、ｎｐｎバイポーラトランジスタ（以下、トランジスタという）６〜１１と、抵抗１２、１３と、定電流源１４〜１８と、スイッチ１９〜２２とを備えて構成されている。なお、スイッチ１９〜２２は、それぞれ、制御回路２から出力される制御信号ＩＲＥＦにより開閉するものとする。なお、フリップフロップ４、５を構成するｎｐｎバイポーラトランジスタ６〜１２は、例えば、ＭＯＳＦＥＴなどに置き換え可能であり、バイポーラトランジスタに限定されない。

すなわち、トランジスタ６のコレクタ端子は、抵抗１２を介して電源ＶＤＤに接続されているとともに、出力端子Ｑ、トランジスタ９のベース端子、及びトランジスタ１０のコレクタ端子に接続され、トランジスタ６のエミッタ端子は、トランジスタ７のエミッタ端子及びトランジスタ８のコレクタ端子に接続されている。また、トランジスタ６のベース端子は、入力端子Ｄに接続されている。

また、トランジスタ７のコレクタ端子は、抵抗１３を介して電源ＶＤＤに接続されているとともに、出力端子Ｑ＿、トランジスタ９のコレクタ端子、及びトランジスタ１０のベース端子に接続されている。また、トランジスタ７のベース端子は、入力端子Ｄ＿に接続されている。

また、トランジスタ８のエミッタ端子は、トランジスタ１１のエミッタ端子及び定電流源１４を介して電源ＶＳＳに接続され、トランジスタ９のエミッタ端子は、トランジスタ１０のエミッタ端子及びトランジスタ１１のコレクタ端子に接続されている。

また、定電流源１５及びスイッチ１９、定電流源１６及びスイッチ２０、定電流源１７及びスイッチ２１、定電流源１８及びスイッチ２２は、それぞれ、互いに直列接続されているとともに、定電流源１４に並列接続されている。

図３に示すフリップフロップ４において、例えば、スイッチ１９〜２２全てのスイッチが閉じられると、フリップフロップ４、５にそれぞれ流れる電流、すなわち、分周回路３に流れる電流が最大になる。次に、スイッチ１９〜２２の全てのスイッチが閉じている状態から１つずつスイッチを開けていくと、分周回路３に流れる電流が１つの定電流源に流れる電流分ずつ下がっていく。なお、定電流源１５〜１８にそれぞれ流れる電流は、互いに同じであっても、異なっていてもよい。

図４は、信号発生回路１の動作を説明するためのフローチャートである。
まず、基準信号源５１内のプログラマブルカウンタの分周比が調整されることなどにより、基準信号ａの周波数が設定される（ステップＳ１）。例えば、信号発生回路１を図６に示す受信機６０の信号発生回路５０として適用した場合、基準信号ａの周波数は、出力信号ｃと受信信号（１００ＭＨｚ〜５ＧＨｚ）とが乗算されてベースバンド信号または中間周波数信号が取り出されるように、上記プログラマブルカウンタの分周比が調整される。

次に、分周回路３に流れる電流を最大にするための制御信号ＩＲＥＦが制御回路２から分周回路３へ出力される（ステップＳ２）。例えば、図３に示すスイッチ１９〜２２の全てのスイッチを閉じるための制御信号ＩＲＥＦが制御回路２から分周回路３へ出力される。

次に、基準信号ａと出力信号ｃとの位相差に対応する電圧が位相比較器５３からチャージポンプ５４へ出力されることが繰り返され、出力信号ｃの周波数がロックされる（ステップＳ３）。

次に、出力信号ｃの周波数がロックされてフラグ信号ｆがロック検出器５６から出力されると、分周回路３に流れる電流を所定量下げるための制御信号ＩＲＥＦが制御回路２から分周回路３へ出力される（ステップＳ４）。例えば、全て閉じている状態のスイッチ１９〜２２のうち何れか１つのスイッチを開けるための制御信号ＩＲＥＦが制御回路２から分周回路３へ出力される。

そして、再び、フラグ信号ｆがロック検出器５６から出力されると（ステップＳ５がＹＥＳ）、分周回路３に流れる電流をさらに所定量下げるための制御信号ＩＲＥＦが制御回路２から分周回路３へ出力される。

一方、フラグ信号ｆがロック検出器５６から出力されなくなると（ステップＳ５がＮＯ）、分周回路３に流れる電流を所定量上げるための制御信号ＩＲＥＦが制御回路２から分周回路３へ出力される（ステップＳ６）。例えば、図３に示すスイッチ１９〜２２において開いているスイッチのうち１つのスイッチを閉じるための制御信号ＩＲＥＦが制御回路２から分周回路３へ出力される。なお、このステップＳ６において閉じられるスイッチの数は、再び出力信号ｃの周波数をロックさせることが可能な数であれば、特に限定されない。

例えば、基準信号ａの設定後、出力信号ｃがロックしスイッチ１９〜２２が全て閉じている場合において、最初のフラグ信号ｆがロック検出器５６から出力されると、所定時間後、スイッチ１９を開けるための制御信号ＩＲＥＦが制御回路２から分周回路３へ出力される。さらに、所定時間後、フラグ信号ｆがロック検出器５６から出力されると、所定時間後、スイッチ２０を開けるための制御信号ＩＲＥＦが制御回路２から分周回路３へ出力される。そして、所定時間後、ロック検出器５６からフラグ信号ｆが出力されなくなると、すなわち、分周回路３に流れる電流が低くなり過ぎて分周回路３が十分に動作しなくなり出力信号ｃの周波数がロックされなくなると、分周回路３が十分に動作するように開いているスイッチ１９を閉じるための制御信号ＩＲＥＦが制御回路２から分周回路３へ出力され、出力信号ｃの周波数が再びロックされる。

このように、本実施形態の信号発生回路１は、分周回路３に流れる電流を最大にした後、出力信号ｃの周波数が所望な周波数にロックしている間、分周回路３に流れる電流を所定量ずつ下げていき、その後、出力信号ｃの周波数がロックしなくなったとき、分周回路３に流れる電流を少なくとも上記所定量上げて再び出力信号ｃの周波数をロックするように構成しているので、出力信号ｃの周波数に応じた電流を分周回路３に流すことができる。そのため、信号発生回路１から広帯域の信号を発生させる場合において、分周回路３の消費電力を必要最低限に抑えることができ、信号発生回路１の消費電力を低減することができる。

本発明の実施形態の信号発生回路を示す図である。分周回路の一例を示す図である。図２に示す分周回路を構成するフリップフロップを示す図である。本実施形態の信号発生回路の動作を説明するための図である。従来の信号発生回路を示す図である。受信機の一例を示す図である。

符号の説明

１信号発生回路
２制御回路
３分周回路
４、５フリップフロップ
６〜１１ｎｐｎバイポーラトランジスタ
１２、１３抵抗
１４〜１８定電流源
１９〜２２スイッチ
５０信号発生回路
５１基準信号源
５２分周回路
５３位相比較器
５４チャージポンプ
５５電圧制御発振器
５６ロック検出器
５７ループフィルタ
６０受信機
６１ＲＦブロック
６２ベースバンドブロック

Claims

基準信号を出力する基準信号源と、
入力される発振信号を分周して出力する分周回路と、
前記基準信号と前記分周回路の出力信号との位相差に対応する電圧を出力する位相比較器と、
前記位相比較器から出力される電圧に応じた周波数の前記発振信号を前記分周回路へ出力する電圧制御発振器と、
前記位相比較器で検出された位相差に基づいて前記出力信号の周波数がロックしたか否かを検出するロック検出器と、
前記出力信号の周波数がロックしたことを前記ロック検出器が検出している間、前記分周回路に流れる電流を所定量ずつ下げ続け、その後、前記出力信号の周波数がロックしていないことを前記ロック検出器が検出すると、前記分周回路に流れる電流を少なくとも前記所定量上げて再度前記出力信号の周波数をロックさせる制御回路と、
を備えることを特徴とする信号発生回路。
請求項１に記載の信号発生回路であって、
前記分周回路は、互いに並列接続される定電流源と、それら定電流源にそれぞれ直列接続される複数のスイッチとを備え、
前記制御回路は、前記複数のスイッチのうち何れかのスイッチを開閉することにより、前記分周回路に流れる電流を制御する、
ことを特徴とする信号発生回路。
基準信号を出力する基準信号源と、
入力される発振信号を分周して出力する分周回路と、
前記基準信号と前記分周回路の出力信号との位相差に対応する電圧を出力する位相比較器と、
前記位相比較器から出力される電圧に応じた周波数の前記発振信号を前記分周回路へ出力する電圧制御発振器と、
前記位相比較器で検出された位相差に基づいて前記出力信号の周波数がロックしたか否かを検出するロック検出器と、
前記出力信号の周波数がロックしたことを前記ロック検出器が検出している間、前記分周回路に流れる電流を所定量ずつ下げ続け、その後、前記出力信号の周波数がロックしていないことを前記ロック検出器が検出すると、前記分周回路に流れる電流を少なくとも前記所定量上げて再度前記出力信号の周波数をロックさせる制御回路と、
前記分周回路から出力される信号と、受信される受信信号とを乗算してベースバンド信号または中間周波数信号を取り出すミキサと、
を備えることを特徴とする受信機。
請求項３に記載の受信機であって、
前記分周回路は、互いに並列接続される定電流源と、それら定電流源にそれぞれ直列接続される複数のスイッチとを備え、
前記制御回路は、前記複数のスイッチのうち何れかのスイッチを開閉することにより、前記分周回路に流れる電流を制御する、
ことを特徴とする受信機。