JP2008193396A - デジタル制御発振器、このデジタル制御発振器を備えた位相同期ループ及び通信機 - Google Patents
デジタル制御発振器、このデジタル制御発振器を備えた位相同期ループ及び通信機 Download PDFInfo
- Publication number
- JP2008193396A JP2008193396A JP2007025594A JP2007025594A JP2008193396A JP 2008193396 A JP2008193396 A JP 2008193396A JP 2007025594 A JP2007025594 A JP 2007025594A JP 2007025594 A JP2007025594 A JP 2007025594A JP 2008193396 A JP2008193396 A JP 2008193396A
- Authority
- JP
- Japan
- Prior art keywords
- value
- bit
- digital
- oscillation frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】スプリアスが生じにくい。
【解決手段】ADCから入力されたnビットのデジタル信号は、mビットが整数部41、且つ、n−mビットがデジタル制御値時間変化部43に入力される。そして、デジタル制御値時間変化部43から時間的に変化するデジタル制御値が小数部42に入力される。デジタル制御発振器4は、整数部41によってステップ周波数刻みで発振周波数を変化させる。また、小数部42によってステップ周波数よりも小さな周波数刻みで発振周波数を変化させる。このとき、小数部42によって変化させることができる周波数は、ステップ周波数よりも大きい。
【選択図】図5
【解決手段】ADCから入力されたnビットのデジタル信号は、mビットが整数部41、且つ、n−mビットがデジタル制御値時間変化部43に入力される。そして、デジタル制御値時間変化部43から時間的に変化するデジタル制御値が小数部42に入力される。デジタル制御発振器4は、整数部41によってステップ周波数刻みで発振周波数を変化させる。また、小数部42によってステップ周波数よりも小さな周波数刻みで発振周波数を変化させる。このとき、小数部42によって変化させることができる周波数は、ステップ周波数よりも大きい。
【選択図】図5
Description
本発明は、デジタル制御発振器、このデジタル制御発振器を備えた位相同期ループ及び通信機に関する。
入力信号の周波数と出力信号の周波数とを同期させるPLL(Phase Locked Loop:位相同期ループ)が通信機における周波数制御に用いられる。一般的にPLLは、入力信号と出力信号との位相差を検出する位相検出器と、位相検出器から出力された信号に含まれる誤差信号を平滑化するループフィルタと、ループフィルタから入力された信号に応じた発振周波数を出力する電圧制御発振器とを含んでいる。
近年、アナログ信号よりもノイズに対して遥かに強いことからデジタル信号を入力として、このデジタル信号のデジタル値に応じた発振周波数を出力するデジタル制御発振器が用いられている。デジタル制御発振器は、入力信号がデジタル信号であることから、出力信号の発振周波数が離散的となるため、できるだけ小さな周波数刻みで発振周波数を変化させることが要求される。
このような小さな周波数刻みで発振周波数を変化させるデジタル制御発振器として、特許文献1には、入力された複数ビットのデジタル信号を2系統の整数ビットと分数ビットとに分けて、整数ビットと分数ビットとで発振周波数を異なるように変化させるものがある。整数部は、入力された整数ビットの1ビット単位で発振周波数をステップ的に変化させる(以後、1ビット変化によるステップ的な変化量をステップ周波数と称す)。分数部は、デジタルデルタシグマ変調器に入力され、分数平均値を発生し、この分数平均値に応じて、ステップ周波数の範囲内でステップ周波数よりも小さな所定の周波数刻みで発振周波数を変化させる。
これにより、図9に示すように、ステップ周波数より小さな所定の周波数刻みで発振周波数を変化させることができる。黒丸は、整数部に入力されたビットの変化により、ステップ周波数ごとに変化させて出力することができる発振周波数である。白丸は、分数部に入力されたビットの変化により、所定の周波数刻みで変化させて出力することができる発振周波数である。例えば、ステップ周波数が100kHzであれば、200kHz、300kHz、・・・など100kHz間隔の発振周波数の他に、50kHz、150kHz、・・・などの発振周波数も出力することができる。なお、発振周波数の変化は、局所的に見れば線形とみなすことができる。
しかしながら、特許文献1に記載のデジタル制御発振器は、図10に示すように、素子特性のばらつきにより整数部によるステップ周波数がばらつくことがある。このとき、分数部によって所定の周波数刻みで発振周波数を変化させても、ステップ周波数が大きくなっているところでは、所望の発振周波数を得られない周波数帯域faが存在することになる。これにより、所望の発振周波数が周波数帯域fa内の周波数である場合、デジタル制御発振器で実現することができる発振周波数と所望の発振周波数との差が大きくなってしまい、この差がスプリアス(歪み)となってしまう。
本発明の主たる目的は、スプリアスが生じにくいデジタル制御発振器、及びこのデジタル制御発振器を備えた位相同期ループ及び通信機を提供することである。
本発明のデジタル制御発振器は、入力されたnビットのデジタル値に基づいて、ある発振周波数の信号を出力するデジタル制御発振器であって、前記nビットのデジタル値のうちのmビット(m<n)のデジタル値が入力され、1ビット単位で前記発振周波数をステップ的に変化させる整数部と、前記nビットのデジタル値のうちの、前記mビットのデジタル値を除くn−mビットのデジタル値が入力され、前記n−mビットのデジタル値に従って時間的に変化するデジタル制御値を出力するデジタル制御値時間変化手段と、前記デジタル制御値時間変化手段から出力された時間的に変化するデジタル制御値が入力され、前記整数部における1ビットの前記発振周波数の変化量よりも小さい周波数刻みで前記発振周波数を変化させるための小数部とを備えており、前記デジタル制御値時間変化手段に入力される前記n−mビットのデジタル値が最大値である場合と最小値である場合とにおいて、小数部における前記発振周波数の変化量は、前記整数部における1ビットのデジタル値に対する前記発振周波数の変化量よりも大きいことを特徴とするものである。
このデジタル制御発振器によれば、ステップ周波数がばらついた場合においても、小数部における前記発振周波数の変化量が、整数部における1ビットのデジタル値に対する発振周波数の変化量よりも大きいことから所望の発振周波数を得られない周波数帯域が存在しない。これにより、所望の発振周波数との差が小さい発振周波数を出力することができるため、スプリアスを生じにくくなる。
また、前記n−mビットのデジタル値の各ビットを所定ビットだけシフトさせて、前記デジタル制御値時間変化手段に出力するビットシフト回路をさらに備えていることが好ましい。この構成によれば、小数部の1ビット変化による発振周波数の変化量を増大させることができる。
さらに、前記整数部及び前記小数部は、入力されたデジタル値に基づいて容量値が切替えられる容量素子と、所定インダクタンス値のインダクタとを含むLC共振発振器であってもよい。
また、本発明のデジタル制御発振器は、位相同期ループに採用され得る。本発明のデジタル制御発振器が位相同期ループに採用されていることにより、本発明のデジタル制御発振器のような制御を行わない位相同期ループに比べて、スプリアスを生じにくくなる
さらに、本発明のデジタル制御発振器は、通信機に採用され得る。本発明のデジタル制御発振器が通信機に採用されていることにより、本発明のデジタル制御発振器のような制御を行わない通信機に比べて、スプリアスを生じにくくなる
本発明に係る実施形態について、図面を参照して説明する。本実施形態のデジタル制御発振器は、例えば、図1に示すような携帯電話201(通信機)に設けられている。携帯電話201は、アンテナから受信した信号をデジタル復調装置によって復調し、復調した信号から文字、画像、音声、あるいは、プログラムなどのデータが再現されて、これらの情報が、携帯電話201に設けられた図示されていないディスプレイやスピーカを通じて使用者に提供される。なお、本実施形態では、携帯電話201用のデジタル制御発振器を例に挙げて説明するが、携帯電話以外の通信機、例えば、デジタルTV、無線LAN装置、あるいは、無線LANを搭載したPC等のあらゆる通信機に用いられるものであってもよい。
次に、アンテナで受信された信号を復調するデジタル復調装置について、図2を参照して説明する。図2に示すように、デジタル復調装置10は、チューナ20及び復調器30を有する。チューナ20は、携帯電話201(図1参照)のアンテナから信号を受信し、この信号の増幅等を行い、復調器30へと送信する。復調器30は、チューナ20から送信された信号に復調処理を施して、文字、画像等のデータを取り出す。
本実施形態に係るデジタル制御発振器は、チューナ20に設けられているため、チューナ20について、図3を参照して簡単に説明する。
チューナ20は、RFアンプ21、ミキサ22、位相同期ループ23、フィルタ24及びIFアンプ25を有する。チューナ20で受信された信号は、RFアンプ21によって増幅されて、ミキサ22に送られる。位相同期ループ23は、特定のチャンネル周波数に対応するミキシング信号を生成する。
このミキシング信号はミキサ22に送られ、ミキサ22においてRFアンプ21から受信した信号とミキシング信号とが混合される。さらに、フィルタ24において、混合された信号から不要な周波数の信号成分が除去されて、選択されたチャンネルに対応する周波数信号が生成される。さらに、この生成された信号は、IFアンプ25において増幅されて、復調器30へ送られる。
次に、本実施形態に係る位相同期ループ23について、図4を参照して詳細に説明する。
位相同期ループ23は、位相検出器1、ループフィルタ2、ADC3、デジタル制御発振器4及び分周器5を有する。位相検出器1は、水晶発振回路から出力された基準信号と分周器からの出力信号との位相差を検出し、この位相差に基づく誤差信号を出力する。ループフィルタ2は、位相検出器1からの誤差信号を平滑化し、交流成分の少ない直流信号に変換する。ADC3は、ループフィルタ2から入力されたアナログ信号をデジタル信号に変換して出力する。デジタル制御発振器4は、入力されたデジタル信号のデジタル値に応じた発振周波数の信号を出力する。分周器5は、デジタル制御発振器4から出力された信号を分周して、分周信号を位相検出器1に出力する。
続いて、本実施形態に係るデジタル制御発振器4の構成について、図5を参照して詳細に説明する。
デジタル制御発振器4は、入力されたデジタル信号に応じて所定の周波数(以下、ステップ周波数と称す)を整数倍もしくは小数倍した周波数刻みで発振周波数を変化させて出力する。デジタル制御発振器4は、LC共振発振器40及びデジタル制御値時間変化部43(デジタル制御値時間変化手段)を有する。LC共振発振器40は、インダクタのインダクタンスLと容量素子の容量値Cとから発振周波数fを決定して出力する発振器であり、発振周波数fは、f=1/{2Π*sqr(LC)}で決定される。すなわち、容量値Cが減少することにより、発振周波数fは増加する。LC共振発振器40は、整数部41、小数部42及びインダクタ44を有する。デジタル制御発振器4に入力されるデジタル信号のビット数は、ADC3の分解能から決定されており、ADC3から入力されたnビットのデジタル信号のうち、上位mビットは整数部41に入力され、下位n−mビットはデジタル制御値時間変化部43に入力される。
整数部41は、ステップ周波数の整数倍に発振周波数を変化させるものであり、複数のバラクタダイオード等の可変容量ダイオード45(容量素子)及びADC3から出力されたmビットのデジタル信号が入力されるm個の入力端子A1〜Amを備えている。
デジタル制御値時間変化部43は、入力されたn−mビットのデジタル値に従って時間的にデジタル値(デジタル制御値)を変化させて出力する。
小数部42は、ステップ周波数の小数倍に発振周波数を変化させるものであり、複数の可変容量ダイオード46及びデジタル制御値時間変化部から出力されたデジタル制御値が入力される入力端子B1〜Bn−mを備えている。
整数部41の可変容量ダイオード45、小数部42の可変容量ダイオード46及びインダクタ44は並列に接続されている。可変容量ダイオード45,46は、逆電圧を印加することにより容量値を発生する。すなわち、デジタル値がLOWとなって入力されている入力端子に接続されている可変容量ダイオード45,46は、容量値を発生する。整数部41においては、入力されたmビットのデジタル値に従って、可変容量ダイオード45が発生する容量値が整数部41での容量値となる。小数部42においては、時間的に変化しているデジタル制御値が入力されることにより、可変容量ダイオード46が発生する容量値の総和を時間的に平均した容量値が、小数部42での容量値となる。
そして、可変容量ダイオード45,46は並列に接続されていることから、整数部41での容量値と小数部42での容量値の総和がLC発振共振器40における容量値となる。ADC3から入力されたnビットのデジタル値の変化によるLC発振共振器40の容量値に伴い、共振周波数は出力される。
ここで、発振周波数が出力される流れについて、図6を参照して説明する。まず、ADC3からnビットのデジタル信号が出力されると、mビットが整数部41、且つ、n−mビットがデジタル制御値時間変化部43に入力される。整数部41に入力されるmビットのデジタル値が1ビット変化するごとに、発振周波数はステップ周波数fs1間隔でf1、f2、f3、f4の順に変化する。なお、発振周波数の変化は、単調減少のため局所的に見れば線形とみなすことができる。
次に、デジタル制御値時間変化部43に入力されたn−mビットのデジタル値が1ビット変化するごとに、発振周波数は、整数部41によるステップ周波数fs1間隔に加えて、周波数ft間隔で変化する。ここで、小数部42のみで変化させることのできる発振周波数は、最大で周波数fuである。周波数fuは、ステップ周波数fs1よりも大きくなっている。
これにより、例えば図7に示すように、1ビットごとに変化するステップ周波数がfs2、fs3のようにばらついている場合においても、小数部42における発振周波数の変化量が、整数部41における1ビットのデジタル値に対する発振周波数の変化量よりも大きいため、所望の発振周波数を得られない周波数帯域が存在することがない。これにより、所望の発振周波数との差が小さい発振周波数を出力することができるため、スプリアスを生じにくくなる。
より具体的に発振周波数の決定方法について説明する。例えば、ステップ周波数をfs4、小数部42における発振周波数の最大の変化量をfs5(fs4<fs5)とする。ADC3から出力されるデジタル信号が5ビットである場合において、整数部41に上位2ビット、デジタル制御値時間変化部43に下位3ビットのデジタル信号が入力される。このとき、整数部41は、ステップ周波数fs4を入力されたデジタル値で整数倍した値だけ発振周波数を変化させる。すなわち、11というデジタル値が入力された場合においては、ステップ周波数fs4を3倍した値だけ発振周波数を変化させる。デジタル制御値時間変化部43は、入力されたデジタル信号のビット数で実現できる最大値を分母として、入力されたデジタル値を分子とする分数時間だけLOWとなる1ビットのデジタル信号を出力する。例えば、011というデジタル値がデジタル制御値時間変化部43に入力された場合においては、単位時間における3/8の時間だけLOWとなる1ビットのデジタル信号を出力する。これにより、小数部42は、周波数fs5を3/8倍した値だけ発振周波数を変化させる。こうして、発振周波数f=3*fs4+3/8*fs5の信号を出力することができる。なお、本具体例においては、デジタル制御値時間変化部43から小数部42に入力されるデジタル信号のビット数を1ビットで説明したが、小数部42に複数ビットのデジタル信号が入力されてもよい。
以上、本発明の好適な実施形態について説明したが、本発明は上述の実施形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な変更が可能なものである。例えば、上述した実施形態においては、ADC3から出力されたn−mビットのデジタル信号をデジタル制御値時間変化部43に直接入力していたが、図8に示すように、ADC3から出力されたn−mビットのデジタル信号をビットシフト回路47に入力して所定ビットだけシフトさせてデジタル制御値時間変化部43に入力してもよい。これにより、小数部42のビット変化による発振周波数の変化量を増大させることができる。
また、本実施形態においては、LC共振発振器における可変容量ダイオードの容量値の総和に従って、発振周波数を変化させていたが、可変容量ダイオードの容量値を固定して、インダクタのインダクタンス値の変化に従って、発振周波数を変化させてもよい。
さらに、本実施形態においては、LC共振発振器によって発振周波数を出力していたが、LC共振発振器ではなく、インバータを奇数個リング状に接続したリングオシレータによって発振周波数を出力してもよい。この場合、各インバータに供給する電流値を変化させる、またはインバータの個数を増減することにより、発振周波数を変化させることができる。
4 デジタル制御発振器
23 位相同期ループ
41 整数部
42 小数部
43 デジタル制御値時間変化手段
201 携帯電話
23 位相同期ループ
41 整数部
42 小数部
43 デジタル制御値時間変化手段
201 携帯電話
Claims (5)
- 入力されたnビットのデジタル値に基づいて、ある発振周波数の信号を出力するデジタル制御発振器であって、
前記nビットのデジタル値のうちのmビット(m<n)のデジタル値が入力され、1ビット単位で前記発振周波数をステップ的に変化させる整数部と、
前記nビットのデジタル値のうちの、前記mビットのデジタル値を除くn−mビットのデジタル値が入力され、前記n−mビットのデジタル値に従って時間的に変化するデジタル制御値を出力するデジタル制御値時間変化手段と、
前記デジタル制御値時間変化手段から出力された時間的に変化するデジタル制御値が入力され、前記整数部における1ビットの前記発振周波数の変化量よりも小さい周波数刻みで前記発振周波数を変化させるための小数部とを備えており、
前記デジタル制御値時間変化手段に入力される前記n−mビットのデジタル値が最大値である場合と最小値である場合とにおいて、小数部における前記発振周波数の変化量は、前記整数部における1ビットのデジタル値に対する前記発振周波数の変化量よりも大きいことを特徴とするデジタル制御発振器。 - 前記n−mビットのデジタル値の各ビットを所定ビットだけシフトさせて、前記デジタル制御値時間変化手段に出力するビットシフト回路をさらに備えていることを特徴とする請求項1に記載のデジタル制御発振器。
- 前記整数部及び前記小数部は、
入力されたデジタル値に基づいて容量値が切替えられる容量素子と、
所定インダクタンス値のインダクタとを含むLC共振発振器であることを特徴とする請求項1または2に記載のデジタル制御発振器。 - 請求項1〜3の何れか1項に記載のデジタル制御発振器を備えていることを特徴とする位相同期ループ。
- 請求項4に記載の位相同期ループを備えていることを特徴とする通信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007025594A JP2008193396A (ja) | 2007-02-05 | 2007-02-05 | デジタル制御発振器、このデジタル制御発振器を備えた位相同期ループ及び通信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007025594A JP2008193396A (ja) | 2007-02-05 | 2007-02-05 | デジタル制御発振器、このデジタル制御発振器を備えた位相同期ループ及び通信機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008193396A true JP2008193396A (ja) | 2008-08-21 |
Family
ID=39753054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007025594A Pending JP2008193396A (ja) | 2007-02-05 | 2007-02-05 | デジタル制御発振器、このデジタル制御発振器を備えた位相同期ループ及び通信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008193396A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010074237A (ja) * | 2008-09-16 | 2010-04-02 | Panasonic Corp | ディジタル制御発振回路、周波数シンセサイザ及び無線通信機器 |
US9143313B2 (en) | 2011-08-23 | 2015-09-22 | Nec Corporation | Frequency sweep signal generator, frequency component analysis apparatus, radio apparatus, and frequency sweep signal generating method |
JP2017130886A (ja) * | 2016-01-22 | 2017-07-27 | 株式会社東芝 | 発振器、集積回路、無線通信装置および無線通信方法 |
-
2007
- 2007-02-05 JP JP2007025594A patent/JP2008193396A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010074237A (ja) * | 2008-09-16 | 2010-04-02 | Panasonic Corp | ディジタル制御発振回路、周波数シンセサイザ及び無線通信機器 |
US9143313B2 (en) | 2011-08-23 | 2015-09-22 | Nec Corporation | Frequency sweep signal generator, frequency component analysis apparatus, radio apparatus, and frequency sweep signal generating method |
JP2017130886A (ja) * | 2016-01-22 | 2017-07-27 | 株式会社東芝 | 発振器、集積回路、無線通信装置および無線通信方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006319393A (ja) | 通信用半導体集積回路および無線通信装置 | |
EP1175008A3 (en) | Low phase noise frequency converter | |
JPWO2007108534A1 (ja) | 電圧制御発振回路 | |
KR101136246B1 (ko) | 무선 수신기를 동조시키기 위한 시스템 및 방법 | |
JP2007221773A (ja) | Pll変調回路、無線送信装置及び無線通信装置 | |
JP4213172B2 (ja) | Pll発振回路 | |
US7932784B1 (en) | Frequency and phase locked loop synthesizer | |
JP2006080909A (ja) | 位相同期ループ回路 | |
JP4992903B2 (ja) | 局部発振器とこれを用いた受信装置及び電子機器 | |
KR20070013483A (ko) | 자동 주파수 제어 루프 회로 | |
JP2007013898A (ja) | Pll周波数シンセサイザおよびこれを用いた集積回路ならびに通信装置 | |
JP2008193396A (ja) | デジタル制御発振器、このデジタル制御発振器を備えた位相同期ループ及び通信機 | |
US20070176697A1 (en) | Controllable oscillator with output oscillation adjustment and method for producing an output oscillation for use therewith | |
JP2006222939A (ja) | Pll回路 | |
US7202750B2 (en) | Controllable phase locked loop via adjustable delay and method for producing an output oscillation for use therewith | |
JP2006101164A (ja) | 自動周波数調整システム | |
WO2012093424A1 (ja) | デルタシグマ変調型分数分周pll周波数シンセサイザおよびそれを備えた無線通信装置 | |
JP2001320235A (ja) | 電圧制御発振器 | |
US8995506B2 (en) | Transceiver with sub-sampling based frequency synthesizer | |
JP2008067368A (ja) | 電圧制御発振器、並びにそれを用いたpll回路及び無線通信機器 | |
US20030109237A1 (en) | Method and apparatus for fractional-N synthesis | |
JP4327144B2 (ja) | Pll回路におけるアクティブフィルタ。 | |
EP1575179A2 (en) | Demodulation device and demodulation method | |
JP2006319927A (ja) | Afc回路 | |
JP2009273102A (ja) | 周波数変換回路とこれを用いた高周波受信部 |