JP2006101164A

JP2006101164A - 自動周波数調整システム

Info

Publication number: JP2006101164A
Application number: JP2004284442A
Authority: JP
Inventors: Makoto Ikuma; 誠生熊; Yasuo Oba; 康雄大場
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-09-29
Filing date: 2004-09-29
Publication date: 2006-04-13
Also published as: US20060066759A1; CN1756327A

Abstract

【課題】自動周波数調整システムにおいて、周波数分解能を下げることなく、回路規模を大幅に削減する。
【解決手段】本実施形態の自動周波数調整システムは、アンテナ１０、チューナ回路１００、映像ＳＡＷフィルタ１４、映像中間周波数アンプ２０、映像検波器２１、映像アンプ２２、映像ＰＬＬ回路１０２、ＡＦＴ制御回路３６、マイコン１５およびメモリ１６に加え、映像電圧制御発振器２８の自走周波数（フリーラン周波数）のばらつきを低減するための基準ＰＬＬ回路１０３と、受信した映像周波数と正規の映像周波数との大小関係を判別する比較器３５と、映像電圧制御発振器２８の出力信号と基準電圧制御発振回路３０の出力信号とを混合し、その周波数の和信号と差信号を取り出すミキサ３７と、周波数の和信号を取り除いて、周波数の差信号のみを後段に供給するミキサ低域通過フィルタ３８とを備える。
【選択図】図１

Description

本発明は、自動周波数調整（ＡＦＴ）システムに係り、特に、ＡＦＴシステム内の局部発振回路の発振周波数を制御するディジタル方式のＡＦＴ制御回路を備える、例えば、テレビジョン受信機やテレビジョンチューナ内蔵のビデオ再生装置の分野に関する。

近年、テレビジョン受信機において、映像信号と音声信号を正確に受信するために、ディジタル方式のＡＦＴ制御回路が使用されるようになってきている。

ＡＦＴ制御回路とは、映像中間周波信号処理回路（ＶＩＦ回路）に入力される映像中間周波数を測定し、この値と正規の映像中間周波数との差の値をマイコンを介して前段の局部発振器に送り、映像中間周波数を正規の周波数に自動的に補正するものである。映像中間周波数は、例えば日本国内であれば常に一定の５８．７５ＭＨｚになるようにし、アメリカ合衆国内であれば常に一定の４５．７５ＭＨｚになるようにしている。

しばしば問題となるのは、放送チャネルを変換してケーブルで再送信するＣＡＴＶ等においては、映像搬送周波数自身が基準周波数よりもずれている場合があり、映像中間周波数が正規の周波数よりもずれてしまうことがある点である。

アナログ方式のＡＦＴ制御回路では、映像中間周波数の測定はアナログ処理によって行っているため、電源電圧の影響、周囲温度の影響およびトランジスタ、容量並びに抵抗といった回路素子のばらつきの影響を受けやすい。このため、周波数の分解能を一般に必要とされる１０ｋＨｚ程度に抑えるために、回路構成は複雑になり、また、ＩＣの最終検査工程にて微調整するためコストアップにもつながってしまう。

しかしながら、ディジタル方式のＡＦＴ制御回路では、受信した映像中間周波数をディジタル的に周波数カウントしているため、電源電圧の影響、ＩＣの周囲温度の影響および回路素子の影響を受けることはない。したがって、回路規模にも依るが、比較的容易に周波数の測定分解能を１０ｋＨｚ程度にすることができる。

従来のディジタル方式のＡＦＴ制御回路では、受信した映像中間周波数を直接にカウントし、その結果を前段の局部発振器に送り、映像中間周波数の自動調整を実施している。しかしながら、５８．７５ＭＨｚの映像中間周波数に対して、必要とされる周波数分解能は１０ｋＨｚ程度であり、非常に高精度の周波数カウンタが必要とされる。分周器を介さずに映像中間周波数を直接にカウントすると周波数分解能は良くなるものの、周波数カウンタ回路の規模は非常に大きくなりコストアップになる。一方、映像中間周波数を分周器を介してカウントすると、分周比によるが、周波数カウンタの回路規模は小さくなるものの周波数分解能が悪くなってしまう。

市場の要望は、当然ながら、自動周波数調整の精度を高め、安いＩＣを提供することであるが、従来の方法では、これら２点を両立することが困難であった。

以下に、従来のディジタルＡＦＴ制御回路の動作について、図１１を参照しながら説明する。図１１は、従来の自動周波数調整システムの構成を示す回路図である。

図１１に示すように、従来のディジタルＡＦＴ制御回路を制御するシステムは、大別して、アンテナ１０と、アンテナ１０で受信したテレビ高周波信号から希望のチャンネル周波数を選択し、映像中間周波数信号に変換するチューナ回路１００と、映像中間周波信号から映像信号を検波する映像中間周波信号処理回路１０１とを備えている。

次に、図１１に示すディジタルＡＦＴ制御回路の動作について説明する。まず、アンテナ１０においてＵＨＦ帯またはＶＨＦ帯のテレビ高周波信号が受信されると、高周波アンプ１１では、テレビ高周波信号のうち希望のチャンネル周波数が選局されて増幅される。１ｓｔミキサ回路１２では、高周波アンプ１１からの信号と局部発振器１３からの信号とが混合されて映像中間周波数信号に変換される。例えば日本国内であれば、この映像中間周波数信号は５８．７５ＭＨｚである。

映像ＳＡＷフィルタ（表面弾性波フィルタ）１４は、映像中間周波数信号の帯域通過フィルタとしての特性を有している。したがって、映像ＳＡＷフィルタ１４では、映像中間周波信号のみが弁別され通過する。映像中間周波信号は映像中間周波数アンプ２０によって増幅された後に映像検波器２１に印加される。映像中間周波数アンプ２０の出力信号は、映像位相検波器２５、映像低域通過フィルタ（ＬＰＦ）２７、映像電圧制御発振器（ＶＣＯ）２８および移相器２６からなる映像ＰＬＬ回路１０２にも印加される。

この映像ＰＬＬ回路１０２では、映像電圧制御発振器２８から出力された信号は、移相器２６によって位相をシフトされた後、映像位相検波器２５に入力される（信号ａ）。また、映像位相検波器２５には、映像中間周波数アンプ２０の出力信号（信号ｂ）もまた入力される。映像位相検波器２５では、信号ａと信号ｂとの周波数差（移相差）を検出し、この周波数差は映像低域通過フィルタ２７に入力される。この周波数差は映像低域通過フィルタ２７において平滑化されて周波数制御電圧となり、映像電圧制御発振器２８へフィードバックされる。そして、映像電圧制御発振器２８の周波数が映像中間周波数になり、かつ、信号ａと信号ｂとの位相差が９０度となるように動作する。

一方、移相器２６では信号ａに対して位相が９０度シフトされた信号ｃが生成され、信号ｃは映像検波器２１に入力される。この信号ｃの位相と映像中間周波数アンプ２０からの出力信号の位相とは等しくなるため、映像検波器２１は映像信号を同期検波し、映像信号を出力することになる。

映像中間周波数に同期した映像電圧制御発振器２８の出力は、１／Ｌ分周器９０によって分周されて、ディジタル方式の自動周波数調整の機能を有するＡＦＴ制御回路９１に入力される。ＡＦＴ制御回路９１に設けられた周波数カウンタ（図示せず）によって、映像中間周波数は直接にカウントされる。ただし、ここで、映像電圧制御発振器２８の出力信号の代わりに、移相器２６の出力の信号（図１１に示す信号ａまたは信号ｃ）をカウントしても構わない。

また、この周波数カウントは、正確な基準周波数によって実施されており、通常、水晶振動子ＸｔａｌＯＳＣ３３の発振周波数を利用している。この周波数は、例えば、３．５８ＭＨｚや４．００ＭＨｚであり、精度は数ｋＨｚと比較的高い。

ディジタル方式のＡＦＴ制御回路９１の出力特性は、正規の映像中間周波数と受信した映像中間周波数の周波数差をディジタル信号で表したものであり、その仕様はセットメーカやチューナーパックのメーカによって様々である。周波数を弁別する閾値は、例えば、０ｋＨｚ、±５０ｋＨｚ、±１００ｋＨｚ、±１５０ｋＨｚと、周波数差に応じていくつかの段階に分けられている。また、その閾値の交差周波数には、１０ｋＨｚ程度の周波数分解能が必要となっている。映像中間周波数は、日本国内の場合は５８．７５ＭＨｚであるから、これに比べると、非常に高い周波数分解能が必要であることがわかる。ＡＦＴ制御回路９１の出力特性であるディジタル信号は、マイコン１５を介して局部発振器１３にフィードバックされており、受信周波数が変化した場合においても、映像中間周波数が自動調整され、常に、正規の５８．７５ＭＨｚになるように動作する。

以上のように、従来では、図１１のディジタルＡＦＴ制御回路９１の出力特性により、１ｓｔミキサ回路１２の出力の映像中間信号周波数が一定となるような制御が行われる。
特開平１１−２５２４７８号公報

前記従来の構成においては、受信した映像中間周波数に同期した映像電圧制御発振器２８の出力信号は、１／Ｌ分周器９０によって分周され、ディジタル方式のＡＦＴ制御回路９１によって周波数カウントされる。ここでは、先述したように、映像中間周波数５８．７５ＭＨｚを１０ｋＨｚ程度の分解能で周波数カウントするシステムが必要とされる。仮に、１／Ｌ分周器９０の分周比を大きくした場合は、周波数の分解能は上がるが、周波数カウンターの回路規模は非常に大きくなりコストアップにつながる。逆に、１／Ｌ分周器９０の分周比を小さくした場合は、周波数カウンターの回路規模は小さくなるものの、周波数の分解能は悪化してしまう。

このように、周波数分解能の向上と周波数カウンターの回路規模の削減とは相反するものとなっているため、従来では、周波数分解能が必要最小限の１０ｋＨｚ程度になるように１／Ｌ分周器９０の分周比を設定して、できる限り回路規模を小さくし、コストアップにならないようにしている。しかしながら、この場合には十分に回路規模を小さくすることができないという不具合があった。

本発明は、周波数分解能を下げることなく、かつ、回路規模を大幅に削減する手段を講ずることにより、性能アップとコスト削減を両立した自動周波数調整システムを提供することを目的とする。

本発明の第１の自動周波数調整システムは、第１の電圧制御発振回路と、前記第１の電圧制御発振回路の出力信号と映像中間周波信号との位相を比較する第１の位相検波回路と、前記位相検波回路の出力を平滑化して、前記第１の電圧制御発振回路へ第１の周波数制御電圧をフィードバックする第１の低域通過フィルタとを含む第１の位相同期回路と、外部の高安定周波数源からの周波数に同期して前記正規の映像中間周波数で発振している第２の電圧制御発振回路と、前記第１の電圧制御発振回路から出力される周波数と前記第２の電圧制御発振回路から出力される周波数と混合した混合成分を出力するミキサと、前記ミキサから出力される前記混合成分のうち、周波数の高い和成分を減衰させ、周波数の低い差成分を通過させる第２の低域通過フィルタと、前記第１の電圧制御発振回路の発振周波数と、前記正規の映像中間周波数との大小関係を判別する比較器と、前記比較器の出力信号と前記第２の低域通過フィルタの出力信号とが入力され、前記正規の映像中間周波数と受信した中間周波数との周波数差をカウントし、前記周波数差に応じたディジタル信号を出力するＡＦＴ制御回路とを備える。

これにより、非同期カウンタ、ゲート回路、ラッチ回路、デコーダ回路等の回路規模が削減される。本発明のシステムでは、周波数分解能は低下しないため、性能アップとコスト削減とを実現することができる。

前記第１の電圧制御発振回路と前記第２の電圧制御発振回路の発振周波数は同一周波数か、あるいはその周波数差は映像中間周波数に比べて極めて小さいことが好ましい。これにより、ミキサにおいて正確に混合成分を出力することができる。

前記第１の周波数制御電圧は前記映像中間周波数に比例し、前記比較器は、前記第１の周波数制御電圧とあらかじめ設定した基準電圧との大小関比較することにより、前記受信した映像中間周波数と前記正規の映像中間周波数の大小関係を判別してもよい。

前記比較器における前記基準電圧は、前記受信した映像中間周波数が前記正規の映像中間周波数である場合の前記第１の周波数制御電圧と等しくなるようにあらかじめ設定されていてもよい。

前記比較器は、前記第１の周波数制御電圧に対するヒステリシス特性を有することが好ましい。この場合には、比較器の出力が不安定になるのを防止することができる。

前記第２の電圧制御発振回路は、前記第１の電圧制御発振回路と実質的に同一の構成を有し、前記第２の電圧制御発振回路の出力信号を分周する第１の分周器と、前記外部の高安定周波数源の出力信号を分周する第２の分周器と、前記第１の分周器からの出力信号と前記第２の分周器からの出力信号との位相比較をする第２の位相検波回路と、前記第２の位相検波回路の出力信号を平滑化して、第２の周波数制御電圧を前記第２の電圧制御発振回路へフィードバックする第３の低域通過フィルタとを含む第２の位相同期回路をさらに備え、前記第２の周波数制御電圧が前記第１の電圧制御発振回路にも供給されることにより、前記第１の電圧制御発振回路の自走周波数は、前記正規の映像中間周波数に等しいように自動調整されていてもよい。

前記ＡＦＴ制御回路からの出力信号を受ける局部発振回路をさらに備え、前記局部発振回路は、前記ＡＦＴ制御回路からの出力信号によって、アンテナから受信したテレビジョン信号である受信信号を映像中間周波数に周波数変換するための高周波数信号を発生してもよい。

本発明の第２の自動周波数調整システムは、第１の電圧制御発振回路と、前記第１の電圧制御発振回路の出力信号と映像中間周波信号との位相を比較する第１の位相検波回路と、前記位相検波回路の出力を平滑化して、前記第１の電圧制御発振回路へ第１の周波数制御電圧をフィードバックする第１の低域通過フィルタとを含む第１の位相同期回路と、外部の高安定周波数源からの周波数に同期して基準の映像中間周波数で発振している第２の電圧制御発振回路と、前記第１の電圧制御発振回路から出力される周波数と前記第２の電圧制御発振回路から出力される周波数と混合した混合成分を出力するミキサと、前記ミキサから出力される前記混合成分のうち、周波数の高い和成分を減衰させ、周波数の低い差成分を通過させる第２の低域通過フィルタと、前記比較器の出力信号と前記第２の低域通過フィルタの出力信号とが入力され、正規の映像中間周波数と受信した中間周波数との周波数差をカウントし、前記周波数差に応じたディジタル信号を出力するＡＦＴ制御回路とを備え、前記受信した映像中間周波数が最大限に変化しても、前記第１の前記電圧制御発振回路と前記第２の電圧制御発振回路の発振周波数の大小関係が変化しないように、前記第１の電圧制御発振回路から出力される発振周波数と、前記第２の電圧制御発振回路から出力される発振周波数との値の差が設定されていることを特徴とする。

前記第２の電圧制御発振回路は、前記第１の電圧制御発振回路の発振周波数と近似する発振周波数を出力することができる構成を有し、前記第２の電圧制御発振回路の出力信号を分周する第１の分周器と、前記外部の高安定周波数源の出力信号を分周する第２の分周器と、前記第１の分周器からの出力信号と前記第２の分周器からの出力信号との位相比較をする第２の位相検波回路と、前記第２の位相検波回路の出力信号を平滑化して、第２の周波数制御電圧を前記第２の電圧制御発振回路へフィードバックする前記第３の低域通過フィルタとを含む第２の位相同期回路をさらに備え、前記第２の周波数制御電圧が前記第２の電圧制御発振回路にも供給されることにより、前記第１の電圧制御発振回路の自走周波数は、前記正規の映像中間周波数に等しいように自動調整されていてもよい。ここで、「第２の電圧制御発振回路が第１の電圧制御発振回路の発振周波数と近似する」とは、具体的には第２の電圧制御発振回路の発振周波数が第１の電圧制御発振回路の発振周波数に対して数ＭＨｚだけ異なることをいう。

本発明では、周波数分解能を低下させることなく、回路規模を大幅に削減することができ、性能アップとコスト削減を両立した自動周波数調整システムを提供することができる。

以下、本発明の実施形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は本発明の第１の実施形態における自動周波数調整システムの構成を示す回路図であり、図１において従来例と同一部分には同一符号を用いている。具体的には、本実施形態に係るアンテナ１０、チューナ回路１００、映像ＳＡＷフィルタ１４、映像中間周波数アンプ２０、映像検波器２１、映像アンプ２２、映像ＰＬＬ回路１０２、マイコン１５およびメモリ１６は、従来のものと同様の構成であり、同様の機能を果たしている。

そして、本実施形態の自動周波数調整システムでは、映像電圧制御発振器２８の自走周波数（フリーラン周波数）のばらつきを低減するために、基準ＰＬＬ回路１０３が設けられている。

さらに、受信した映像中間周波数と正規の映像中間周波数との大小関係を判別する比較器３５と、映像電圧制御発振器２８の出力信号と基準電圧制御発振回路３０の出力信号とを混合し、その周波数の和信号と差信号を取り出すミキサ３７と、周波数の和信号を取り除いて、周波数の差信号のみを後段に供給するミキサ低域通過フィルタ３８と、比較器３５からの出力信号とミキサ低域通過フィルタ３８からの出力信号を受信し、受信した映像中間周波数と正規の映像中間周波数の周波数差を出力するＡＦＴ制御回路３６とが設けられている。

次に、本実施形態の自動周波数調整システムの動作を説明する。まず、映像電圧制御発振器２８の自走周波数のばらつきを低減するための基準ＰＬＬ回路１０３の動作を説明する。基準ＰＬＬ回路１０３は、正規の映像中間周波数５８．７５ＭＨｚを生成するものであり、正確な基準周波数を得るために、水晶振動子ＸｔａｌＯＳＣ３３の発振周波数が利用されている。この発振周波数は、例えば、３．５８ＭＨｚまたは４．００ＭＨｚであり、周波数精度は数ｋＨｚであり、比較的高い精度を有している。

まず、基準電圧制御発振回路３０の出力は、１／Ｎ分周器３１によって１／Ｎに分周され、基準位相検波器３２に入力される。一方、水晶振動子ＸｔａｌＯＳＣ３３の出力は、１／Ｍ分周器３４によって１／Ｍに分周され、基準位相検波器３２に入力される。基準位相検波器３２は、１／Ｎ分周器３１からの出力と１／Ｍ分周器３４からの出力との周波数差（移相差）を検出して、基準低域通過フィルタ２９に出力する。この基準位相検波器３２の出力は基準低域通過フィルタ２９で平滑化されて周波数制御電圧となり、基準電圧制御発振回路３０へ供給されてフィードバックする。以上の動作により、基準電圧制御発振回路３０の周波数が正規の映像中間周波数５８．７５ＭＨｚになりＰＬＬ回路としての機能が実現される。

同時に、基準低域通過フィルタ２９で平滑化された基準位相検波器３２の出力電圧は、周波数制御電圧ｔとして映像電圧制御発振器２８にも供給され、映像電圧制御発振器２８の自走周波数（フリーラン周波数）は、正規の映像中間周波数５８．７５ＭＨｚとなる。一方、受信した映像中間周波数に対応した周波数制御電圧ｓは、映像低域通過フィルタ２７から映像電圧制御発振器２８へ供給される。このため、映像電圧制御発振器２８において、制御電圧ｔによって、自走周波数は、正規の映像中間周波数５８．７５ＭＨｚとなり、また、制御電圧ｓによって、受信した映像中間周波数に同期するように動作する。

ここで映像電圧制御発振器２８と基準電圧制御発振回路３０は、同等の回路構成、同等の素子および同等のマスクレイアウトで構成され、また、基準低域通過フィルタ２９において、映像電圧制御発振器２８および基準電圧制御発振回路３０へ周波数制御電圧を出力するそれぞれの回路は、同等の回路構成および同等の素子を使用して構成される。

このような構成により、映像電圧制御発振器２８の発振周波数は基準電圧制御発振回路３０の発振周波数と同等の温度依存性およびばらつき依存性をもった制御電圧で制御されることになる。基準電圧制御発振回路３０の発振周波数はＰＬＬ回路１０３により正規の映像中間周波数に等しくなり、温度依存性および素子ばらつきへの依存性が極めて少ないため、同じ制御電圧によって制御される映像電圧制御発振器２８の自走周波数が温度によって変動したり量産時に素子ばらつきが生じたりするおそれを回避することができるようになる。これにより、映像電圧制御発振器２８と基準電圧制御発振回路３０との周波数差は小さくなる。以上のことから、映像ＰＬＬ回路１０２は同期はずれのない優れた特性を有することになる。

ここで、前記したように水晶振動子ＸｔａｌＯＳＣ３３の発振周波数は、セットメーカやチューナーパックメーカにより、例えば、３．５８ＭＨｚ、４．００ＭＨｚと使い分けられている。また、映像中間周波数は、ここでは日本の５８．７５ＭＨｚとしたが、アメリカ合衆国の４５．７５ＭＨｚ等の他の周波数にしてもよい。１／Ｎ分周器３１や１／Ｍ分周器３４の分周比は、それぞれに応じて最適値が決定される。

次に、本実施形態における自動周波数調整システムについて説明する。まず、ミキサ３７は、受信した映像中間周波数に同期した映像電圧制御発振器２８の出力信号と、正確に正規の映像中間周波数で発振している基準電圧制御発振回路３０の出力信号とを混合し、これら２つの電圧制御発振回路２８, ３０の周波数の和成分と差成分とを抽出する。ミキサ３７の後段のミキサ低域通過フィルタ３８では、発振周波数の高い和成分を取り除き、発振周波数の低い差成分のみを通過するようにフィルタ定数を設定している。なお、この２つの発振器の周波数差は、映像電圧制御発振器２８と基準電圧制御発振回路３０の周波数差の絶対値であり、映像電圧制御発振器２８から出力された周波数と基準電圧制御発振回路３０から出力された周波数との大小関係はこの回路では判断できないものとなっている。

次に、映像低域通過フィルタ２７の出力電圧は、映像電圧制御発振器２８の制御電圧として動作すると同時に、比較器３５にも入力されており、正規の映像中間周波数と受信した映像中間周波数の大小関係を判別することにも利用される。図６は、第１の実施形態において、比較器３５の２つの入力信号を示すグラフ図である。図６に示すように、映像電圧制御発振器２８からの出力電圧４０は受信した映像中間周波数に依存して変化する。一方、映像低域通過フィルタ２７からの基準電圧４１は、受信した映像中間周波数が正規の映像中間周波数に等しいときに出力電圧４０と等しくなるようにあらかじめ設定したものである。

そして、この比較器３５は、“０”、“１”の２値を出力する比較器であり、例えば、受信した映像中間周波数が正規の映像中間周波数よりも低ければ、出力電圧４０は基準電圧４１よりも低くなり、比較器３５は“０”を出力する。逆に、受信した映像中間周波数が正規の映像中間周波数よりも高ければ、出力電圧４０は基準電圧４１よりも高くなり、比較器３５は“１”を出力する。そして、比較器３５の出力電圧は、後段のディジタル方式のＡＦＴ制御回路３６に提供される。

なお、受信した映像中間周波数が正規の映像中間周波数と完全に等しい場合は、比較器３５の出力は不安定になる可能性があるので、映像電圧制御発振器２８の数ｋＨｚの周波数に相当する出力電圧４０に対して、比較器３５にヒステリシス特性を持たせることが望ましい。

また、この映像電圧制御発振器２８からの出力の数ｋＨｚの周波数に相当する出力電圧４０の電圧は数ｍＶ〜数１０ｍＶと非常に小さいため、比較器３５は増幅器の機能も有することが望ましい。

以上の説明のように、映像電圧制御発振器２８の出力と基準電圧制御発振回路３０の出力との周波数差の絶対値はミキサ３７によって判別され、その大小関係は、比較器３５によって判別される。これらの２つの結果を用いることにより、受信した映像中間周波数と正規の映像中間周波数の差が決定されることになる。

次に、この周波数をカウントする機能を有するＡＦＴ制御回路３６について説明する。図２および図３はＡＦＴ制御回路３６の構成を詳細に示す回路図であり、図４は出力特性の例を示す表図である。

図２に示すように、ＡＦＴ制御回路３６は、水晶振動子ＸｔａｌＯＳＣ３３からの出力を受ける分周器５４と、ミキサ低域通過フィルタ３８の出力と分周器５４からの出力（RESET1）を受ける非同期カウンタ５３と、非同期カウンタ５３からの出力（D1'〜D3'）と分周器５４からの出力（RESET2）を受けるラッチ回路５２と、ラッチ回路５２からの出力（D1〜D3）、分周器からの出力（KEEP）および比較器からの出力（D4）を受けるデコーダ５１と、デコーダ５１からの出力を受けるパラレルシリアル変換回路５０とで構成されている。

図３に示すように、非同期カウンタ５３はＤフリップフロップＦ０〜Ｆ６とゲートＧ１〜Ｇ３で構成されている。また、ラッチ回路５２はＤフリップフロップＦ７〜Ｆ９で構成されている。なお、図３の回路構成では、ＸｔａｌＯＳＣ３３の周波数が４．００ＭＨｚ設定され、周波数カウントの基準信号であるＲＥＳＥＴ１が分周器５４によって１１分周されるように設定されている。また、図４に示すように、周波数弁別の閾値は、０ｋＨｚ、±５０ｋＨｚ、±１００ｋＨｚ、±１５０ｋＨｚとなるように設定されている。

次に、本実施形態におけるＡＦＴ制御回路３６等の動作について、図５を参照しながら説明する。図５は図２および図３に示す回路のうち主要箇所に入出力される信号のタイミングを示すタイミングチャート図である。なお、図５に示すＡ０〜Ａ２の出力信号は、図２に示す回路において、パラレルシリアル変換回路５０およびマイコン１５を介し、局部発振器１３に入力される。そして、局部発振器１３は、映像中間周波数が正規の周波数になるように動作することになる。まず、ＸｔａｌＯＳＣ３３の周波数は分周器５４にて分周され、信号ＲＥＳＥＴ１を出力する。非同期カウンタ５３は、この信号ＲＥＳＥＴ１が“１”の期間、ミキサ低域通過フィルタ３８を介したミキサ３７の出力信号を非同期でカウントする。ミキサ３７からの出力の周波数の増加とともに、ゲート回路の信号Ｄ１’〜Ｄ３’のうち５０ｋＨｚに相当するＤ１’が“１”となり、次に１００ｋＨｚに相当するＤ２’が“１”となり、最後に１５０ｋＨｚに相当するＤ３’が“１”となるように動作する。

ラッチ回路５２では、Ｄ１’、Ｄ２’、Ｄ３’の信号がいったん“１”となると、その値を保持するように動作し、それぞれの信号をＤ１、Ｄ２、Ｄ３として出力する。このデータの保持は、分周器５４から出力されるＲＥＳＥＴ２が図５に示すように“０”になるまでの期間、続くことになる。

図４に示す例では、比較器３５より送られてくるＤ４は最上位ビット（ＭＳＢ）となり、Ｄ１〜Ｄ３のデータと合わせて、デコーダ５１によって所望のＡ０〜Ａ２の信号に変換される。そして、パラレルシリアル変換回路５０を通して、マイコン１５にフィードバックされる。ここで、図５に示すように、分周器５４は、ラッチ回路５２をリセットする信号ＲＥＳＥＴ２を出力する前に後段のデコーダ５１に信号ＫＥＥＰを送り、Ｄ１〜Ｄ３の信号が映像中間周波数に応じて変化する前に、Ａ０〜Ａ２の信号を保持するようにしている。

本実施形態のシステムでは、従来と比較して回路規模が大幅に削減される。具体的には、まず非同期カウンタ５３の大幅削減が可能である。つまり、従来では、１／Ｌ分周器９０（図１１に示す）を介さない場合には５８．７５ＭＨｚの信号（または、例えば１／４の分周器を介したとしても１４．６８７５ＭＨｚ（＝５８．７５ＭＨｚ／４）の信号）を周波数カウントしていたものが、本発明では、最大でも数１００ｋＨｚの信号を周波数カウントすれば十分になっている。これにより、Ｆ０〜Ｆ６に該当する１／２の分周器機能を有するフリップフロップを大幅に削減することができる。具体的には、従来回路では１５個程度のフリップフロップが必要であるが、本発明では７個程度となり、８個程度（５８．７５ＭＨｚ／１５０ｋＨｚ＝３９２＞２⁸）は削減され、回路規模は半分程度となる。

また、ゲート回路Ｇ１〜Ｇ３の削減も可能である。つまり、ゲート回路Ｇ１〜Ｇ３は、ある所望の周波数をカウントして、Ｄ１’〜Ｄ３’を出力する。従来では、ゲート回路Ｇ１〜Ｇ３への入力周波数が５８．７５ＭＨｚ±１５０ｋＨｚ程度であり、所望の周波数を１０ｋＨｚ程度の分解能でカウントするためには、Ｆ０〜Ｆ６に該当する分周器機能を有するフリップフロップの数が多くなるため、１つのゲート回路あたりの入力ポート数も多くなり、回路規模も大きくなっていた。しかしながら、本発明ではカウント数が１５０ｋＨｚ程度であるため、１つのゲート回路あたりの入力ポート数が少なくなり、ゲート回路の規模は小さくなる。具体的には、従来では、ゲート回路の入力ポート数は最大でフリップフロップの数と等しく１５個程度であったものが、本発明では最大で７個程度となり、各ゲート回路の入力ポートの縮小に伴い、回路規模が縮小する。また、従来例では、受信した映像中間周波数は、正規の映像中間周波数に対して大と小の２つの極性を有しているため、この２つの極性をカウントする必要があったが、本発明では、大小の極性の判定信号は比較器３５より送られるため、周波数差の絶対値のみをカウントすればよく、ゲートＧ１〜Ｇ３の数が半分に削減されることになる。具体的には、従来は、０ｋＨｚ、±５０ｋＨｚ、±１００ｋＨｚ、±１５０ｋＨｚの合計７つの周波数をカウントしていたが、本発明では、絶対値の０ｋＨｚ、５０ｋＨｚ、１００ｋＨｚ、１５０ｋＨｚの合計４つの周波数をカウントすればよいため、ゲートの数が約半分に削減されることになる。

つまり、フリップフロップの数の半減に伴い、ゲート回路１個当たりの入力ポート数が半減する。また、周波数差の絶対値のみをカウントすればよいためゲート回路の数も半減する。このため、ゲート回路の規模はトータルで１／４程度となる。

さらに、ラッチ回路５２の回路規模も、非同期カウンタ５３の出力信号（Ｄ１’からＤ３’）が半減することにより、半減する。

さらに、デコーダ５１においても比較器３５より極性が送られてくるため、デコードするビットが１つ減る。したがって、デコーダ５１の回路規模も削減される。

本実施形態では、以上に述べたように回路規模が削減される結果、従来と比べて、回路規模をおおよそ１／４程度まで削減することができる（７５％程度の削減）。つまり、周波数分解能を全く下げずに回路規模を大幅に削減することができるため、性能アップとコスト削減を両立した自動周波数調整システムを提供することができる。

なお、本発明では映像中間周波数が日本国内の５８．７５ＭＨｚであるため、映像電圧制御発振器２８の発振周波数と基準電圧制御発振回路３０の発振周波数は５８．７５ＭＨｚとして説明したが、例えばアメリカ合衆国内では、映像中間周波数は４５．７５ＭＨｚであり、映像電圧制御発振器２８の発振周波数と基準電圧制御発振回路３０の発振周波数も４５．７５ＭＨｚとなることは言うまでもない。

（第２の実施形態）
図７は本発明の第２の実施形態における自動周波数調整システムの構成を示す回路図であり、図７において従来例や第１の実施形態と同一部分は同一符号を用いている。具体的には、本実施形態に係るアンテナ１０、チューナ回路１００、映像ＳＡＷフィルタ１４、映像中間周波数アンプ２０、映像検波器２１、映像アンプ２２、映像ＰＬＬ回路１０２、マイコン１５およびメモリ１６は、従来のものと同様の構成であり、同様の機能を果たしている。

本実施形態の自動周波数調整システムでは、映像電圧制御発振器２８の自走周波数（フリーラン周波数）のばらつきを低減するために、第１の実施形態と同様の基準ＰＬＬ回路１０４を設けている。ただし、第１の実施形態では、映像電圧制御発振器２８の発振周波数と基準電圧制御発振回路３０の発振周波数は同一周波数としたが、第２の実施形態では、異なる周波数であることを特徴にしている。

そして、本自動周波数調整システムでは、映像電圧制御発振器２８の出力信号と基準電圧制御発振回路７０の出力信号とを混合し、その周波数の和信号と差信号を取り出すミキサ３７と、周波数の和信号を取り除いて、周波数の差信号のみを後段に供給するミキサ低域通過フィルタ３８と、ミキサ低域通過フィルタ３８の出力信号から、受信した映像中間周波数と正規の映像中間周波数の周波数差を出力するＡＦＴ制御回路７２とが設けられている。なお、第１の実施形態では、受信した映像中間周波数と基準の映像中間周波数との大小関係を判別する比較器３５を設けたが、第２の実施形態では設けていない。

次に、本実施形態の自動周波数調整システムについて説明する。なお、本自動周波数調整システムでは、基準ＰＬＬ回路１０４以外の構成や機能は従来と同様である。

まず、映像電圧制御発振器２８の自走周波数（フリーラン周波数）のばらつきを低減するための基準ＰＬＬ回路１０４の動作を説明する。基準ＰＬＬ回路１０４では、正規の映像中間周波数５８．７５ＭＨｚとは数ＭＨｚ異なる基準発振周波数が生成される。基準ＰＬＬ回路１０４では、正確な基準周波数を得るために、水晶振動子ＸｔａｌＯＳＣ３３の発振周波数が利用されている。この発振周波数は、例えば、３．５８ＭＨｚまたは４．００ＭＨｚであり、周波数精度は数ｋＨｚであり、比較的高い精度を有している。

基準電圧制御発振回路７０の出力は、１／Ｑ分周器７１によって１／Ｑに分周され、基準位相検波器３２に入力される。一方、水晶振動子ＸｔａｌＯＳＣ３３の出力は、１／Ｍ分周器３４によって１／Ｍに分周され、基準位相検波器３２に入力される。基準位相検波器３２では、これら２つの周波数差（移相差）が検出され、この基準位相検波器３２の出力は基準低域通過フィルタ２９で平滑化されて周波数制御電圧となり基準電圧制御発振回路７０へ供給されてフィードバックする。以上の動作により、基準電圧制御発振回路７０の周波数が正規の映像中間周波数５８．７５ＭＨｚと数ＭＨｚ異なる基準発振周波数となりＰＬＬ回路としての機能が実現される。

同時に、基準低域通過フィルタ２９で平滑化された基準位相検波器３２の出力電圧は、基準電圧制御発振回路７０と映像電圧制御発振器２８の発振周波数差を考慮に入れた周波数制御電圧ｔとして映像電圧制御発振器２８にも供給され、映像電圧制御発振器２８の自走周波数（フリーラン周波数）は、正規の映像中間周波数５８．７５ＭＨｚとなる。一方、受信した映像中間周波数に対応した周波数制御電圧ｓは、映像低域通過フィルタ２７から映像電圧制御発振器２８へ供給される。このため、映像電圧制御発振器２８において、制御電圧ｔによって、自走周波数は、正規の映像中間周波数５８．７５ＭＨｚとなり、また、制御電圧ｓによって、受信した映像中間周波数に同期するように動作する。

ここで映像電圧制御発振器２８と基準電圧制御発振回路７０は、同等の回路構成、同等の素子および同等のマスクレイアウトで構成され、また、基準低域通過フィルタ２９において、映像電圧制御発振器２８および基準電圧制御発振回路７０へ周波数制御電圧を出力するそれぞれの回路は、同等の回路構成および同等の素子を使用して構成される。ただし、発振器の制御電圧は同等でありながら発振周波数を異なるものとするために、例えば、マルチバイブレータ形式の発振器であれば、負荷の容量値を変えるなどの変更を行う。しかしながら、変更は必要最小限であり、極めて近似した回路となっている。

このような構成により、映像電圧制御発振器２８の発振周波数は基準電圧制御発振回路７０の発振周波数と同等の温度依存性およびばらつき依存性をもった制御電圧で制御されることになる。基準電圧制御発振回路７０の発振周波数はＰＬＬ回路により基準周波数に等しくなり、温度依存性および素子ばらつきへの依存性が極めて少ないため、同じ制御電圧によって制御される映像電圧制御発振器２８の自走周波数が温度によって変動したり量産時に素子ばらつきが生じたりするおそれを回避することができるようになる。以上のことから、映像ＰＬＬ回路１０２は同期はずれのない優れた特性を有することになる。

次に、本実施形態における自動周波数調整システムについて説明する。まず、ミキサ３７は、受信した映像中間周波数に同期した映像電圧制御発振器２８の出力信号と、正確に基準の周波数で発振している基準電圧制御発振回路７０の出力信号とを混合し、これら２つの電圧制御発振回路の周波数の和成分と差成分を抽出する。ミキサ３７の後段のミキサ低域通過フィルタ３８では、発振周波数の高い和成分を取り除き、発振周波数の低い差成分のみを通過するようにフィルタ定数を設定している。なお、この２つの発振器の周波数差は数ＭＨｚと大きく設定しているため、映像電圧制御発振器２８と基準電圧制御発振回路７０の周波数の大小関係は、受信した映像中間周波数に依らず定まっており、周波数の大小関係は判断する必要がないものとなっている。

このように、映像電圧制御発振器２８と基準電圧制御発振回路７０の周波数差はミキサ３７のみの出力信号によって判別される。つまり、受信した映像中間周波数の基準の周波数との差が決定されることになる。

次に、この周波数をカウントする機能を有するＡＦＴ制御回路７２について説明する。図８は、このＡＦＴ制御回路７２の構成を詳細に示す回路図であり、図９は出力特性の例を示す表図であり、図１０は図８に示す回路のうち主要箇所に入出力される信号のタイミングを示すタイミングチャート図である。なお、図１０に示すＡ０〜Ａ２の出力信号は、パラレルシリアル変換回路８０およびマイコン１５を介し、局部発振器１３に入力される。そして、局部発振器１３は、映像中間周波数が正規の周波数になるように動作することになる。局部発振器１３は、アンテナから受信したテレビジョン信号である受信信号を映像中間周波数に周波数変換するための高周波数信号を発生する。

図８には、ＡＦＴ制御回路７２の詳細が示されている。具体的には、ＡＦＴ制御回路７２は、水晶振動子ＸｔａｌＯＳＣ３３からの出力を受ける分周器８４と、ミキサ低域通過フィルタ３８からの出力と分周器８４からの出力（RESET1）を受ける非同期カウンタ８３と、非同期カウンタ８３からの出力（D1'〜D7'）と分周器８４からの出力（RESET2）を受けるラッチ回路８２と、ラッチ回路８２からの出力（D1〜D7）、分周器８４からの出力（KEEP）を受けるデコーダ８１と、デコーダ８１からの出力を受けるパラレルシリアル変換回路８０とで構成されている。

なお、図示は省略するが、第１の実施形態と同様に、非同期カウンタ８３はＤフリップフロップとゲートとで構成され、ラッチ回路８２はＤフリップフロップで構成されている。

次に、本実施形態におけるＡＦＴ制御回路等の動作について、図９を参照しながら説明する。まず、ＸｔａｌＯＳＣ３３の周波数は分周器８４にて分周され、信号ＲＥＳＥＴ１を出力する。非同期カウンタ８３は、この信号ＲＥＳＥＴ１が“１”の期間、ミキサ低域通過フィルタ３８を介したミキサ３７の出力信号を非同期でカウントする。ミキサ出力の周波数の増加とともに、ゲート回路の信号Ｄ１’〜Ｄ３’のうち−１５０ｋＨｚに相当するＤ１’が“１”となり、次に−１００ｋＨｚに相当するＤ２’が“１”となり、順次Ｄ３'、Ｄ４'、Ｄ５'、Ｄ６'が“１”となり、最後に＋１５０ｋＨｚに相当するＤ７’が“１”となるように動作する。

ラッチ回路８２では、Ｄ１’〜Ｄ７’の信号がいったん“１”となると、その値を保持するように動作し、それぞれの信号をＤ１〜Ｄ７として出力する。このデータの保持は、分周器８４から出力されるＲＥＳＥＴ２が図１０に示すように“０”になるまでの期間、続くことになる。

次に、Ｄ７〜Ｄ１のデータは、デコーダ８１によって所望のＡ０〜Ａ２の信号に変換される。そして、パラレルシリアル変換回路８０を通して、マイコン１５にフィードバックされる。ここで、図１０に示すように、分周器８４は、ラッチ回路８２をリセットする信号ＲＥＳＥＴ２を出力する前に後段のデコーダ８１に信号ＫＥＥＰを送り、Ｄ１〜Ｄ７の信号が映像中間周波数に応じて変化する前に、Ａ０〜Ａ２の信号を保持するようにしている。

本実施形態のシステムでは、従来と比較して回路規模が大幅に削減される。具体的には、まず非同期カウンタ８３の大幅削減が可能である。つまり、従来では、１／Ｌ分周器９０（図１１に示す）を介さない場合には５８．７５ＭＨｚの信号（または、例えば１／４の分周器を介したとしても１４．６８７５ＭＨｚ（＝５８．７５ＭＨｚ／４）の信号）を周波数カウントしていたものが、本発明では、最大でも２つの発振器の周波数差である数ＭＨｚ程度の信号を周波数カウントすれば十分になっている。これにより、フリップフロップを大幅に削減することができる。具体的には、従来回路では１５個程度のフリップフロップが必要であるが、本発明では１０個程度となり、５個程度（５８．７５ＭＨｚ／数ＭＨｚＨｚ＞２⁵）は削減され、回路規模は３０％程度削減される。

また、非同期カウンタ８３内のゲート回路の削減も可能である。つまり、ゲート回路は、ある所望の周波数をカウントして、Ｄ１’〜Ｄ７’を出力する。従来では、ゲート回路への入力周波数が５８．７５ＭＨｚ±１５０ｋＨｚ程度であり、所望の周波数を１０ｋＨｚ程度の分解能でカウントするためには、分周器機能を有するフリップフロップの数が多くなるため、１つのゲート回路あたりの入力ポート数も多くなり、回路規模も大きくなっていた。しかしながら、本発明ではカウント数が数ＭＨｚ程度であるため、ゲート回路の規模は小さくなる。具体的には、従来では、ゲート回路の入力ポート数は最大でフリップフロップの数と等しく１５個程度であったものが、本発明では最大１０個程度となり、各ゲート回路の入力ポートの縮小に伴い、回路規模が縮小する。

さらに、ラッチ回路８２の回路規模も、非同期カウンタ８３の出力信号（Ｄ１’からＤ７’）が３０％程度削減することにより、３０％程度削減する。

本実施形態では、以上に述べたように回路規模が削減される結果、従来と比べて、回路規模をおおよそ３０％程度削減することができる。つまり、周波数分解能を全く下げずに回路規模を大幅に削減することができるため、性能アップとコスト削減を両立した自動周波数調整システムを提供することができる。

なお、本発明では映像中間周波数が日本国内の５８．７５ＭＨｚであるため、映像電圧制御発振器２８の発振周波数と基準電圧制御発振回路７０の発振周波数は５８．７５ＭＨｚに近い周波数として説明したが、例えばアメリカ合衆国内では、映像中間周波数は４５．７５ＭＨｚであり、映像電圧制御発振器２８の発振周波数は４５．７５ＭＨｚであり、基準電圧制御発振回路７０の発振周波数も４５．７５ＭＨｚに近い周波数となることは言うまでもない。

本発明の自動周波数調整システムでは、周波数分解能を低下させることなく性能アップおよびコスト削減を実現することができる点で産業上の利用可能性は高い。

本発明の第１の実施形態における自動周波数調整システムの構成を示す回路図である。第１の実施形態におけるＡＦＴ制御回路３６の構成を詳細に示す回路図である。第１の実施形態におけるＡＦＴ制御回路３６の構成を詳細に示す回路図である。第１の実施形態における出力特性の例を示す表図である。図２および図３に示す回路のうち主要箇所に入出力される信号のタイミングを示すタイミングチャート図である。第１の実施形態において、比較器３５の２つの入力信号を示すグラフ図である。本発明の第２の実施形態における自動周波数調整システムの構成を示す回路図である。第２の実施形態におけるＡＦＴ制御回路７２の構成を詳細に示す回路図である。第２の実施形態において、出力特性の例を示す表図である。図８に示す回路のうち主要箇所に入出力される信号のタイミングを示すタイミングチャート図である。従来の自動周波数調整システムの構成を示す回路図である。

符号の説明

１ゲート回路
１０アンテナ
１１高周波アンプ
１２ｓｔミキサ回路
１３局部発振器
１４映像ＳＡＷフィルタ
１５マイコン
１６メモリ
２０映像中間周波数アンプ
２１映像検波器
２２映像アンプ
２５映像位相検波器
２６移相器
２７映像低域通過フィルタ
２８映像電圧制御発振器
２８電圧制御発振回路
２９基準低域通過フィルタ
３０基準電圧制御発振回路
３１１／Ｎ分周器
３２基準位相検波器
３３ＸｔａｌＯＳＣ
３３高安定周波数源
３４１／Ｍ分周器
３５比較器
３６ＡＦＴ制御回路
３７ミキサ
３８ミキサ低域通過フィルタ
５０パラレルシリアル変換回路
５１デコーダ
５２ラッチ回路
５３非同期カウンタ
５４分周器
５８映像中間周波数
７０基準電圧制御発振回路
７１１／Ｑ分周器
７２ＡＦＴ制御回路
８０パラレルシリアル変換回路
８１デコーダ
８２ラッチ回路
８３非同期カウンタ
８４分周器
９０１／Ｌ分周器
９１ＡＦＴ制御回路
９１ディジタルＡＦＴ制御回路

Claims

第１の電圧制御発振回路と、前記第１の電圧制御発振回路の出力信号と映像中間周波信号との位相を比較する第１の位相検波回路と、前記位相検波回路の出力を平滑化して、前記第１の電圧制御発振回路へ第１の周波数制御電圧をフィードバックする第１の低域通過フィルタとを含む第１の位相同期回路と、
外部の高安定周波数源からの周波数に同期して正規の映像中間周波数で発振している第２の電圧制御発振回路と、
前記第１の電圧制御発振回路から出力される周波数と前記第２の電圧制御発振回路から出力される周波数と混合した混合成分を出力するミキサと、
前記ミキサから出力される前記混合成分のうち、周波数の高い和成分を減衰させ、周波数の低い差成分を通過させる第２の低域通過フィルタと、
前記第１の電圧制御発振回路の発振周波数と、前記正規の映像中間周波数との大小関係を判別する比較器と、
前記比較器の出力信号と前記第２の低域通過フィルタの出力信号とが入力され、前記正規の映像中間周波数と受信した中間周波数との周波数差をカウントし、前記周波数差に応じたディジタル信号を出力するＡＦＴ制御回路とを備えることを特徴とする自動周波数調整システム。
請求項１に記載の自動周波数調整システムであって、
前記第１の電圧制御発振回路と前記第２の電圧制御発振回路の発振周波数は同一周波数か、あるいはその周波数差は映像中間周波数に比べて極めて小さいことを特徴とする自動周波数調整システム。
請求項１に記載の自動周波数調整システムであって、
前記第１の周波数制御電圧は前記映像中間周波数に比例し、
前記比較器は、前記第１の周波数制御電圧とあらかじめ設定した基準電圧との大小関係を比較することにより、前記受信した映像中間周波数と前記正規の映像中間周波数の大小関係を判別することを特徴とする自動周波数調整システム。
請求項３に記載の自動周波数調整システムであって、
前記比較器における前記基準電圧は、前記受信した映像中間周波数が前記正規の映像中間周波数である場合の前記第１の周波数制御電圧と等しくなるようにあらかじめ設定されていることを特徴とする自動周波数調整システム。
請求項３に記載の自動周波数調整システムであって、
前記比較器は、前記第１の周波数制御電圧に対するヒステリシス特性を有することを特徴とする自動周波数調整システム。
請求項１に記載の自動周波数調整システムであって、
前記第２の電圧制御発振回路は、前記第１の電圧制御発振回路と実質的に同一の構成を有し、
前記第２の電圧制御発振回路の出力信号を分周する第１の分周器と、
前記外部の高安定周波数源の出力信号を分周する第２の分周器と、
前記第１の分周器からの出力信号と前記第２の分周器からの出力信号との位相比較をする第２の位相検波回路と、
前記第２の位相検波回路の出力信号を平滑化して、第２の周波数制御電圧を前記第２の電圧制御発振回路へフィードバックする第３の低域通過フィルタと
を含む第２の位相同期回路をさらに備え、
前記第２の周波数制御電圧が前記第１の電圧制御発振回路にも供給されることにより、前記第１の電圧制御発振回路の自走周波数は、前記正規の映像中間周波数に等しいように自動調整されていることを特徴とする自動周波数調整システム。
請求項１に記載の自動周波数調整システムであって、
前記ＡＦＴ制御回路からの出力信号を受ける局部発振回路をさらに備え、
前記局部発振回路は、前記ＡＦＴ制御回路からの出力信号によって、アンテナから受信したテレビジョン信号である受信信号を映像中間周波数に周波数変換するための高周波数信号を発生することを特徴とする自動周波数調整システム。
第１の電圧制御発振回路と、前記第１の電圧制御発振回路の出力信号と映像中間周波信号との位相を比較する第１の位相検波回路と、前記位相検波回路の出力を平滑化して、前記第１の電圧制御発振回路へ第１の周波数制御電圧をフィードバックする第１の低域通過フィルタとを含む第１の位相同期回路と、
外部の高安定周波数源からの周波数に同期して基準の映像中間周波数で発振している第２の電圧制御発振回路と、
前記第１の電圧制御発振回路から出力される周波数と前記第２の電圧制御発振回路から出力される周波数と混合した混合成分を出力するミキサと、
前記ミキサから出力される前記混合成分のうち、周波数の高い和成分を減衰させ、周波数の低い差成分を通過させる第２の低域通過フィルタと、
前記比較器の出力信号と前記第２の低域通過フィルタの出力信号とが入力され、正規の映像中間周波数と受信した中間周波数との周波数差をカウントし、前記周波数差に応じたディジタル信号を出力するＡＦＴ制御回路とを備え、
前記受信した映像中間周波数が最大限に変化しても、前記第１の前記電圧制御発振回路と前記第２の電圧制御発振回路の発振周波数の大小関係が変化しないように、前記第１の電圧制御発振回路から出力される発振周波数と、前記第２の電圧制御発振回路から出力される発振周波数との値の差が設定されていることを特徴とする自動周波数調整システム。
請求項８に記載の自動周波数調整システムであって、
前記第２の電圧制御発振回路は、前記第１の電圧制御発振回路の発振周波数と近似する発振周波数を出力することができる構成を有し、
前記第２の電圧制御発振回路の出力信号を分周する第１の分周器と、
前記外部の高安定周波数源の出力信号を分周する第２の分周器と、
前記第１の分周器からの出力信号と前記第２の分周器からの出力信号との位相比較をする第２の位相検波回路と、
前記第２の位相検波回路の出力信号を平滑化して、第２の周波数制御電圧を前記第２の電圧制御発振回路へフィードバックする前記第３の低域通過フィルタと
を含む第２の位相同期回路をさらに備え、
前記第２の周波数制御電圧が前記第２の電圧制御発振回路にも供給されることにより、前記第１の電圧制御発振回路の自走周波数は、前記正規の映像中間周波数に等しいように自動調整されていることを特徴とする自動周波数調整システム。
請求項８に記載の自動周波数調整システムであって、
前記ＡＦＴ制御回路からの出力信号を受ける局部発振回路をさらに備え、
前記局部発振回路は、前記ＡＦＴ制御回路からの出力信号によって、アンテナから受信したテレビジョン信号である受信信号を映像中間周波数に周波数変換するための高周波数信号を発生することを特徴とする自動周波数調整システム。