JPH08195691A - 受信回路 - Google Patents
受信回路Info
- Publication number
- JPH08195691A JPH08195691A JP7004309A JP430995A JPH08195691A JP H08195691 A JPH08195691 A JP H08195691A JP 7004309 A JP7004309 A JP 7004309A JP 430995 A JP430995 A JP 430995A JP H08195691 A JPH08195691 A JP H08195691A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- intermediate frequency
- reference signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
- H03D7/163—Multiple-frequency-changing all the frequency changers being connected in cascade the local oscillations of at least two of the frequency changers being derived from a single oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で受信回路の基準発振器の制御が
良好にできるようにする。 【構成】 受信信号を中間周波信号に変換する変換手段
２，３と、この変換手段２，３に変換用周波数信号を供
給する周波数信号発生手段６，７と、この周波数信号発
生手段６，７に供給する基準信号を発生させる基準信号
発生手段８と、中間周波信号を検波して検波信号により
基準信号発生手段８が出力する基準信号の周波数を制御
する検波手段２１，２２とを備え、検波手段として、変
換手段３が出力する中間周波信号と、この中間周波信号
の遅延信号との位相比較を行い、この位相比較による位
相差信号に基づいて基準信号発生手段が出力する基準信
号の周波数を制御するようにした。
良好にできるようにする。 【構成】 受信信号を中間周波信号に変換する変換手段
２，３と、この変換手段２，３に変換用周波数信号を供
給する周波数信号発生手段６，７と、この周波数信号発
生手段６，７に供給する基準信号を発生させる基準信号
発生手段８と、中間周波信号を検波して検波信号により
基準信号発生手段８が出力する基準信号の周波数を制御
する検波手段２１，２２とを備え、検波手段として、変
換手段３が出力する中間周波信号と、この中間周波信号
の遅延信号との位相比較を行い、この位相比較による位
相差信号に基づいて基準信号発生手段が出力する基準信
号の周波数を制御するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、無線信号などを受信す
る受信回路に関し、特に受信周波数などを決める基準周
波数の発振器の制御に関する。
る受信回路に関し、特に受信周波数などを決める基準周
波数の発振器の制御に関する。
【０００２】
【従来の技術】従来の受信回路の一例として、図７に示
す回路がある。この図７において、１はアンテナを示
し、このアンテナ１で受信した無線信号を、第１の混合
器２に供給し、この第１の混合器２で第１のＰＬＬ回路
（フェーズ・ロックド・ループ回路）６が出力する受信
周波数選択用の周波数信号を混合し、所定の周波数帯の
受信信号を第１中間周波信号に変換する。例えば、９０
０ＭＨｚ帯の受信信号を、５０ＭＨｚ帯の第１中間周波
信号に変換する。そして、この第１中間周波信号を、第
２の混合器３に供給し、第２のＰＬＬ回路７が出力する
周波数変換用の周波数信号を混合し、第１中間周波信号
とは別の周波数の第２中間周波信号に変換する。例え
ば、５０ＭＨｚ帯の第１中間周波信号を、５０ｋＨｚ帯
の第２中間周波信号に変換する。そして、この第２中間
周波信号を復調回路４に供給し、所定の復調方式で復調
処理し、復調信号を復調信号出力端子５に得る。
す回路がある。この図７において、１はアンテナを示
し、このアンテナ１で受信した無線信号を、第１の混合
器２に供給し、この第１の混合器２で第１のＰＬＬ回路
（フェーズ・ロックド・ループ回路）６が出力する受信
周波数選択用の周波数信号を混合し、所定の周波数帯の
受信信号を第１中間周波信号に変換する。例えば、９０
０ＭＨｚ帯の受信信号を、５０ＭＨｚ帯の第１中間周波
信号に変換する。そして、この第１中間周波信号を、第
２の混合器３に供給し、第２のＰＬＬ回路７が出力する
周波数変換用の周波数信号を混合し、第１中間周波信号
とは別の周波数の第２中間周波信号に変換する。例え
ば、５０ＭＨｚ帯の第１中間周波信号を、５０ｋＨｚ帯
の第２中間周波信号に変換する。そして、この第２中間
周波信号を復調回路４に供給し、所定の復調方式で復調
処理し、復調信号を復調信号出力端子５に得る。
【０００３】ここで、第１中間周波信号及び第２中間周
波信号を得るための第１のＰＬＬ回路６及び第２のＰＬ
Ｌ回路７は、電圧制御型ＴＣＸＯ８から供給される周波
数信号を基準として、それぞれ所定の周波数信号を作成
する回路としてあり、各ＰＬＬ回路６，７の出力周波数
の精度は、この電圧制御型ＴＣＸＯ８が出力する基準周
波数信号の精度に依存する。
波信号を得るための第１のＰＬＬ回路６及び第２のＰＬ
Ｌ回路７は、電圧制御型ＴＣＸＯ８から供給される周波
数信号を基準として、それぞれ所定の周波数信号を作成
する回路としてあり、各ＰＬＬ回路６，７の出力周波数
の精度は、この電圧制御型ＴＣＸＯ８が出力する基準周
波数信号の精度に依存する。
【０００４】従って、基準発振器であるＴＣＸＯ８の出
力周波数は一定であることが、受信周波数を正確に決め
る上で重要であるが、温度などにより出力周波数は若干
変動する。このため、従来の受信回路においては、第２
の混合器３が出力する第２中間周波信号を比較器１１に
供給し、この比較器１１で端子１２に得られる基準信号
（この基準信号は本来の第２中間周波信号と同じ周波
数）と位相比較して、周波数差を検出するようにしてい
た。そして、この比較器１１で検出された周波数差に基
づいた比較結果をチャージポンプ１３により電圧信号と
した後、ローパスフィルタ１４で平均化し、この平均化
された電圧信号を増幅器１５により増幅した後、電圧制
御型ＴＣＸＯ８に制御信号として供給するようにしてあ
る。このように電圧制御型ＴＣＸＯ８の発振周波数を制
御することで、発振器の発振周波数誤差を補正すること
ができる。
力周波数は一定であることが、受信周波数を正確に決め
る上で重要であるが、温度などにより出力周波数は若干
変動する。このため、従来の受信回路においては、第２
の混合器３が出力する第２中間周波信号を比較器１１に
供給し、この比較器１１で端子１２に得られる基準信号
（この基準信号は本来の第２中間周波信号と同じ周波
数）と位相比較して、周波数差を検出するようにしてい
た。そして、この比較器１１で検出された周波数差に基
づいた比較結果をチャージポンプ１３により電圧信号と
した後、ローパスフィルタ１４で平均化し、この平均化
された電圧信号を増幅器１５により増幅した後、電圧制
御型ＴＣＸＯ８に制御信号として供給するようにしてあ
る。このように電圧制御型ＴＣＸＯ８の発振周波数を制
御することで、発振器の発振周波数誤差を補正すること
ができる。
【０００５】
【発明が解決しようとする課題】ところが、この種の従
来の回路による周波数誤差の補正回路は、構成が複雑で
ある不都合があった。即ち、例えば図７に示す回路の場
合には、比較器１１で中間周波信号の周波数を検出する
ために、比較用として別途基準信号を用意すると、この
基準信号が中間周波回路などに漏れて悪影響を及ぼすお
それがあり、回路を設計する上で、悪影響がないように
十分に検討する必要がある。
来の回路による周波数誤差の補正回路は、構成が複雑で
ある不都合があった。即ち、例えば図７に示す回路の場
合には、比較器１１で中間周波信号の周波数を検出する
ために、比較用として別途基準信号を用意すると、この
基準信号が中間周波回路などに漏れて悪影響を及ぼすお
それがあり、回路を設計する上で、悪影響がないように
十分に検討する必要がある。
【０００６】また、比較器１１を構成する位相比較器と
しては、例えばエッジ検出型のものを使用することが考
えられるが、このエッジ検出型の位相比較器が出力する
位相誤差信号をフィルタで平均化された電圧信号とする
際には、チャージポンプに代表される量産する上で比較
的シビアな特性の回路が必要になってしまう。
しては、例えばエッジ検出型のものを使用することが考
えられるが、このエッジ検出型の位相比較器が出力する
位相誤差信号をフィルタで平均化された電圧信号とする
際には、チャージポンプに代表される量産する上で比較
的シビアな特性の回路が必要になってしまう。
【０００７】また、基準発振器の制御ループゲインを増
加させるために、増幅器１５は必須の回路であるが、こ
のような増幅器を設けると、それだけ回路規模が増大し
てしまう。
加させるために、増幅器１５は必須の回路であるが、こ
のような増幅器を設けると、それだけ回路規模が増大し
てしまう。
【０００８】これらの問題点を勘案すると、従来の周波
数誤差の補正回路で強力な周波数補正を行うのは回路規
模などの点から困難であり、基準発振器８として温度な
どによる周波数変動の少ない精度の高いものを使用する
必要があった。
数誤差の補正回路で強力な周波数補正を行うのは回路規
模などの点から困難であり、基準発振器８として温度な
どによる周波数変動の少ない精度の高いものを使用する
必要があった。
【０００９】なお、ここでは図７に示す構成の回路の問
題点について述べたが、従来の他の回路構成の周波数誤
差補正回路の場合にも、構成が複雑となる等の問題点が
あった。
題点について述べたが、従来の他の回路構成の周波数誤
差補正回路の場合にも、構成が複雑となる等の問題点が
あった。
【００１０】本発明はかかる点に鑑み、簡単な構成で基
準発振器の制御が良好にできるようにすることを目的と
する。
準発振器の制御が良好にできるようにすることを目的と
する。
【００１１】
【課題を解決するための手段】本発明は、例えば図１に
示すように、受信信号を中間周波信号に変換する変換手
段２，３と、この変換手段２，３に変換用周波数信号を
供給する周波数信号発生手段６，７と、この周波数信号
発生手段６，７に供給する基準信号を発生させる基準信
号発生手段８と、中間周波信号を検波して検波信号によ
り基準信号発生手段８が出力する基準信号の周波数を制
御する検波手段２１，２２とを備え、検波手段として、
変換手段２，３が出力する中間周波信号と、この中間周
波信号の遅延信号との位相比較を行い、この位相比較に
よる位相差信号に基づいて基準信号発生手段が出力する
基準信号の周波数を制御するようにしたものである。
示すように、受信信号を中間周波信号に変換する変換手
段２，３と、この変換手段２，３に変換用周波数信号を
供給する周波数信号発生手段６，７と、この周波数信号
発生手段６，７に供給する基準信号を発生させる基準信
号発生手段８と、中間周波信号を検波して検波信号によ
り基準信号発生手段８が出力する基準信号の周波数を制
御する検波手段２１，２２とを備え、検波手段として、
変換手段２，３が出力する中間周波信号と、この中間周
波信号の遅延信号との位相比較を行い、この位相比較に
よる位相差信号に基づいて基準信号発生手段が出力する
基準信号の周波数を制御するようにしたものである。
【００１２】また、この場合に基準信号発生手段として
電圧により出力周波数が制御される電圧制御型ＴＣＸＯ
を使用し、位相差信号をフィルタで平均化し、この平均
化された電圧信号を基準信号発生手段に供給するように
したものである。
電圧により出力周波数が制御される電圧制御型ＴＣＸＯ
を使用し、位相差信号をフィルタで平均化し、この平均
化された電圧信号を基準信号発生手段に供給するように
したものである。
【００１３】さらに、上述した場合に基準信号発生手段
としてデジタルデータにより出力周波数が制御されるデ
ータ制御型ＴＣＸＯを使用し、位相差信号のデューティ
比を検出し、検出したデューティ比に応じてデータ制御
型ＴＣＸＯに供給するデータを発生させるようにしたも
のである。
としてデジタルデータにより出力周波数が制御されるデ
ータ制御型ＴＣＸＯを使用し、位相差信号のデューティ
比を検出し、検出したデューティ比に応じてデータ制御
型ＴＣＸＯに供給するデータを発生させるようにしたも
のである。
【００１４】さらに、上述した場合に基準信号発生手段
として電圧により出力周波数が制御される電圧制御型Ｔ
ＣＸＯを使用し、位相差信号のデューティ比を検出し、
検出したデューティ比を適当なデータに置換後Ｄ／Ａ変
換し、この電圧信号を基準信号発生手段に供給するよう
にしたものである。
として電圧により出力周波数が制御される電圧制御型Ｔ
ＣＸＯを使用し、位相差信号のデューティ比を検出し、
検出したデューティ比を適当なデータに置換後Ｄ／Ａ変
換し、この電圧信号を基準信号発生手段に供給するよう
にしたものである。
【００１５】
【作用】本発明によると、中間周波信号を遅延させる遅
延手段と、この遅延手段による遅延信号と遅延されてな
い信号とを位相比較するだけの簡単な構成による検波手
段で、中間周波信号の周波数差が検出され、この検出し
た周波数差により良好に基準発振器の発振周波数の補正
ができる。
延手段と、この遅延手段による遅延信号と遅延されてな
い信号とを位相比較するだけの簡単な構成による検波手
段で、中間周波信号の周波数差が検出され、この検出し
た周波数差により良好に基準発振器の発振周波数の補正
ができる。
【００１６】この場合、基準信号発生手段として電圧制
御型ＴＣＸＯを使用し、位相差信号をフィルタで平均化
して基準信号発生手段に供給することで、いわゆるアナ
ログ電圧制御により良好に制御できる。
御型ＴＣＸＯを使用し、位相差信号をフィルタで平均化
して基準信号発生手段に供給することで、いわゆるアナ
ログ電圧制御により良好に制御できる。
【００１７】また、基準信号発生手段としてデータ制御
型ＴＣＸＯを使用し、位相差信号をデューティ比として
検出して、検出したデューティ比のデータをデータ制御
型ＴＣＸＯに供給することで、いわゆるデジタル制御に
より良好に制御できる。
型ＴＣＸＯを使用し、位相差信号をデューティ比として
検出して、検出したデューティ比のデータをデータ制御
型ＴＣＸＯに供給することで、いわゆるデジタル制御に
より良好に制御できる。
【００１８】また、基準信号発生手段として電圧制御型
ＴＣＸＯを使用し、位相差信号をデューティ比として検
出して、検出したデューティ比のデータをＤ／Ａ変換後
電圧制御型ＴＣＸＯに供給することで、いわゆるアナロ
グ電圧操作とデジタルデータ操作により良好に制御でき
る。
ＴＣＸＯを使用し、位相差信号をデューティ比として検
出して、検出したデューティ比のデータをＤ／Ａ変換後
電圧制御型ＴＣＸＯに供給することで、いわゆるアナロ
グ電圧操作とデジタルデータ操作により良好に制御でき
る。
【００１９】
【実施例】以下、本発明の一実施例を図１〜図３を参照
して説明する。この図１〜図３において、従来例で説明
した図７に対応する部分には同一符号を付し、その詳細
説明は省略する。
して説明する。この図１〜図３において、従来例で説明
した図７に対応する部分には同一符号を付し、その詳細
説明は省略する。
【００２０】本例においては図１に示すように構成す
る。即ち、アンテナ１で受信した受信信号を第１の混合
器２で第１中間周波信号に変換した後、第２の混合器３
で第２中間周波信号に変換し、この第２中間周波信号を
Ｅx-ＯＲゲート２１と遅延回路２２とで構成される遅延
検波回路に供給する。具体的には、第２中間周波信号を
Ｅx-ＯＲゲート２１の一方の入力端に供給すると共に、
この第２中間周波信号を遅延回路２２により所定期間遅
延させ、この遅延回路２２により遅延された信号をＥx-
ＯＲゲート２１の他方の入力端に供給する。
る。即ち、アンテナ１で受信した受信信号を第１の混合
器２で第１中間周波信号に変換した後、第２の混合器３
で第２中間周波信号に変換し、この第２中間周波信号を
Ｅx-ＯＲゲート２１と遅延回路２２とで構成される遅延
検波回路に供給する。具体的には、第２中間周波信号を
Ｅx-ＯＲゲート２１の一方の入力端に供給すると共に、
この第２中間周波信号を遅延回路２２により所定期間遅
延させ、この遅延回路２２により遅延された信号をＥx-
ＯＲゲート２１の他方の入力端に供給する。
【００２１】この場合、遅延回路２２には基準発振器８
が出力するクロック信号を供給し、このクロック信号に
同期した遅延処理として、第２中間周波信号の周波数に
対してπ／２だけ位相を遅延させる処理を行う。そして
Ｅx-ＯＲゲート２１で、このπ／２だけ遅延された信号
と、遅延されてない信号との排他的論理和をとり、Ｅx-
ＯＲゲート２１が出力する排他的論理和出力を、ローパ
スフィルタ２３に供給する。
が出力するクロック信号を供給し、このクロック信号に
同期した遅延処理として、第２中間周波信号の周波数に
対してπ／２だけ位相を遅延させる処理を行う。そして
Ｅx-ＯＲゲート２１で、このπ／２だけ遅延された信号
と、遅延されてない信号との排他的論理和をとり、Ｅx-
ＯＲゲート２１が出力する排他的論理和出力を、ローパ
スフィルタ２３に供給する。
【００２２】このローパスフィルタ２３は、抵抗器Ｒ1
とコンデンサＣ1 とで構成されるフィルタで、Ｅx-ＯＲ
ゲート２１の出力を平均化する処理を行う。そして、こ
のフィルタ２３の出力を電圧制御型ＴＣＸＯ８に制御電
圧として供給する。
とコンデンサＣ1 とで構成されるフィルタで、Ｅx-ＯＲ
ゲート２１の出力を平均化する処理を行う。そして、こ
のフィルタ２３の出力を電圧制御型ＴＣＸＯ８に制御電
圧として供給する。
【００２３】その他の部分は、従来例として図７に示し
た回路と同様に構成する。
た回路と同様に構成する。
【００２４】次に、本例の受信回路の周波数制御動作
を、図２を参照して説明する。まず、第２の混合器３が
出力する第２中間周波信号が、図２のＡに示す波形の信
号であるとする。ここで、この第２中間周波信号の周波
数が規定された正確な周波数であるとすると、遅延回路
２２で、この中間周波信号の周波数に対してπ／２だけ
位相が遅延された図２のＢに示す信号とされる。そして
Ｅx-ＯＲゲート２１では、両信号の排他的論理和がとら
れることで、図２のＣに示す波形の信号が得られる。こ
の排他的論理和出力は、第２中間周波信号の周波数が規
定された周波数であるとき、デューティ比５０％のパル
ス波形となり、第２中間周波信号が規定された周波数か
らずれた周波数の信号になるに従って、このデューティ
比５０％からずれたものになる。
を、図２を参照して説明する。まず、第２の混合器３が
出力する第２中間周波信号が、図２のＡに示す波形の信
号であるとする。ここで、この第２中間周波信号の周波
数が規定された正確な周波数であるとすると、遅延回路
２２で、この中間周波信号の周波数に対してπ／２だけ
位相が遅延された図２のＢに示す信号とされる。そして
Ｅx-ＯＲゲート２１では、両信号の排他的論理和がとら
れることで、図２のＣに示す波形の信号が得られる。こ
の排他的論理和出力は、第２中間周波信号の周波数が規
定された周波数であるとき、デューティ比５０％のパル
ス波形となり、第２中間周波信号が規定された周波数か
らずれた周波数の信号になるに従って、このデューティ
比５０％からずれたものになる。
【００２５】従って、デューティ比５０％のパルス波形
をローパスフィルタ２３で平均化したとき、論理的にロ
ーパスフィルタ２３の出力としてとり得る最大の電圧値
Ｖｄｄに対して１／２の電圧値（１／２）Ｖｄｄとな
り、この電圧値（１／２）Ｖｄｄが、（１／２）Ｖｄｄ
において正確な発振周波数となる電圧制御型ＴＣＸＯ８
に制御電圧として供給されるとき、第２中間周波信号の
周波数が規定された正確な周波数となっている。
をローパスフィルタ２３で平均化したとき、論理的にロ
ーパスフィルタ２３の出力としてとり得る最大の電圧値
Ｖｄｄに対して１／２の電圧値（１／２）Ｖｄｄとな
り、この電圧値（１／２）Ｖｄｄが、（１／２）Ｖｄｄ
において正確な発振周波数となる電圧制御型ＴＣＸＯ８
に制御電圧として供給されるとき、第２中間周波信号の
周波数が規定された正確な周波数となっている。
【００２６】そして、ＴＣＸＯ８の発振周波数が正確で
ないことで、第２中間周波信号の周波数が規定された周
波数からずれた場合には、このずれた周波数に応じて、
デューティ比が５０％から上又は下に変化するので、ロ
ーパスフィルタ２３の出力電圧は（１／２）Ｖｄｄから
上又は下に変化し、ＴＣＸＯ８に供給される制御電圧が
変化し、第１のＰＬＬ回路６及び第２のＰＬＬ回路７に
供給する基準発振信号の周波数が変化し、最終的にＴＣ
ＸＯ８の発振周波数が正確な値に収束する。
ないことで、第２中間周波信号の周波数が規定された周
波数からずれた場合には、このずれた周波数に応じて、
デューティ比が５０％から上又は下に変化するので、ロ
ーパスフィルタ２３の出力電圧は（１／２）Ｖｄｄから
上又は下に変化し、ＴＣＸＯ８に供給される制御電圧が
変化し、第１のＰＬＬ回路６及び第２のＰＬＬ回路７に
供給する基準発振信号の周波数が変化し、最終的にＴＣ
ＸＯ８の発振周波数が正確な値に収束する。
【００２７】このＴＣＸＯ８の制御電圧と入力周波数
（即ち第２中間周波信号の周波数）との関係を図３に示
す。π／２と表示された特性が、遅延回路２２の遅延量
をπ／２とした本例の回路の場合の特性である。そし
て、遅延回路２２の遅延量を（３／２）πとした場合の
特性が、図３に（３／２）πと表示された特性で、遅延
回路２２の遅延量を（５／２）πとした場合の特性が、
図３に（５／２）πと表示された特性である。このそれ
ぞれの特性から判るように、遅延量を（π／２）×ｎ
（但しｎは奇数の整数）とすることで、制御電圧が（１
／２）Ｖｄｄのとき、第２中間周波信号の周波数が規定
された周波数ｆｃとなる。
（即ち第２中間周波信号の周波数）との関係を図３に示
す。π／２と表示された特性が、遅延回路２２の遅延量
をπ／２とした本例の回路の場合の特性である。そし
て、遅延回路２２の遅延量を（３／２）πとした場合の
特性が、図３に（３／２）πと表示された特性で、遅延
回路２２の遅延量を（５／２）πとした場合の特性が、
図３に（５／２）πと表示された特性である。このそれ
ぞれの特性から判るように、遅延量を（π／２）×ｎ
（但しｎは奇数の整数）とすることで、制御電圧が（１
／２）Ｖｄｄのとき、第２中間周波信号の周波数が規定
された周波数ｆｃとなる。
【００２８】そして、図３に示された各特性直線の傾斜
の違いから判るように、遅延量をπ／２からπずつ増や
すに従って、周波数変化に対する制御電圧の変化の割合
が大きくなっている。このため、遅延回路２２の遅延量
をπ／２からπずつ増やすに従って、この周波数補正回
路のループのゲインを大きくすることができ、遅延回路
２２の遅延量を（π／２）×ｎ（但しｎは奇数の整数）
で示される適当な値に選定することで、良好なゲインの
制御ループとすることができる。
の違いから判るように、遅延量をπ／２からπずつ増や
すに従って、周波数変化に対する制御電圧の変化の割合
が大きくなっている。このため、遅延回路２２の遅延量
をπ／２からπずつ増やすに従って、この周波数補正回
路のループのゲインを大きくすることができ、遅延回路
２２の遅延量を（π／２）×ｎ（但しｎは奇数の整数）
で示される適当な値に選定することで、良好なゲインの
制御ループとすることができる。
【００２９】以上説明したように構成した本例の受信回
路によると、中間周波信号を遅延する遅延ゲート回路
と、遅延信号と遅延されてない信号との排他的論理和を
とって両信号の位相差を検出するゲート回路だけによる
簡単な構成の検波回路で、中間周波信号の周波数の規定
された周波数からのずれを検出することができ、簡単な
構成でＴＣＸＯ８の発振周波数の正確な制御ができる。
このため、それだけ受信回路の回路規模を小さくするこ
とができると共に、基準発振器として比較的発振精度が
悪いものを使用しても、正確な発振周波数で発振させる
ことが可能になり、それだけ基準発振信号を得る回路に
要するコストを低減させることができる。
路によると、中間周波信号を遅延する遅延ゲート回路
と、遅延信号と遅延されてない信号との排他的論理和を
とって両信号の位相差を検出するゲート回路だけによる
簡単な構成の検波回路で、中間周波信号の周波数の規定
された周波数からのずれを検出することができ、簡単な
構成でＴＣＸＯ８の発振周波数の正確な制御ができる。
このため、それだけ受信回路の回路規模を小さくするこ
とができると共に、基準発振器として比較的発振精度が
悪いものを使用しても、正確な発振周波数で発振させる
ことが可能になり、それだけ基準発振信号を得る回路に
要するコストを低減させることができる。
【００３０】なお、図４に示すように、検波回路を構成
するＥx-ＯＲゲート２１の出力を、ローパスフィルタ２
３を介して増幅器２４に供給するようにして、増幅器２
４でローパスフィルタ２３の出力電圧をゲイン調整し、
電圧制御型ＴＣＸＯ８の制御を行うようにすることで、
より細かく制御ループのゲイン調整が可能となる。
するＥx-ＯＲゲート２１の出力を、ローパスフィルタ２
３を介して増幅器２４に供給するようにして、増幅器２
４でローパスフィルタ２３の出力電圧をゲイン調整し、
電圧制御型ＴＣＸＯ８の制御を行うようにすることで、
より細かく制御ループのゲイン調整が可能となる。
【００３１】また、上述実施例では基準発振器としてア
ナログ電圧により制御されるものを使用したが、デジタ
ルデータにより発振周波数が制御される発振器を使用し
ても良い。図５は、この場合の構成の一例を示す図で、
基準発振器として、デジタルデータの供給で発振周波数
が制御されるデータ制御型ＴＣＸＯ２６を使用する。そ
して、Ｅx-ＯＲゲート２１の出力をカウンタ２５に供給
し、このカウンタ２５でのカウントでＥx-ＯＲゲート２
１の出力波形のデューティ比を検出させる。そして、こ
のカウンタ２５のカウントデータを、データ制御型ＴＣ
ＸＯ２６に供給する。その他の部分は、図１に示す回路
と同様に構成する。
ナログ電圧により制御されるものを使用したが、デジタ
ルデータにより発振周波数が制御される発振器を使用し
ても良い。図５は、この場合の構成の一例を示す図で、
基準発振器として、デジタルデータの供給で発振周波数
が制御されるデータ制御型ＴＣＸＯ２６を使用する。そ
して、Ｅx-ＯＲゲート２１の出力をカウンタ２５に供給
し、このカウンタ２５でのカウントでＥx-ＯＲゲート２
１の出力波形のデューティ比を検出させる。そして、こ
のカウンタ２５のカウントデータを、データ制御型ＴＣ
ＸＯ２６に供給する。その他の部分は、図１に示す回路
と同様に構成する。
【００３２】このように構成することで、ＴＣＸＯ２６
の発振周波数が、Ｅx-ＯＲゲート２１の出力波形のデュ
ーティ比で直接制御されるため、デジタル的な発振周波
数の制御で、発振周波数を規定された周波数に制御する
ことができる。また、この制御データを適宜操作するこ
とにより任意のゲインを容易に得ることができ、回路規
模を押えつつも、自由なゲイン調整を可能とする。
の発振周波数が、Ｅx-ＯＲゲート２１の出力波形のデュ
ーティ比で直接制御されるため、デジタル的な発振周波
数の制御で、発振周波数を規定された周波数に制御する
ことができる。また、この制御データを適宜操作するこ
とにより任意のゲインを容易に得ることができ、回路規
模を押えつつも、自由なゲイン調整を可能とする。
【００３３】さらに、基準発振器として電圧制御型ＴＣ
ＸＯを使用しつつ、デジタル的なデューティ比検出手段
を用いることも可能である。図６は、この場合の構成の
一例を示す図で、基準発振器として、アナログ電圧によ
り発振周波数が制御される電圧制御型ＴＣＸＯを使用す
る。そして、Ｅx-ＯＲゲート２１の出力をカウンタ２５
に供給し、このカウンタ２５での計数結果をデジタル／
アナログ変換器２７でＤ／Ａ変換後、電圧制御型ＴＣＸ
Ｏ８に供給する。その他の部分は、図１に示す回路と同
様に構成する。
ＸＯを使用しつつ、デジタル的なデューティ比検出手段
を用いることも可能である。図６は、この場合の構成の
一例を示す図で、基準発振器として、アナログ電圧によ
り発振周波数が制御される電圧制御型ＴＣＸＯを使用す
る。そして、Ｅx-ＯＲゲート２１の出力をカウンタ２５
に供給し、このカウンタ２５での計数結果をデジタル／
アナログ変換器２７でＤ／Ａ変換後、電圧制御型ＴＣＸ
Ｏ８に供給する。その他の部分は、図１に示す回路と同
様に構成する。
【００３４】この際、図５に示す例と同様にカウンタの
出力データを必要に応じ操作することによって、容易に
良好なゲインの制御ループを実現でき、前述した各実施
例の利点を共存させることが可能となる。
出力データを必要に応じ操作することによって、容易に
良好なゲインの制御ループを実現でき、前述した各実施
例の利点を共存させることが可能となる。
【００３５】なお、上述各実施例では受信信号を第１中
間周波信号に変換した後、第２中間周波信号に変換する
回路に適用したが、１種類の周波数の中間周波信号だけ
を使用する受信回路にも適用できることは勿論である。
また、上述各実施例では受信信号の復調方式などについ
ては特に説明しなかったが、どのような復調方式の受信
回路にも適用できるものである。
間周波信号に変換した後、第２中間周波信号に変換する
回路に適用したが、１種類の周波数の中間周波信号だけ
を使用する受信回路にも適用できることは勿論である。
また、上述各実施例では受信信号の復調方式などについ
ては特に説明しなかったが、どのような復調方式の受信
回路にも適用できるものである。
【００３６】
【発明の効果】本発明によると、中間周波信号を遅延さ
せる遅延手段と、この遅延手段による遅延信号と遅延さ
れてない信号とを位相比較するだけの簡単な構成による
検波手段で、中間周波信号の周波数差が検出され、この
検出した周波数差により良好に基準発振器の発振周波数
を補正できる。従って、簡単な構成の回路による制御
で、正確な周波数による受信処理が可能になり、例えば
基準発振器として発振精度が比較的悪いものを使用して
も、簡単な構成で正確な発振周波数を得ることが可能に
なる。
せる遅延手段と、この遅延手段による遅延信号と遅延さ
れてない信号とを位相比較するだけの簡単な構成による
検波手段で、中間周波信号の周波数差が検出され、この
検出した周波数差により良好に基準発振器の発振周波数
を補正できる。従って、簡単な構成の回路による制御
で、正確な周波数による受信処理が可能になり、例えば
基準発振器として発振精度が比較的悪いものを使用して
も、簡単な構成で正確な発振周波数を得ることが可能に
なる。
【００３７】この場合、基準信号発生手段として電圧制
御型ＴＣＸＯを使用し、位相差信号をフィルタで平均化
して基準信号発生手段に供給することで、いわゆるアナ
ログ電圧制御により良好に制御できる。
御型ＴＣＸＯを使用し、位相差信号をフィルタで平均化
して基準信号発生手段に供給することで、いわゆるアナ
ログ電圧制御により良好に制御できる。
【００３８】また、基準信号発生手段としてデータ制御
型ＴＣＸＯを使用し、位相差信号をデューティ比として
検出して、検出したデューティ比のデータをデータ制御
型ＴＣＸＯに供給することで、いわゆるデジタル制御に
より良好に制御できる。
型ＴＣＸＯを使用し、位相差信号をデューティ比として
検出して、検出したデューティ比のデータをデータ制御
型ＴＣＸＯに供給することで、いわゆるデジタル制御に
より良好に制御できる。
【００３９】また、基準信号発生手段としての電圧制御
型ＴＣＸＯを使用し、位相差信号をデューティ比として
検出して、検出したデューティ比のデータをＤ／Ａ変換
後電圧制御型ＴＣＸＯに供給することで、いわゆるアナ
ログ電圧操作とデジタルデータ操作により良好に制御で
きる。
型ＴＣＸＯを使用し、位相差信号をデューティ比として
検出して、検出したデューティ比のデータをＤ／Ａ変換
後電圧制御型ＴＣＸＯに供給することで、いわゆるアナ
ログ電圧操作とデジタルデータ操作により良好に制御で
きる。
【図面の簡単な説明】
【図１】本発明の一実施例による受信回路を示す構成図
である。
である。
【図２】一実施例による制御信号の生成状態を示すタイ
ミング図である。
ミング図である。
【図３】一実施例による遅延量と制御電圧との関係を示
す特性図である。
す特性図である。
【図４】一実施例の受信回路の変形例を示す構成図であ
る。
る。
【図５】本発明の他の実施例による受信回路を示す構成
図である。
図である。
【図６】本発明のさらに別の実施例による受信回路を示
す構成図である。
す構成図である。
【図７】従来の受信回路の一例を示す構成図である。
２ 第１の混合器 ３ 第２の混合器 ４ 復調回路 ６ 第１のＰＬＬ回路 ７ 第２のＰＬＬ回路 ８ 電圧制御型ＴＣＸＯ ２１ Ｅx-ＯＲゲート ２２ 遅延回路 ２３ ローパスフィルタ ２４ 増幅回路 ２５ カウンタ ２６ データ制御型ＴＣＸＯ ２７ デジタル／アナログ変換器
Claims (4)
- 【請求項１】 受信信号を中間周波信号に変換する変換
手段と、 該変換手段に変換用周波数信号を供給する周波数信号発
生手段と、 該周波数信号発生手段に供給する基準信号を発生させる
基準信号発生手段と、 上記中間周波信号を検波して検波信号により上記基準信
号発生手段が出力する基準信号の周波数を制御する検波
手段とを備え、 上記検波手段として、上記変換手段が出力する中間周波
信号と、この中間周波信号の遅延信号との位相比較を行
い、この位相比較による位相差信号に基づいて上記基準
信号発生手段が出力する基準信号の周波数を制御するよ
うにした受信回路。 - 【請求項２】 上記基準信号発生手段として電圧により
出力周波数が制御される電圧制御型ＴＣＸＯを使用し、 上記位相差信号をフィルタで平均化し、この平均化され
た電圧信号を上記基準信号発生手段に供給するようにし
た請求項１記載の受信回路。 - 【請求項３】 上記基準信号発生手段としてデジタルデ
ータにより出力周波数が制御されるデータ制御型ＴＣＸ
Ｏを使用し、 上記位相差信号のデューティ比を検出し、検出したデュ
ーティ比に応じて上記データ制御型ＴＣＸＯに供給する
データを発生させるようにした請求項１記載の受信回
路。 - 【請求項４】 上記基準信号発生手段として電圧により
出力が制御される電圧制御型ＴＣＸＯを使用し、 上記位相差信号のデューティ比をデータ化し、このデー
タをアナログ信号に変換することにより得た電圧信号を
上記基準信号発生手段に供給するようにした請求項１記
載の受信回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7004309A JPH08195691A (ja) | 1995-01-13 | 1995-01-13 | 受信回路 |
| US08/582,863 US5654674A (en) | 1995-01-13 | 1996-01-04 | Oscillator control circuit with phase detection feedback |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7004309A JPH08195691A (ja) | 1995-01-13 | 1995-01-13 | 受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08195691A true JPH08195691A (ja) | 1996-07-30 |
Family
ID=11580895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7004309A Pending JPH08195691A (ja) | 1995-01-13 | 1995-01-13 | 受信回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5654674A (ja) |
| JP (1) | JPH08195691A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19521908B4 (de) * | 1995-06-16 | 2005-11-10 | Atmel Germany Gmbh | Überlagerungsempfänger mit Synchrondemodulation für den Zeitzeichenempfang |
| DE69834875T2 (de) * | 1997-03-12 | 2007-01-11 | Koninklijke Philips Electronics N.V. | Frequenzumsetzungsschaltung |
| US6160434A (en) * | 1998-05-14 | 2000-12-12 | Mitsubishi Denki Kabushiki Kaisha | Ninety-degree phase shifter |
| US6356129B1 (en) * | 1999-10-12 | 2002-03-12 | Teradyne, Inc. | Low jitter phase-locked loop with duty-cycle control |
| KR101165485B1 (ko) * | 2004-07-06 | 2012-07-13 | 에이씨피 어드밴스드 써킷 퍼슛 에이지 | 균형 혼합기를 사용하는 장비 일체 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5469018A (en) * | 1977-11-11 | 1979-06-02 | Sony Corp | Color demodulator circuit |
| GB2158330A (en) * | 1984-04-30 | 1985-11-06 | Philips Electronic Associated | An afc system for a direct modulation fm data receiver |
-
1995
- 1995-01-13 JP JP7004309A patent/JPH08195691A/ja active Pending
-
1996
- 1996-01-04 US US08/582,863 patent/US5654674A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5654674A (en) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970002219B1 (ko) | 최적 조정 및 레벨형 동기 표시를 구현한 디지탈 위상 검출기를 가진 주파수 합성기 | |
| US7397312B2 (en) | Spectrum analyzer and method for correcting frequency errors | |
| JP2000278124A (ja) | Ｐｌｌ回路 | |
| JPH07264055A (ja) | 周波数ロックドループ | |
| JPH0856153A (ja) | 周波数補正機能を有する発振回路 | |
| US6636090B2 (en) | Phase-locked loop circuit outputting clock signal having fixed phase difference with respect to input clock signal | |
| JPH08195691A (ja) | 受信回路 | |
| JP2006101164A (ja) | 自動周波数調整システム | |
| JP2674534B2 (ja) | 発振装置 | |
| JP2000278126A (ja) | Ｐｌｌ回路 | |
| JP2002217714A (ja) | 基準周波数発生装置 | |
| JP2002214323A (ja) | 基準周波数発生装置 | |
| JP2514940B2 (ja) | 映像中間周波信号処理回路 | |
| JP2008147788A (ja) | 位相同期回路、同期検波回路および放送受信装置 | |
| US6628345B1 (en) | Automatic frequency tuning circuit | |
| JP3254009B2 (ja) | 位相固定ループを含む回路 | |
| JPH11355102A (ja) | Ａｆｃサイドロック防止回路 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| JPH0349473Y2 (ja) | ||
| JPH0614713B2 (ja) | Ａｆｃ回路 | |
| JPH07283731A (ja) | 同期信号回路 | |
| JPH02260912A (ja) | 周波数誤差検出回路 | |
| JPH09326752A (ja) | 移動体通信端末装置 | |
| JPS6246337Y2 (ja) | ||
| JP2000004152A (ja) | 時間周波数基準信号発生器及び基準時間周波数発生装置及びこれを用いる基準時刻発生装置 |