JP2514940B2 - 映像中間周波信号処理回路 - Google Patents
映像中間周波信号処理回路Info
- Publication number
- JP2514940B2 JP2514940B2 JP61302669A JP30266986A JP2514940B2 JP 2514940 B2 JP2514940 B2 JP 2514940B2 JP 61302669 A JP61302669 A JP 61302669A JP 30266986 A JP30266986 A JP 30266986A JP 2514940 B2 JP2514940 B2 JP 2514940B2
- Authority
- JP
- Japan
- Prior art keywords
- detection
- pll
- lock
- circuit
- intermediate frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン受像機の映像中間周波信号
処理回路に関し、特にPLL同期検波方式の改良に関する
ものである。
処理回路に関し、特にPLL同期検波方式の改良に関する
ものである。
第３図はこの種の従来回路を示し、図において、１は
映像中間周波（以下VIFと略す）信号入力端子、２は増
幅器、３は同期検波回路、４は映像増幅器、５は映像信
号出力端子である。また、６は位相検波回路、７はルー
プフィルタ、８は電圧制御発振器（VCO）、９は90゜位
相回路、10はロック検出回路であり、上記位相検波回路
6,ループフィルタ7,VCO8,及び90゜位相回路９によりPLL
が構成されている。
映像中間周波（以下VIFと略す）信号入力端子、２は増
幅器、３は同期検波回路、４は映像増幅器、５は映像信
号出力端子である。また、６は位相検波回路、７はルー
プフィルタ、８は電圧制御発振器（VCO）、９は90゜位
相回路、10はロック検出回路であり、上記位相検波回路
6,ループフィルタ7,VCO8,及び90゜位相回路９によりPLL
が構成されている。
次に動作について説明する。上記PLLにより増幅器２
とVCO8の出力は同位相となる。そして入力端子１からの
入力は増幅器２で増幅され、その信号と同位相のVCO8の
出力が同期検波回路３で同期検波されて映像検波出力と
して得られ、映像増幅器４で増幅されて映像信号出力端
子５に出力される。さらにロック検出回路10で検波出力
があるか否かによりPLLがロック状態かどうかを検出
し、その情報を用いてループフィルタ７の時定数を制御
する。つまり、ロック時にはループフィルタ７の時定数
を遅くして狭い雑音帯域を得、非ロック時には時定数を
早めて広い引き込み範囲を得るようにしている。
とVCO8の出力は同位相となる。そして入力端子１からの
入力は増幅器２で増幅され、その信号と同位相のVCO8の
出力が同期検波回路３で同期検波されて映像検波出力と
して得られ、映像増幅器４で増幅されて映像信号出力端
子５に出力される。さらにロック検出回路10で検波出力
があるか否かによりPLLがロック状態かどうかを検出
し、その情報を用いてループフィルタ７の時定数を制御
する。つまり、ロック時にはループフィルタ７の時定数
を遅くして狭い雑音帯域を得、非ロック時には時定数を
早めて広い引き込み範囲を得るようにしている。
しかるにこのような従来の装置においては、非ロック
時に引き込み範囲を広げるとしても、その値には限界が
あり、通常±１〜±2MHz程度であり、また引き込むまで
の時間も存在するため、特に自動選局システムでのオー
トサーチ時に、VIF信号の周波数のサーチスピード又は
サーチステップが大きいと引き込まないことが多い。
時に引き込み範囲を広げるとしても、その値には限界が
あり、通常±１〜±2MHz程度であり、また引き込むまで
の時間も存在するため、特に自動選局システムでのオー
トサーチ時に、VIF信号の周波数のサーチスピード又は
サーチステップが大きいと引き込まないことが多い。
またロック検出回路10は、第４図に示すように映像検
波出力の波形が非ロック時にはビードであり、ロック時
には映像出力波形であることを利用し、無信号時電圧よ
りVrだけ低い基準電圧を設けてロックの判定を行ってい
る。このロック検出回路10はその入力信号として映像検
波出力信号を用いているが、映像検波回路は直線性が良
くなければならないため入力ダイナミックレンジを広げ
ており、このために後段の映像増幅器４で増幅するよう
にしている。従ってこの時に無信号時のDC電圧も変わっ
てしまい、第４図のVrの設定が困難となり、このため部
品のバラツキを考えたやや大きめのVrを設定するように
している。ところが弱電界入力時には、例えロックして
いても映像検波信号の振幅値は小さくなるため、上記の
ように大きめのVrを設定するとロック検出回路では非ロ
ック状態であると判定してしまう。従ってロック検出の
精度が悪くなってしまう。
波出力の波形が非ロック時にはビードであり、ロック時
には映像出力波形であることを利用し、無信号時電圧よ
りVrだけ低い基準電圧を設けてロックの判定を行ってい
る。このロック検出回路10はその入力信号として映像検
波出力信号を用いているが、映像検波回路は直線性が良
くなければならないため入力ダイナミックレンジを広げ
ており、このために後段の映像増幅器４で増幅するよう
にしている。従ってこの時に無信号時のDC電圧も変わっ
てしまい、第４図のVrの設定が困難となり、このため部
品のバラツキを考えたやや大きめのVrを設定するように
している。ところが弱電界入力時には、例えロックして
いても映像検波信号の振幅値は小さくなるため、上記の
ように大きめのVrを設定するとロック検出回路では非ロ
ック状態であると判定してしまう。従ってロック検出の
精度が悪くなってしまう。
またロック検出の精度が良くても、入力信号が非常に
微弱な場合には非ロックと判定してしまうが、この時は
入力信号のS/N比は非常に悪いにもかかわらず、PLLの時
定数は早まっているため雑音によるVCOの周波数の不要
振動が増加し、このため映像検波出力では、よりS/Nの
悪い信号が得られてしまう。
微弱な場合には非ロックと判定してしまうが、この時は
入力信号のS/N比は非常に悪いにもかかわらず、PLLの時
定数は早まっているため雑音によるVCOの周波数の不要
振動が増加し、このため映像検波出力では、よりS/Nの
悪い信号が得られてしまう。
さらに、何らかの原因で強電界入力でロックがはずれ
た場合、例えばVCOコイルの調整がずれたような場合、
映像信号には大きなビート出力が現れ、画面での異常現
象が極端になる。
た場合、例えばVCOコイルの調整がずれたような場合、
映像信号には大きなビート出力が現れ、画面での異常現
象が極端になる。
この発明はかかる点に鑑みてなされたもので、精度の
良いロック検出感度が得られ、かつオートサーチ時や弱
電界入力時でのPLLの欠点を補うことのできる映像中間
周波信号処理回路を得ることを目的とする。
良いロック検出感度が得られ、かつオートサーチ時や弱
電界入力時でのPLLの欠点を補うことのできる映像中間
周波信号処理回路を得ることを目的とする。
本願の第１の発明に係る映像中間周波信号処理回路
は、同期検波あるいは二乗検波を行う検波手段を設け、
ロック検出回路の検出結果に応じて映像検波方式を同期
検波か二乗検波かに切り替えるようにしたものである。
は、同期検波あるいは二乗検波を行う検波手段を設け、
ロック検出回路の検出結果に応じて映像検波方式を同期
検波か二乗検波かに切り替えるようにしたものである。
この発明においては、ロック検出結果に応じて検波方
式を切り替えるようにしたから、自動選局システムにお
けるオートサーチ時にも安定な検波出力が得られ、かつ
弱電界入力時には二乗検波によりS/N劣化の少ない検波
出力が得られる。
式を切り替えるようにしたから、自動選局システムにお
けるオートサーチ時にも安定な検波出力が得られ、かつ
弱電界入力時には二乗検波によりS/N劣化の少ない検波
出力が得られる。
以下、本発明の実施例を図について説明する。第１図
において、第２図と同一符号は同一又は相当部分を示
し、100はロック検出回路、101はキャリア切り替え回路
であり、ロック検出回路100は同期検波回路３と同様に
映像検波を行うが、その入力ダイナミックレンジを狭く
することができ、弱電界まで精度よく検波してロック検
出を行うものである。またキャリア切り替え回路101は
ロック検出回路100からの制御信号により、ロック時はV
CO8からのPLLキャリアｂを映像検波のための信号ｃとし
て、また非ロック時には増幅後のVIF信号ａを映像検波
用信号ｃとして出力するものである。
において、第２図と同一符号は同一又は相当部分を示
し、100はロック検出回路、101はキャリア切り替え回路
であり、ロック検出回路100は同期検波回路３と同様に
映像検波を行うが、その入力ダイナミックレンジを狭く
することができ、弱電界まで精度よく検波してロック検
出を行うものである。またキャリア切り替え回路101は
ロック検出回路100からの制御信号により、ロック時はV
CO8からのPLLキャリアｂを映像検波のための信号ｃとし
て、また非ロック時には増幅後のVIF信号ａを映像検波
用信号ｃとして出力するものである。
また、第２図（ａ）は上記ロック検出回路100のIC化
回路の具体的構成例を示し、該回路100はトランジスタ
素子，抵抗素子，定電流源，及び外付けのコンデンサか
らなるものである。ここで、電源電圧，各抵抗素子の抵
抗値，及び各定電流源に流れる電流値を図示のように仮
定すると、ｄ部の無信号時電圧は、 Vcc−1/2 R1・I1 ｅ部の電圧は、 Vcc−1/2 R1・I1−1/2 R2・I1 となり、従って本実施例の場合、第４図の電圧Vrは、 1/2 R2・I1 に設定されていることとなる。
回路の具体的構成例を示し、該回路100はトランジスタ
素子，抵抗素子，定電流源，及び外付けのコンデンサか
らなるものである。ここで、電源電圧，各抵抗素子の抵
抗値，及び各定電流源に流れる電流値を図示のように仮
定すると、ｄ部の無信号時電圧は、 Vcc−1/2 R1・I1 ｅ部の電圧は、 Vcc−1/2 R1・I1−1/2 R2・I1 となり、従って本実施例の場合、第４図の電圧Vrは、 1/2 R2・I1 に設定されていることとなる。
まず、6,7,8及び９で構成されるPLL部により、VCO8の
出力が入力信号に周波数と位相がロックしている時、第
２図（ａ）に示されるロック検出回路において、IC端子
につながる外付けのコンデンサを仮にはずした時のｄ部
の電圧波形は第２図（ｂ）ののようになり、そして実
際にコンデンサがつながると該電圧波形は平滑されて第
２図（ｂ）ののようになり、これはｅ部のロック判定
用基準電圧より低いため、第２図の電圧比較器の出力と
してロック状態であるとの情報が得られる。ロック検出
回路100は上記のようにしてロック状態であることを判
定し、この判定出力はキャリア切替回路101を制御してV
CO出力（PLLキャリア）ｂを映像検波用信号ｃとして導
き、入力信号ａはVCO出力ｂによって検波回路３におい
て同期検波される。本実施例ではPLLのループフィルタ
の時定数は切り替えられず固定である。そして、従来例
での非ロック時の早い時定数設定での引き込み範囲を、
例えば±2MHz,ロック時の遅い時定数でのそれを±1MHz
とすると、本実施例でのそれは、例えば±0.5MHzと設定
できる。これにより、VCO8のC/N比は改善され、このた
めに検波出力のS/N比も改善される。さらに従来例では
電圧Vrは、Vr＝0.1V程度までぐらいしか設定できなかっ
たものが、本実施例ではロック検出用の専用回路を設け
ているため、Vr＝0.01Vにも設定できる。
出力が入力信号に周波数と位相がロックしている時、第
２図（ａ）に示されるロック検出回路において、IC端子
につながる外付けのコンデンサを仮にはずした時のｄ部
の電圧波形は第２図（ｂ）ののようになり、そして実
際にコンデンサがつながると該電圧波形は平滑されて第
２図（ｂ）ののようになり、これはｅ部のロック判定
用基準電圧より低いため、第２図の電圧比較器の出力と
してロック状態であるとの情報が得られる。ロック検出
回路100は上記のようにしてロック状態であることを判
定し、この判定出力はキャリア切替回路101を制御してV
CO出力（PLLキャリア）ｂを映像検波用信号ｃとして導
き、入力信号ａはVCO出力ｂによって検波回路３におい
て同期検波される。本実施例ではPLLのループフィルタ
の時定数は切り替えられず固定である。そして、従来例
での非ロック時の早い時定数設定での引き込み範囲を、
例えば±2MHz,ロック時の遅い時定数でのそれを±1MHz
とすると、本実施例でのそれは、例えば±0.5MHzと設定
できる。これにより、VCO8のC/N比は改善され、このた
めに検波出力のS/N比も改善される。さらに従来例では
電圧Vrは、Vr＝0.1V程度までぐらいしか設定できなかっ
たものが、本実施例ではロック検出用の専用回路を設け
ているため、Vr＝0.01Vにも設定できる。
このことで、小さい入力電界状態での第２図（ｂ）の
ｄ部のコンデンサをはずした時の波形は第２図（ｂ）の
のようになり、コンデンサをつけた時の平滑出力は第
２図（ｂ）ののようになり、この時でもｅ部の電圧よ
り低いためロック状態と判定できるが、従来例では非ロ
ックと判定されてしまう。このことにより、従来例では
たとえPLLがロックしていてもその引き込み範囲は±2MH
zと広い状態に切り替えられ、S/N比なさらに劣化してし
まう。
ｄ部のコンデンサをはずした時の波形は第２図（ｂ）の
のようになり、コンデンサをつけた時の平滑出力は第
２図（ｂ）ののようになり、この時でもｅ部の電圧よ
り低いためロック状態と判定できるが、従来例では非ロ
ックと判定されてしまう。このことにより、従来例では
たとえPLLがロックしていてもその引き込み範囲は±2MH
zと広い状態に切り替えられ、S/N比なさらに劣化してし
まう。
一方、通常電界入力時でPLLが入力にロックしていな
い時に、第２図（ａ）でコンデンサがない時のｄ部の波
形は第２図（ｂ）ののように無信号時電圧を中心とし
た正弦波で、かつ入力信号とVCO出力信号とのビード信
号となってあらわれ、コンデンサがつながった時のｄ部
は同図のように無信号時電圧と等しくなり、ｅ部は電
圧より高いため、電圧比較器の出力には非ロック状態で
あるとの情報が得られる。なお、第２図（ａ）のように
ロック検出用専用回路を設けているため、Vrを0.01V程
度と微小に設定し、かつ回路定数がばらついてVrもばら
ついたとしても、ｄ部の無信号電圧は必ずｅ部の電圧よ
り高いため、PLLが非ロック時のビート信号は必ず非ロ
ック状態と判定できる。この後、ロック検出回路の出力
は第１図のキャリア切替回路101を制御し、入力信号ａ
を映像検波用信号ｃとして同期検波回路３へ導く。従っ
て、検波回路３へは同じ入力信号ａが加えられるため、
結果的に二乗検波が行われる。PLLは入力信号の周波数
が変化した場合に、同期引き込みを行う、または追従す
るために時間を要するが、二乗検波は常に瞬時にその出
力が得られるため、本回路は入力信号の周波数変動に対
しても強いものとなる。なお、入力周波数があるスピー
ドで動いていった時にPLL動作は引き込みと保持にヒス
テリシスを持つため、PLL検波と二乗検波の切り替わり
もヒステリシスがあり、このため、ある周波数において
二つの状態の間を行ったり来たりするような不安定な状
況は生じない。つまり、入力信号の周波数の変化スピー
ドが遅い場合は二乗検波→PLL検波→二乗検波を繰り返
し、早い場合は常時二乗検波状態となる。
い時に、第２図（ａ）でコンデンサがない時のｄ部の波
形は第２図（ｂ）ののように無信号時電圧を中心とし
た正弦波で、かつ入力信号とVCO出力信号とのビード信
号となってあらわれ、コンデンサがつながった時のｄ部
は同図のように無信号時電圧と等しくなり、ｅ部は電
圧より高いため、電圧比較器の出力には非ロック状態で
あるとの情報が得られる。なお、第２図（ａ）のように
ロック検出用専用回路を設けているため、Vrを0.01V程
度と微小に設定し、かつ回路定数がばらついてVrもばら
ついたとしても、ｄ部の無信号電圧は必ずｅ部の電圧よ
り高いため、PLLが非ロック時のビート信号は必ず非ロ
ック状態と判定できる。この後、ロック検出回路の出力
は第１図のキャリア切替回路101を制御し、入力信号ａ
を映像検波用信号ｃとして同期検波回路３へ導く。従っ
て、検波回路３へは同じ入力信号ａが加えられるため、
結果的に二乗検波が行われる。PLLは入力信号の周波数
が変化した場合に、同期引き込みを行う、または追従す
るために時間を要するが、二乗検波は常に瞬時にその出
力が得られるため、本回路は入力信号の周波数変動に対
しても強いものとなる。なお、入力周波数があるスピー
ドで動いていった時にPLL動作は引き込みと保持にヒス
テリシスを持つため、PLL検波と二乗検波の切り替わり
もヒステリシスがあり、このため、ある周波数において
二つの状態の間を行ったり来たりするような不安定な状
況は生じない。つまり、入力信号の周波数の変化スピー
ドが遅い場合は二乗検波→PLL検波→二乗検波を繰り返
し、早い場合は常時二乗検波状態となる。
従来例では、第５図のようにロック検出とループフィ
ルタ切替とを行うため、その集積回路には３ピンが必要
であったが、本実施例ではループフィルタを切り替える
代わりに、PLL検波と二乗検波とを切り替える、第１図
に示されるキャリア切替回路101を用いればよく、これ
は端子に必要としないものである。
ルタ切替とを行うため、その集積回路には３ピンが必要
であったが、本実施例ではループフィルタを切り替える
代わりに、PLL検波と二乗検波とを切り替える、第１図
に示されるキャリア切替回路101を用いればよく、これ
は端子に必要としないものである。
このように本実施例では、 入力信号の周波数変動に対し、広い受信範囲を持つ
ため、自動選局のオートサーチ時でも安定した動作が可
能 PLLのループフィルタの時定数を従来より遅くする
ことができるため、より狭い雑音帯域を得ることが容易
であり、特に音声バズ等の不要成分を除去できる ロック検出回路の判定精度が高い ロックしていても非ロックと判定されるような弱電
界入力時でのS/N比の劣化が小さい 何らかの原因でPLLが全くロックしない場合でも確
実に検波出力が得られる IC化した時の端子数を減らすことができる 映像検波回路のVCO入力をVIF信号に切り替えるとい
う簡単なシステムで、PLL検波と二乗検波との切り替え
ができる、 という効果がある。
ため、自動選局のオートサーチ時でも安定した動作が可
能 PLLのループフィルタの時定数を従来より遅くする
ことができるため、より狭い雑音帯域を得ることが容易
であり、特に音声バズ等の不要成分を除去できる ロック検出回路の判定精度が高い ロックしていても非ロックと判定されるような弱電
界入力時でのS/N比の劣化が小さい 何らかの原因でPLLが全くロックしない場合でも確
実に検波出力が得られる IC化した時の端子数を減らすことができる 映像検波回路のVCO入力をVIF信号に切り替えるとい
う簡単なシステムで、PLL検波と二乗検波との切り替え
ができる、 という効果がある。
なお、上記実施例では、 ロック検出回路を映像検波回路とは別に設けること，
及び ロック検出回路による制御信号によりPLL検波と二乗
検波とを切り替えること を同時に行うようにしたが、これは２つのうちの１つの
みを備えるようにしてもよい。
及び ロック検出回路による制御信号によりPLL検波と二乗
検波とを切り替えること を同時に行うようにしたが、これは２つのうちの１つの
みを備えるようにしてもよい。
即ち、上記の構成のみを備えたものでもよく、この
場合はロック検出によりループフィルタの時定数又はル
ープゲインを切り替えるようにすればよい。このような
実施例によっても精度の良いロック検出が可能であり、
弱電界までロック状態を検出することにより、狭い雑音
帯域が得られる。
場合はロック検出によりループフィルタの時定数又はル
ープゲインを切り替えるようにすればよい。このような
実施例によっても精度の良いロック検出が可能であり、
弱電界までロック状態を検出することにより、狭い雑音
帯域が得られる。
またもう１つの例として、ロック検出回路は映像検波
回路の出力を用いるが、PLL検波回路と二乗検波回路の
２つの検波回路を設け、PLL検波回路の出力をロック検
出回路に導き、ロック時にはそのPLL検波回路の出力
を、非ロック時には二乗検波回路の出力を映像検波出力
として取り出すものが考えられる。この場合には、オー
トサーチ時でも安定な検波出力が得られ、かつ弱電界入
力時には二乗検波によってS/N劣化の少ない検波出力が
得られる。
回路の出力を用いるが、PLL検波回路と二乗検波回路の
２つの検波回路を設け、PLL検波回路の出力をロック検
出回路に導き、ロック時にはそのPLL検波回路の出力
を、非ロック時には二乗検波回路の出力を映像検波出力
として取り出すものが考えられる。この場合には、オー
トサーチ時でも安定な検波出力が得られ、かつ弱電界入
力時には二乗検波によってS/N劣化の少ない検波出力が
得られる。
以上のように、この発明によれば、ロック検出結果に
応じて検波方式を切り替えるようにしたので、オートサ
ーチ時にも安定な検波出力が得られ、またS/N劣化の少
ない検波出力が得られる効果がある。
応じて検波方式を切り替えるようにしたので、オートサ
ーチ時にも安定な検波出力が得られ、またS/N劣化の少
ない検波出力が得られる効果がある。
第１図は本発明の一実施例による映像中間周波信号処理
回路の構成図、第２図は該回路のロック検出回路をIC化
した場合の回路構成、及び動作を説明するための波形を
示す図、第３図は従来の映像中間周波信号処理回路の構
成図、第４図はそのロック判定動作を説明するための信
号波形図、第５図は従来回路のループフィルタ及びロッ
ク検出回路をIC化した場合の回路図である。 ３……同期検波回路、４……映像増幅器、６……位相検
波回路、７……ループフィルタ、８……VCO、９……90
゜移相回路、100……ロック検出回路、101……キャリア
切り替え回路。 なお図中同一符号は同一又は相当部分を示す。
回路の構成図、第２図は該回路のロック検出回路をIC化
した場合の回路構成、及び動作を説明するための波形を
示す図、第３図は従来の映像中間周波信号処理回路の構
成図、第４図はそのロック判定動作を説明するための信
号波形図、第５図は従来回路のループフィルタ及びロッ
ク検出回路をIC化した場合の回路図である。 ３……同期検波回路、４……映像増幅器、６……位相検
波回路、７……ループフィルタ、８……VCO、９……90
゜移相回路、100……ロック検出回路、101……キャリア
切り替え回路。 なお図中同一符号は同一又は相当部分を示す。
Claims (2)
- 【請求項１】テレビジョン受像機の映像中間周波信号処
理回路において、 外部からの入力信号に位相同期した信号を発振するPLL
手段と、 入力映像中間周波信号に対しPLL同期検波あるいは二乗
検波を行う検波手段と、 上記PLLのロック，非ロック状態を検出するロック検出
手段と、 該検出結果に応じてロック状態のときは上記検波手段に
PLL同期検波を行わせ、非ロック状態のときは二乗検波
を行わせる検波切り替え手段とを備えたことを特徴とす
る映像中間周波信号処理回路。 - 【請求項２】上記ロック検出手段は、上記検波手段とは
別個に設けられ、上記入力映像中間周波信号及び上記PL
L手段の出力により上記PLLのロック，非ロック状態を検
出するものであることを特徴とする特許請求の範囲第１
項記載の映像中間周波信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61302669A JP2514940B2 (ja) | 1986-12-18 | 1986-12-18 | 映像中間周波信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61302669A JP2514940B2 (ja) | 1986-12-18 | 1986-12-18 | 映像中間周波信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63155874A JPS63155874A (ja) | 1988-06-29 |
| JP2514940B2 true JP2514940B2 (ja) | 1996-07-10 |
Family
ID=17911762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61302669A Expired - Lifetime JP2514940B2 (ja) | 1986-12-18 | 1986-12-18 | 映像中間周波信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2514940B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2661736B2 (ja) * | 1988-12-31 | 1997-10-08 | 日本電気ホームエレクトロニクス株式会社 | キード型同期検波回路 |
| JPH04172089A (ja) * | 1990-11-06 | 1992-06-19 | Nec Ic Microcomput Syst Ltd | Ｐｌｌ回路のアンロック状態検出回路 |
| JPH06141253A (ja) * | 1992-10-23 | 1994-05-20 | Toshiba Corp | 映像検波回路 |
| JP5630648B2 (ja) * | 2010-11-16 | 2014-11-26 | ソニー株式会社 | 受信装置、受信方法、及び、電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5236455A (en) * | 1975-09-17 | 1977-03-19 | Sony Corp | Am detection circuit |
| JPS61154375A (ja) * | 1984-12-27 | 1986-07-14 | Toshiba Corp | Ｐｌｌ同期検波回路 |
-
1986
- 1986-12-18 JP JP61302669A patent/JP2514940B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63155874A (ja) | 1988-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3939424A (en) | Radio receiver with a phase locked loop for a demodulator | |
| JP2514940B2 (ja) | 映像中間周波信号処理回路 | |
| US5239367A (en) | Signal discriminating circuit and active filter using same | |
| US6686861B1 (en) | Slice circuit capable of accurate conversion of an analog signal to a digital signal | |
| US20070146553A1 (en) | Receiving circuit, receiving apparatus, and receiving method | |
| US4843636A (en) | Television receiver having an automatic radiofrequency resonant circuit adjustment circuit | |
| KR970001313B1 (ko) | 방송 상태 식별신호 검출용 스위치드 캐패시터 대역 통과 필터 | |
| JP3024913B2 (ja) | 同期信号処理回路 | |
| JPH0132432Y2 (ja) | ||
| US20080002066A1 (en) | Picture signal detecting apparatus | |
| JPH11113030A (ja) | コンポジットビデオ信号のｓｎ比測定方法及びシステム | |
| JPH08195691A (ja) | 受信回路 | |
| JP3254009B2 (ja) | 位相固定ループを含む回路 | |
| JP2693775B2 (ja) | 映像受信回路 | |
| JPH0756544Y2 (ja) | ビデオ同期検波回路 | |
| JP2827581B2 (ja) | ディジタル受信機 | |
| JP3364795B2 (ja) | 位相同期受信装置 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| JPH10335987A (ja) | 搬送信号選択受信装置 | |
| JPH052484U (ja) | 映像中間周波信号処理回路 | |
| JP3101477B2 (ja) | Ｐｌｌ集積回路 | |
| JPH08205047A (ja) | 自動周波数調整回路 | |
| JPS58219815A (ja) | 同調制御方式 | |
| JPH052450U (ja) | シグナルメータ回路 | |
| JPS639218A (ja) | 選局装置 |