JPH06141253A - 映像検波回路 - Google Patents

映像検波回路

Info

Publication number
JPH06141253A
JPH06141253A JP4286404A JP28640492A JPH06141253A JP H06141253 A JPH06141253 A JP H06141253A JP 4286404 A JP4286404 A JP 4286404A JP 28640492 A JP28640492 A JP 28640492A JP H06141253 A JPH06141253 A JP H06141253A
Authority
JP
Japan
Prior art keywords
phase
output
circuit
locked loop
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4286404A
Other languages
English (en)
Inventor
Osamu Suzuki
治 鈴木
Seiji Kawahara
清治 河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4286404A priority Critical patent/JPH06141253A/ja
Priority to KR1019930021739A priority patent/KR0141908B1/ko
Priority to US08/138,982 priority patent/US5376974A/en
Priority to TW082108820A priority patent/TW323424B/zh
Publication of JPH06141253A publication Critical patent/JPH06141253A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
    • H04N5/40—Modulation circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/22—Homodyne or synchrodyne circuits
    • H03D1/2245—Homodyne or synchrodyne circuits using two quadrature channels
    • H03D1/2254—Homodyne or synchrodyne circuits using two quadrature channels and a phase locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/007—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations
    • H03D13/008—Circuits for comparing the phase or frequency of two mutually-independent oscillations by analog multiplication of the oscillations or by performing a similar analog operation on the oscillations using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 この発明は、音声バスやＤＧ，ＤＰが電圧制
御発振器のフリーラン調整に依存しない映像検波回路を
提供することを目的とする。 【構成】 この発明は、電圧制御発振器１と、電圧制御
発振器１の出力の位相と入力される映像中間周波信号の
位相とを比較する位相比較器２と、位相比較器２の出力
から低周波成分を取り出すフィルタ回路３と、フィルタ
回路３の出力に電圧制御発振器１のフリーランを決定す
るための直流バイアスをかけるバイアス回路４とによ
り、直流バイアスのかかったフィルタ回路３の出力で電
圧制御発振器１を制御するフェーズロックドループと、
フェーズロックドループにより電圧制御発振器１から得
られる入力映像中間周波信号の位相に同期した発振出力
を用いて同期検波する検波回路５と、検波出力からフェ
ーズロックドループがロックしたか否かを判別するロッ
ク検出回路６とから構成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機に
用いられる、フェーズロックドループ（ＰＬＬ）を使用
した同期検波方式の映像検波回路に関する。
【０００２】
【従来の技術】従来の映像検波回路を図５，図６に示
す。電圧制御発振器１と、その電圧制御発振器出力の位
相と入力映像中間周波信号の位相とを比較する位相比較
器２と、その位相比較器出力から低周波成分を取り出す
フィルタ回路３と、そのフィルタ回路出力に電圧制御発
振器１のフリーランを決定するための直流バイアスをか
けるバイアス回路４とにより、直流バイアスのかかった
フィルタ回路出力で電圧制御発振器１を制御させ、フェ
ーズロックドループを構成し、このフェーズロックドル
ープにより電圧制御発振器１から得られる入力映像中間
周波信号の位相に同期した発振出力を用いて同期検波す
る検波回路５から成り、入力映像中間周波信号を同期検
波している。
【０００３】
【発明が解決しようとする課題】図７は、図６におい
て、位相比較器２に入力される２つの信号、電圧制御発
振器出力ｖa と入力映像中間周波信号ｖb との位相差φ
と、フィルタ回路の出力Ａ点の電圧ＶA との関係で、入
力映像中間周波信号の振幅によって位相検波器出力が増
減する。入力映像中間周波信号は、映像信号で振幅変調
されているので、映像信号波形、すなわち絵柄により映
像中間周波信号の振幅が変化し、位相検波器の出力が変
動する。
【０００４】電圧制御発振器１のフリーラン周波数と、
入力映像中間周波信号の周波数が等しい時、位相検波器
の２つの入力位相差φは９０°であるが、フリーラン周
波数が入力映像中間周波信号の周波数からずれるほど、
位相検波器出力は入力映像中間信号振幅、すなわち絵柄
による変動を受け、電圧制御発振器１の発振周波数をゆ
さぶり、これが音声バズやＤＧ，ＤＰの悪化の原因とな
っていた。このため、フリーラン調整の精度が要求され
ていた。
【０００５】そこで、本発明は、上記に鑑みてなされた
ものであり、その目的とするところは、音声バスやＤ
Ｇ，ＤＰが電圧制御発振器のフリーラン調整に依存しな
い映像検波回路を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、電圧制御発振器と、電圧制御発振器の
出力の位相と入力される映像中間周波信号の位相とを比
較する位相比較器と、位相比較器の出力から低周波成分
を取り出すフィルタ回路と、フィルタ回路の出力に電圧
制御発振器のフリーランを決定するための直流バイアス
をかけるバイアス回路とにより、直流バイアスのかかっ
たフィルタ回路の出力で電圧制御発振器を制御するフェ
ーズロックドループと、フェーズロックドループにより
電圧制御発振器から得られる入力映像中間周波信号の位
相に同期した発振出力を用いて同期検波する検波回路
と、検波出力からフェーズロックドループがロックした
か否かを判別するロック検出回路とから構成される。
【０００７】
【作用】上記構成において、この発明は、ロック検出回
路がフェーズロックドループのロックを判別している
間、前記バイアス回路の直流バイアスを停止さるように
している。
【０００８】
【実施例】以下、本発明の一実施例を図１及び図１の一
具体例を示す図２を参照して説明する。
【０００９】映像検波回路は、電圧制御発振器１と、そ
の発振出力の位相と入力映像中間周波信号の位相とを比
較する位相比較器２と、その位相比較器出力から低周波
成分を取り出すフィルタ回路３と、そのフィルタ回路出
力に電圧制御発振器１のフリーランを決定するための直
流バイアスをかけるバイアス回路４があり、バイアス回
路４内にはバイアスをＯＮ，ＯＦＦできるスイッチ４１
を備え、バイアス回路出力により直流バイアスのかかっ
たフィルタ回路出力で、電圧制御発振器を制御させ、フ
ェーズロックドループを構成し、電圧制御発振器出力の
位相を９０°移相する移相回路１１と、その出力と入力
映像中間周波信号とを同期検波する検波回路５と、検波
出力からフェーズロックドループがロックしたか否かを
判別するロック検出回路６と、ロック検出回路６がロッ
クを検出している間、バイアス回路４内のスイッチ４１
をＯＦＦさせるようにする。
【００１０】次に、この実施例の動作の説明を行う。
【００１１】無入力や、入力映像中間周波信号の周波数
がフェーズロックドループの引き込み範囲にない時は、
ロック検出回路６はアンロックであることを出力し、バ
イアス回路４のスイッチ４１はＯＮとなり、電圧制御発
振器１はフリーラン周波数で発振している。
【００１２】入力映像中間周波信号の周波数がフェーズ
ロックドループの引き込み範囲にあると、フェーズロッ
クドループが引き込み、ロック検出回路６がロックであ
ることを出力し、バイアス回路４のスイッチ４１をＯＦ
Ｆにする。
【００１３】図３はバイアス回路４のスイッチをＯＦＦ
している時の、位相比較器２に入力される２つの信号、
電圧制御発振器１の出力ｖa と入力映像中間周波信号ｖ
b との位相差φと、フィルタ回路３の出力Ａ点の電圧Ｖ
A との関係で、従来例の図７の比べて、位相比較器２の
ＤＣ的ゲインが上がり、位相比較器２の出力が急峻にな
り、入力映像中間周波信号の振幅による電圧制御発振器
１の発振周波数変動が抑えられる。
【００１４】これは、バイアス回路４のスイッチ４１を
ＯＦＦすることにより、位相比較器２の負荷からバイア
ス回路４の抵抗分がなくなり、位相比較器２の出力がＤ
Ｃ的にインピーダンスが高くなる。これにより、位相比
較器２のＤＣ的ゲインが上がり、図７に比べて図３のよ
うに位相比較器２の出力が急峻になる。
【００１５】この急峻な特性は、電圧制御発振器１のフ
リーラン周波数がずれている場合にも、入力映像中間周
波信号と、電圧制御発振器出力との位相差がを９０°付
近に制御されるため、入力映像中間周波信号の振幅、す
なわち絵柄による電圧制御発振器１の発振周波数変動が
抑えられる。
【００１６】したがって、電圧制御発振器１のフリーラ
ン調整がずれた場合には、音声バズやＤＧ，ＤＰが悪化
せず、調整精度、経時変化によらない高品位な受信がで
きる。
【００１７】なお、図１に示すロック検出回路６は、例
えば図４に示すように具体的に構成される。
【００１８】
【発明の効果】以上、説明したように、本発明の映像検
波回路では、入力映像中間周波信号の振幅、すなわち絵
柄による電圧制御発振器の発振周波数の変動が抑えら
れ、電圧制御発振器のフリーラン調整がずれた場合に
も、音声バスやＤＧ，ＤＰが悪化せず、調整精度、経時
変化によらない高品位な受信ができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係わる映像検波回路の構成
図である。
【図２】図１に示す映像検波回路の一具体例を示す構成
図である。
【図３】本発明の一実施例の図２における位相比較器の
２つの入力位相差と出力の関係を示す図である。
【図４】図１に示すロック検出回路の一具体例を示す構
成図である。
【図５】従来の映像検波回路の構成図である。
【図６】図５に示す従来の映像検波回路の一具体例を示
す構成図である。
【図７】従来例の図６における位相比較器の２つの入力
位相差と出力の関係を示す図である。
【符号の説明】
１ 電圧制御発振器 ２ 位相比較器 ３ フィルタ回路 ４ バイアス回路 ５ 検波回路 ６ ロック検出回路 １１ ９０°移相器 ４１ スイッチ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 電圧制御発振器と、電圧制御発振器の出
    力の位相と入力される映像中間周波信号の位相とを比較
    する位相比較器と、位相比較器の出力から低周波成分を
    取り出すフィルタ回路と、フィルタ回路の出力に電圧制
    御発振器のフリーランを決定するための直流バイアスを
    かけるバイアス回路とにより、直流バイアスのかかった
    フィルタ回路の出力で電圧制御発振器を制御するフェー
    ズロックドループと、 フェーズロックドループにより電圧制御発振器から得ら
    れる入力映像中間周波信号の位相に同期した発振出力を
    用いて同期検波する検波回路と、 検波出力からフェーズロックドループがロックしたか否
    かを判別するロック検出回路とを有し、 ロック検出回路がフェーズロックドループのロックを判
    別している間、前記バイアス回路の直流バイアスを停止
    させることを特徴とする映像検波回路。
JP4286404A 1992-10-23 1992-10-23 映像検波回路 Pending JPH06141253A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4286404A JPH06141253A (ja) 1992-10-23 1992-10-23 映像検波回路
KR1019930021739A KR0141908B1 (ko) 1992-10-23 1993-10-20 영상 검파 회로
US08/138,982 US5376974A (en) 1992-10-23 1993-10-21 Phase-locked looped synchronous video detector circuit
TW082108820A TW323424B (ja) 1992-10-23 1993-10-22

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4286404A JPH06141253A (ja) 1992-10-23 1992-10-23 映像検波回路

Publications (1)

Publication Number Publication Date
JPH06141253A true JPH06141253A (ja) 1994-05-20

Family

ID=17703967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4286404A Pending JPH06141253A (ja) 1992-10-23 1992-10-23 映像検波回路

Country Status (4)

Country Link
US (1) US5376974A (ja)
JP (1) JPH06141253A (ja)
KR (1) KR0141908B1 (ja)
TW (1) TW323424B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265947B1 (en) * 2000-01-11 2001-07-24 Ericsson Inc. Power conserving phase-locked loop and method
JP5453195B2 (ja) * 2010-08-03 2014-03-26 パナソニック株式会社 高周波受信装置及び無線受信機

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230171A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 同期検波回路
JPS63155874A (ja) * 1986-12-18 1988-06-29 Mitsubishi Electric Corp 映像中間周波信号処理回路
JPH0249230B2 (ja) * 1980-09-29 1990-10-29 Seiko Epson Corp Waiyashikidotsutopurintahetsudonoinkufuchakukiko
JPH0364280A (ja) * 1989-08-02 1991-03-19 Victor Co Of Japan Ltd 映像中間周波信号検波回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4031549A (en) * 1976-05-21 1977-06-21 Rca Corporation Television tuning system with provisions for receiving RF carrier at nonstandard frequency

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249230B2 (ja) * 1980-09-29 1990-10-29 Seiko Epson Corp Waiyashikidotsutopurintahetsudonoinkufuchakukiko
JPS62230171A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 同期検波回路
JPS63155874A (ja) * 1986-12-18 1988-06-29 Mitsubishi Electric Corp 映像中間周波信号処理回路
JPH0364280A (ja) * 1989-08-02 1991-03-19 Victor Co Of Japan Ltd 映像中間周波信号検波回路

Also Published As

Publication number Publication date
KR940010711A (ko) 1994-05-26
TW323424B (ja) 1997-12-21
US5376974A (en) 1994-12-27
KR0141908B1 (ko) 1998-06-15

Similar Documents

Publication Publication Date Title
US3939425A (en) Noise-squelching circuit using a phase-locked loop
JPH06141253A (ja) 映像検波回路
JP2661736B2 (ja) キード型同期検波回路
JP2007181046A (ja) 受信回路、受信装置および受信方法
JP2511843B2 (ja) タイミング信号発生回路
JPH08116468A (ja) 同期信号処理回路
JPH07283731A (ja) 同期信号回路
JP2693775B2 (ja) 映像受信回路
JPS63155874A (ja) 映像中間周波信号処理回路
JPH0156580B2 (ja)
JP2725839B2 (ja) 映像中間周波信号処理回路
JPS61111016A (ja) Ｐｌｌ周波数シンセサイザ方式ｔｖ受像機
JPH04135390A (ja) 映像検波回路
JPH09205600A (ja) テレビの音声信号検波回路
JP2000031745A (ja) Ａｍ検波装置
JPH03184481A (ja) テレビジョン受像機
JPH0654849B2 (ja) Ｐｌｌ同期検波回路
JPH06153112A (ja) Ｉｆ検波回路
JPS63116521A (ja) 周波数−電圧変換器
JPH0638116A (ja) 位相同期ループ回路
JPH0537301A (ja) Ａｆｃ装置
JPS63236405A (ja) Ｆｍ受信機
JPH05152947A (ja) 位相同期回路
JPH05110429A (ja) フエーズロツクドループ回路
JPH06268449A (ja) Ｆｍ受信装置