JPS62230171A - 同期検波回路 - Google Patents

同期検波回路

Info

Publication number
JPS62230171A
JPS62230171A JP7281786A JP7281786A JPS62230171A JP S62230171 A JPS62230171 A JP S62230171A JP 7281786 A JP7281786 A JP 7281786A JP 7281786 A JP7281786 A JP 7281786A JP S62230171 A JPS62230171 A JP S62230171A
Authority
JP
Japan
Prior art keywords
phase
signal
output
time
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7281786A
Other languages
English (en)
Inventor
Masaru Sakurai
優 桜井
Tomomasa Nakagawara
智賢 中川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7281786A priority Critical patent/JPS62230171A/ja
Publication of JPS62230171A publication Critical patent/JPS62230171A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明はテレビジ璽ン受信機における同期検波回路に
関する。
(従来の技術) テレビジ璽ン放送においては、テレビジョン信号は残留
側帯波(VSB)変調にて送信される。
したがって、これを包結線検波すると、復調信号に非線
形歪が発生する。この非線形歪は、文字多重放送のよう
にテレビジョン信号に所定のデータを1![、iして伝
送する場合やゴーストを除去するゴーストキャンセラを
用いる場合に特に大きな問題を招く。
そこで、近年、この非線形歪の発生を防ぐ目的で、フェ
イズロックドループ(以下、PLLと記す)形の同期検
波回路が開発、実用化されている。
第5図はPLL形の同期検波回路の構成を示す回路図で
ある。図において、中間周波数に変換されたビデオ信号
(以下、IP倍信号記す)は乗算器1ノにおいて電圧制
御発振器12の発振出力を使って検波される。電圧制御
発振器12は、IF信号と同じ周波数で発振し、その出
力は移相器13t/Cよって90°位相ン7トされる。
この位相シフト出力は、ダブルバランス形乗算器14に
よって、工F信号と乗算される。乗杯器14の出力は2
つの入力の位相差が90°となったときに零となるので
、結局、電圧制御発振器12の出力位相はIP倍信号同
位相となる。なお、15はローパスフィルタである。
ところで、第5図の同期検波回路においては、電圧制御
発振器I2の出力の位相がIP倍信号キャリアの位相に
追随する丸め、完全な同期検波は難しい。陽圧制御発振
器120位相が追随する時定数は、ループゲイン及びロ
ーパスフィルタの特性によって決まシ、はばPLLの帯
域の逆値となる。追随の時定数を大きくすると、IPキ
ャリアの短時間の位相変動に、電圧制御発振器130位
相が追随しないため、よシ正確な同期検波が可能となる
が、反面プルインレンジが狭くなるために、チューナ部
の周波数変動に対応できなくなってしまう。このため、
実用化されているPLL形同期検波回路では、PLLの
帯域を数百KHz−数MHz(時定数にして数μsec
〜数十μsec )の値に設定するようになっている。
テレビジョン放送の映像信号の復調及びデータ波形伝送
においては、この程度の時定数でほぼ十分であるが、ゴ
ースト障害の除去を目的としたゴーストキャンセラを動
作させるためKは、上記の時定数では不十分である。
ゴースト障害は第6図に示すように、反射波が直接波に
重って生じる障害である。ここで、反射波のレベルをα
、遅延時間をτとすると、受イJ信号S’(*lは次式
で与えられる。
8’(1,8(1+α5(t−τ)         
 ・・・(1)ゴーストキャンセラは、復副後のベース
バント15号において、第7図に示すようKa延綴金用
いて擬似ゴースト信号を作j7、IP倍信号含まれるゴ
ースト成分を除去するものである。N立された信号分を
引算して除去するという構成のため、もし、同期検波回
路において、非線形成分が発生すると、ゴースト除去の
性能が大きく影響を受ける。
その状況を説明するために、第8図(a)に示すようニ
、黒レベルから白レベルまでの矩形の信号で変調された
信号にレベルがα−0,5のゴースト信号(第8図(b
l参照)が1侵された場合を考える。主信号とゴースト
・1g号の位相差をθ、主信号とゴースHま号の合成波
の位相をψ(第8図(C)参照)とすると、θとψの間
には次の関係か成立する。
今、簡単のためにθ−180’の場合を考えると、合成
波の位相ψは、ゴースト信号の4M幅が主信号よシ大き
くなったところで180’ヘジヤンプする。
この位相変動に対して、4圧制(g1発振器12の出力
の位相□は、第8図(d)に示すようにある時定数を持
って反応する。このような位相変動を受けたh生キャリ
アで同期検波を行うと、復調ビデオ信号は@S図(el
のようKなる。理想的な同期検波での出力は、第8図(
e)に点線で示した形とな9、点線と実根の差の部分は
非線形な部分となる。このために、ゴーストキャンセラ
が正しく動作したとしても、第8図+63のゴーストの
消え38&りとして部分が残ってしまう。
これを防ぐためには、PLLの時定数を大きくして工F
キャリアの短期変動に追随しないようにすればよいが、
前述のようにプルインレンジが狭くなることKよって、
PLLがロックできないあるいはロックするのに非常に
時間がかかるという問題が生ずる。
(発明が解決しようとする問題点) 以上述べたように、従来のPLL形同期検波回路におい
ては、正確な同期検波を図るため、追随の時定数を大き
くすると、プルインレンジが狭くなってロックに時間が
かかるという問題が生じ、蓮に、時定数を小さくすると
、正確な同期検波を行うことができないという問題が生
じるものであう九。
そこで、この発明は、正確な同期検波及びロックの短時
間化の両方を満足させることができる同期検波回路を提
供することを目的とする。
〔発明の構成〕
(問題点を解決するための手段) 上記目的を達成するためKこの発明は、フェーズロック
ドループを切断するためのスイッチ及び切断時のループ
電圧を保持するコンデンサから成るサンプルホールド回
路を備え、ビデオ信号を検波するフェーズロックドルー
プ形の同期検波手段と、 この同期検波手段の検波出力から水平同期信号を分離す
る同期分離手段と、 この同期分離手段で分離された水平同期信号の位相乱れ
の程度を検出する位相乱れ検出手段と、この位相乱れ検
出手段で検出された位相乱れの程度が大きい場合は、上
記スイッチを常時オンし、小さい場合は、水平同期信号
のタイミングで上記スイッチをオンするスイッチ駆動手
段とを備えるようにし念ものである。
(作用) 上記構成によれば、水平同期信号の位相乱れの程度が大
きい場合、スイッチが常時オンするので、PLLは適音
の動作を行う。この状態では、PLLの帯域が広く、プ
ルインレンジも広いため、安定な動作が確保される。一
方、位相乱れの程度が小さ込場合は、スイッチが水平同
期信号のタイミングでのみオンする。この状態では、P
LLの帯域がサンプル時間とホールド時間の比で小さく
なっている。したがって、プルインレンジが狭く、正確
な同期検波を行うことができる。
(実施例) 以下、図面を参照してこの発明の一実施例を詳細に説明
する。
第1図はこの発明の一実施例の構成を示す回路図である
。図において、10は同期検波部であシ、20はゲート
パルス発生部である。
同期検波部10は、先の第5図に示す同期検波回路に、
スイッチ16とコンデンサ17から成るサンプルホール
ド回路を付加した構成となっている。同期検波部10の
出力は、ゲートパルス発生部20の同期分離回路21及
びサブキャリア抽出  ・回路22に供給される。同期
分離回路21は入力信号から水平同期信号(dと垂直同
期信号(蜀を分離する。サブキャリア抽出回路22は、
入力信号からカラーサブキャリアを抽出し、これを4逓
倍回路23に与えることにより、周波数4 fscのク
ロックを得る。ここで、fscはカラーサブキャリア周
波数である。
この周7&数(4fsc)のクロックは水平カウンタ2
4によって910分周される。この水平カウンタ24は
水平同期信号(C)のエツジ部を含むようなゲートパル
ス(B)を発生する。
同期分離回路21から出力される水平同期信号(C)が
、第2図に示すように、ゲートパルス(B)の幅の中に
位置していれば、アンドゲート25の出力レベルはロク
レベルである。このとき、水平カウンタ13は周波数(
4fsc )のクロックを910分周して、正確な水平
周期をもつパルスを再生する。
この状態では、判定回路26の出力(D)はへイレベル
となっており、水平同期信号(C)の部分でへイレベル
となるゲートパルス(ト))は、ナントゲート27の出
力に七のままあられれ、第2図に示すようなゲートパル
ス(A)が得られる。
このゲートパルス(A)がへイレペルとなると、スイッ
チ16が閉じられる。これによfi、PLLのループが
働き、電圧制御発振器12の出力位相は、IP信号に追
従する。水平同期信号(Oの部分は、変調キャリアのレ
ベルが最も大きくなっているので、第8図に示したとお
)、ゴースト信号によるキャリアの位相変動が最も少な
い。したがって、この部分で位相をロックすると、最も
正しい再生キャリアが得られる。一方、スイッチ16は
、水平同期<it号以外の部分では開く。したがって、
コンデンサ17にホールドされた電圧によって゛電圧制
御発振器15の位相が固定されるので、映像信号の区間
は、ゴーストの影響によるキャリアの位相変動には追随
しない。したがって、第8図(e)に示すような、復調
ビデオ信号の歪は発生せず、ゴーストキャンセラの残留
歪が発生することはない。
一方、カラ/り28は、アンドゲート25より出力され
るパルスを一定時間、例えば垂直カウンタ29の出力に
従って垂直周期毎に区切ってカウントする。カウンタ2
8のカウント値がある値以上を越えた場合には、判定回
路16は同期はずれと判断する。すなわち、同期分離回
路10によって分離された水平同期信号(Qが水平カウ
ンタ24から出力されるゲートパルス(B)と第6図の
ような正しい関係にあれば、アンドゲート25の出力に
は何もあられれないが、もし、同期がたびたびはずれた
り、入力信号の87Nが著しく低くなった場合には、ア
ンドゲート25の出力には、水平カウンタ24t−リセ
ツトするパルスがあられれる。このパルスが一定時間内
にある数取上あられれた状態をもって、同期はずれとみ
なす。同期はずれが検出されると判定回路26の出力(
D)は、ただちにロウレベルとなり、第3図に示すよう
に、ナントゲート22の出力はハイレベルとなる。これ
により、スイッチ16は閉じたままの状態となシ、PL
Lはいわゆる連続モードで動作する。この状態では、P
LLの帯域は広くなってお9、プルインレンジも広い念
め、引込み時間も速く、安定な動作が確保される。
次に、アンドゲート25の出力パルスが減シ、カウンタ
28のカウント値がある値以下になると、判定回路26
は、同期が確率されたとみなし、その時点よシ定められ
た時間(乃の後に、出力−を第3図に示すようにハイレ
ベルとする。すると、ナントゲート27の出力−は、第
3図に示すようなサンプリングパルスの形状となること
によって、同期検出部9はサンプルホールドモードで働
くことになる。
以上の構成の動作を実際のテレビジ欝ン受像機の動作状
aK沿ってfi壇してみると、まず、電源投入スイッチ
をオンした後、あるいはチャンネルを切51Aえた後の
同期が乱れている状態では、判定回路I6の出力(鵡が
ロウレベルとなっているので、同期侠出部9は連続そ−
ドで動作し、広いプルインレンジによりIF倍信号短時
間でロックする。
次に同期が確立して(’I)の時間がたっと、判定回路
26の出力(旬はハイレベルとなカ、同期検波部10は
水平同期信号(C)の部分でのみ位・相ロックを行うサ
ンプルホールドモードとなる。このサンプルホールドモ
ードでは、前述のように、ホールド区間では非線形歪は
発生せず、特にゴーストキャンセラの良好な動作を保鉦
する。なお、サンプルホールドモードでは、等測的なP
LL帯域がサンプル時間とホールド時間の比で小さくな
っておシ、したがって、プルインレンジも非常に小さく
なっている。しかしながら、−サンプルホールドモード
に切換るのは、上記の通シ、同期検波部10が十分位相
引き込みを行い、正しい同期信号が得られてからの後な
ので問題はない。また、入力信号のいが悪い場合、同期
18号が不安定な場合には、判定回路26の出力(旬は
ローレベルとなり、同期検波tsXOは連続モードとな
るので、検波ビデオ出力が不安定になるということは防
ぐことができる。
第4図はこの発明の他の実施例を示す回路図である。こ
の実施例は、同期検波部1oとゲートパルス発生部20
との間に、ゴーストキャンセラ30を挿入したものであ
る。
ゴーストの存在によって水平同期信号(C)、に映像信
号が混入し、同期分離回路21の出力が乱されることが
ある。このような場合には、まず、ゲートパルス発生部
20は同期検波部IQを連続モードにして働かせる。ゴ
ーストキャンセラ3oは、第7図の構成の利得(a3を
自動調整して、ゴーストをある一時定数を持って消去し
てゆく。このため、ある時間たつと、ゴース)Kよる同
期信号の乱れは改善され、同期が確立される状態となる
。すると、ゲートパルス発生部20は、同期検波部1゜
をサンプルホールドモードに切換え、これによってゴー
スト除去は完全に行われるようになる。
〔発明の効果〕
このようにこの発明によれば、正確な同期検波及びロッ
クの短時間化の両方を満足させることができる同期検波
回路を提供することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例の構成を示す回路図、第2
図及び第3図は第1図の動作を説明するために信号波形
図、第4図はこの発明の他の実施例を示す回路図、第5
図は従来の同期検波回路の構成を示す回路図、第6図は
ゴーストを説明するための図、第7図はゴーストキャン
セラの構成を示す回路図、is図はゴーストによる弊害
を説明するための信号波形図である。 10・・・同期検波部1. J 1 、14・・・乗算
器、12・・・電圧制御発振器、13・・・移相器、1
5・・・ローパスフィルタ、16・・・スイッチ、17
・・・コンデンサ、21・・・同期分離回路、22・・
・サブキャリア抽出回路、23・・・逓倍回路、24・
・・水平カウンタ、25・・・アンドゲート、27・・
・ナントゲート、26・・・判定回路、28・・・カウ
ンタ、29・・・垂直カウンタ。 出願人代理人  弁理士 鈴 江 武 彦第2図 第3図 第5図 第6図

Claims (1)

  1. 【特許請求の範囲】 フェーズロックドループを切断するためのスイッチ及び
    切断時のループ電圧を保持するコンデンサから成るサン
    プルホールド回路を備え、ビデオ信号を検波するフェー
    ズロックドループ形の同期検波手段と、 この同期検波手段の検波出力から水平同期信号を分離す
    る同期分離手段と、 この同期分離手段で分離された水平同期信号の位相乱れ
    の程度を検出する位相乱れ検出手段と、この位相乱れ検
    出手段で検出された位相乱れの程度が大きい場合は、上
    記スイッチを常時オンし、小さい場合は、水平同期信号
    のタイミングで上記スイッチをオンするスイッチ駆動手
    段とを具備した同期検波回路。
JP7281786A 1986-03-31 1986-03-31 同期検波回路 Pending JPS62230171A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7281786A JPS62230171A (ja) 1986-03-31 1986-03-31 同期検波回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7281786A JPS62230171A (ja) 1986-03-31 1986-03-31 同期検波回路

Publications (1)

Publication Number Publication Date
JPS62230171A true JPS62230171A (ja) 1987-10-08

Family

ID=13500347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7281786A Pending JPS62230171A (ja) 1986-03-31 1986-03-31 同期検波回路

Country Status (1)

Country Link
JP (1) JPS62230171A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174474A (ja) * 1988-12-27 1990-07-05 Victor Co Of Japan Ltd 映像中間周波信号検波回路
JPH0364280A (ja) * 1989-08-02 1991-03-19 Victor Co Of Japan Ltd 映像中間周波信号検波回路
JPH06141253A (ja) * 1992-10-23 1994-05-20 Toshiba Corp 映像検波回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174474A (ja) * 1988-12-27 1990-07-05 Victor Co Of Japan Ltd 映像中間周波信号検波回路
JPH0364280A (ja) * 1989-08-02 1991-03-19 Victor Co Of Japan Ltd 映像中間周波信号検波回路
JPH06141253A (ja) * 1992-10-23 1994-05-20 Toshiba Corp 映像検波回路

Similar Documents

Publication Publication Date Title
US5638140A (en) FPLL having AFC filter with limited phase shift
US4091410A (en) Frequency and phase lock loop synchronous detecting system having a pair of phase lock conditions
US4642573A (en) Phase locked loop circuit for demodulating suppressed carrier signals
JPS63286043A (ja) 復調装置
JPH11331301A (ja) 個別的な変換機により供給されるvsb及びqam最終中間周波数信号を同期化するqam/vsbディジタルテレビジョン受信機
US4686570A (en) Analog-to-digital converter as for an adaptive television deghosting system
JPS62230171A (ja) 同期検波回路
JP2579998B2 (ja) 同期信号再生回路
JPS60229596A (ja) 直交2相変調信号の復調回路
US3961135A (en) Synchronized demodulation system
US20050117063A1 (en) Chrominance signal demodulation apparatus
KR100201244B1 (ko) 크로마 신호의 지터 제거 회로 및 이를 이용한 텔레비젼 수상기
JP2823291B2 (ja) Secam方式ライン識別回路
EP0464329B1 (en) Color signal demodulating circuit
JPH02231892A (ja) 文字放送信号発生装置および文字放送信号受信機
JPS60250780A (ja) 水平同期回路
JP2000270341A (ja) カラーキラー回路
JP2001169302A (ja) 色信号処理回路
JPS60229583A (ja) Am変調ビデオ信号の復調回路
JPH05219522A (ja) Yc分離回路
JPH10164618A (ja) 映像信号処理回路
JPH05137092A (ja) Fmテレビジヨン受信装置
JPH03165147A (ja) 4位相復調回路
JPH02196587A (ja) バーストゲートパルス発生回路
JPH0522707A (ja) 伝送信号再生装置