JP2007181046A - 受信回路、受信装置および受信方法 - Google Patents

受信回路、受信装置および受信方法 Download PDF

Info

Publication number
JP2007181046A
JP2007181046A JP2005378906A JP2005378906A JP2007181046A JP 2007181046 A JP2007181046 A JP 2007181046A JP 2005378906 A JP2005378906 A JP 2005378906A JP 2005378906 A JP2005378906 A JP 2005378906A JP 2007181046 A JP2007181046 A JP 2007181046A
Authority
JP
Japan
Prior art keywords
signal
circuit
frequency
video
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005378906A
Other languages
English (en)
Inventor
Sachiko Mori
佐智子 森
Yasuo Oba
康雄 大場
Makoto Ikuma
誠 生熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005378906A priority Critical patent/JP2007181046A/ja
Priority to US11/616,356 priority patent/US20070146553A1/en
Publication of JP2007181046A publication Critical patent/JP2007181046A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H04N21/4383—Accessing a communication channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】映像中間周波信号の映像変調度が過変調となっても、また、いかなる映像パターンに対しても、正確に映像検波出力を得ることができ、かつ回路規模も大きくならない受信回路を提供する。
【解決手段】本発明の受信回路は、映像信号を被変調信号とする変調信号の位相に同期した発振信号を出力するＰＬＬ回路１０２と、前記発振信号を用いて前記変調信号を同期検波することにより、前記映像信号を出力する映像検波器２１と、前記発振信号の周波数が、所定範囲内にあるか否かを判定することによって、前記位相同期回路がロック状態であるか否かを示す周波数検出信号を出力する周波数検出回路３３とを備え、前記周波数検出信号を用いてＰＬＬ回路１０２を制御する。
【選択図】図１

Description

本発明は、位相同期ループ (以下、ＰＬＬと記す) を用いた映像中間周波信号を処理する回路に関し、特に過変調時の入力信号に対しても安定な映像検波出力を得ることができる受信回路に関し、例えば、テレビジョン受信機やテレビジョンチューナ内蔵のビデオ再生装置の分野で使用されるものである。
例えば、テレビジョンセット等の中間周波段では、振幅変調波を検波するために同期検波回路が使用されている。図８は従来の連続ＰＬＬ同期検波方式による映像中間周波信号処理回路を含む受信装置を示すブロック図である。この図8のように従来のテレビジョン受像機は、主にアンテナ１０、このアンテナ１０で受信したテレビジョン高周波信号から希望のチャンネル周波数を選択し、映像中間周波信号に変換するチューナ回路１００、そして、この映像中間周波信号より映像信号を検波する映像中間周波信号処理回路１０１とを有する。
以下に図８に示す受信装置の動作を従来の映像中間周波信号処理回路１０１を中心に説明する。アンテナ１０で受信されたテレビジョン高周波信号は、高周波増幅器１１で増幅され、混合器１２で局部発振器１３からの局部発振信号と混合されて映像搬送波周波数 (日本の場合は５８.７５MHz) を有する映像中間周波信号 (以下、ＶＩＦ信号と記す) に変換される。通常高周波増幅器１１はＲＦＡＧＣ機能を有し、映像検波出力が一定となるように動作する。ＲＦＡＧＣ機能は図８では省略してある。
次に、中間周波信号の帯域通過フィルタ (一般的にはＳＡＷフィルタ) １４を通過したＶＩＦ信号ａは、映像中間周波増幅器 (以下、ＶＩＦ増幅器と記す) ２０で一定レベルに増幅され (信号ｂ)、映像検波器 (以下、ＶＩＦ検波器と記す) ２１へ入力される。
また、ＶＩＦ増幅器２０の出力信号ｂは、位相検波器２５、低域通過フィルタ (以下、ＬＰＦと記す) ２６、電圧制御発振器 (以下、ＶＣＯと記す) ２７、および移相器２８から構成されるＰＬＬ回路１０２にも入力される。ＶＩＦ増幅器２０の出力信号ｂと移相器２８の出力信号ｆは、位相検波器２５に入力され、両信号の位相が比較されて、その位相差に比例した信号ｇが位相検波器２５から出力される。位相検波器２５の出力信号ｇは、ＬＰＦ２６で平滑されて直流電圧に変換される (信号ｈ)。ＶＣＯ２７は、ＬＰＦ２６から出力された制御電圧に応じた発振周波数の信号を出力する (信号ｄ)。移相器２８は、信号ｅと信号ｆの位相差が９０°となるように、ＶＣＯ２７の出力信号ｄの位相をシフトさせ出力する。信号ｅと信号ｆは、各々、ＶＩＦ検波器２１と位相検波器２５に入力される。
ＶＩＦ検波器２１では、ＶＩＦ増幅器２０からの出力信号ｂと移相器２８からの出力信号ｅとが入力され、入力された両信号を乗算し、高調波成分をカットした結果が出力される (信号ｃ)。ＰＬＬ回路１０２がロックしているとき、移相器２８の出力ｅは、ＶＩＦ信号ａの映像搬送波に対し同一周波数でかつ同一位相となってＶＩＦ検波器２１に与えられる。ＶＩＦ検波器２１はこの信号に基づき、増幅器２０の出力を同期検波し、映像検波出力ｃを出力する。
この映像検波出力ｃは映像信号出力端子２２から外部に出力されるとともに、内部のAGC回路２９およびロック検出回路３０にフィードバックされる。AGC回路２９は、映像検波出力信号ｃのレベルを検出してＶＩＦ増幅器２０のゲインを制御し、その出力ｂを一定レベルに保持するようにする。一方、ロック検出回路３０は、映像検波出力ｃに基づきＰＬＬ回路１０２がロック状態かまたはアンロック状態かを判定し (信号ｊ)、ＬＰＦ２６の時定数を制御している。すなわち、ロック状態においては、時定数を大きくして応答を遅くし、ノイズやＶＩＦ信号が有している位相歪などに応答しにくいよう制御している。一方、アンロック状態においてはＬＰＦ２６の時定数を小さくして応答を速め、ＰＬＬの引き込み範囲 (キャプチャレンジ) を広くする。
一方、近年、放送局から送信される振幅変調されたテレビジョン信号を過度に増幅するため、振幅変調度が１００%以上の過変調状態で放送されている場合がある。また、映像機器からテレビジョン高周波信号を作るRFコンバータを内蔵するような機器では、テレビジョン高周波信号を作る際に過変調状態になる場合がある。そして、これらにより伝送されたＶＩＦ信号ａを上記映像中間周波信号処理回路１０１で復調する場合、過変調によりＶＩＦ信号ａの搬送波の位相が反転してしまい、この反転した信号の位相に移相器２８の出力ｅの位相を同期させるよう動作するため、ＰＬＬ回路１０２は正確に搬送波の再生を行えないという欠点があった。
この欠点を解消するために特開平３−４４２８０号公報などに示すようなサンプリングＰＬＬ同期検波方式を採用した映像中間周波信号処理回路がある。サンプリングＰＬＬ同期検波方式では位相比較出力ｇはある一定期間だけＶＣＯ２７に供給され、他の期間はＰＬＬ制御を行わずにＶＣＯ２７の出力は一定位相とされる。従って、そのＰＬＬを動作させる期間を、過変調にならない期間 (例えば、水平同期信号期間) にすると、過変調時にはＰＬＬが働かずにＶＣＯ出力が一定位相を保つので、図８の連続ＰＬＬ同期検波方式の映像中間周波信号処理回路で起こるような反転位相へのロックを防ぐことができる。
図９にこのような従来のサンプリングＰＬＬ同期検波方式による映像中間周波信号処理回路の一例を示す。この回路において、位相検波器２５’には、ＶＩＦ増幅器２０の出力ｂ、移相器２８の出力ｆの他に、変調度検出回路３２の出力ｌ、電界強度検出回路３１の出力ｋおよびロック検出回路３０の出力ｊが入力されている。変調度検出回路３２は、時々刻々の映像検波出力ｃの電圧をある基準電圧VMTHと比較することにより変調度が高い期間を検出し変調度検出信号ｌを出力する。電界強度検出回路３１は、AGC回路２９のAGC出力ｉの信号をある電圧と比較することで、ＶＩＦ信号が弱電界入力かまたはAGC回路が動作する中・強電界入力のいずれかを検出し、電界強度検出信号ｋを出力する。これら３つの出力信号ｊ、ｋ、ｌに基づき、ＰＬＬ回路１０２はループが閉じている状態 (以下、閉ループ状態と記す) およびループが開いている状態 (以下、開ループ状態と記す) のいずれかに切り換えられる。閉ループ状態においては、位相検波器２５’でＶＩＦ増幅器２０の出力ｂと移相器２８の出力ｆとが位相比較され、その位相検波出力ｇ’を平滑した制御電圧 (信号ｈ) によってＶＣＯ２７は発振する。すなわち、閉ループ状態は、図８に示す従来の連続ＰＬＬ同期検波方式の映像中間周波信号処理回路と全く同様の状態になる。また、開ループ状態においては、位相検波器２５’は直前の閉ループ状態の時に出力された位相検波出力ｇ’を出力し、ＶＣＯ２７は直前の発振周波数と位相を保持する。
図１０は、このサンプリングＰＬＬ同期検波方式の映像中間周波信号処理回路１０１における各動作モードでの検出信号ｊ、ｋ、ｌおよびＰＬＬ回路１０２の状態を示す。ロック状態でAGC回路が動作する中・強電界入力状態においては、映像検波出力ｃが基準電圧VMTHより高いか低いかに応じて、ＰＬＬ回路１０２はループの開閉を繰り返す (１０−３、１０−４)。映像検波出力ｃが基準電圧VMTHより高い図６の期間T２, T４、すなわち、変調度が高く映像信号の輝度レベルが高い期間では、ＰＬＬ回路１０２は開ループ状態になり、ＶＣＯ２７の出力ｄは開ループ状態になる直前のものが保持される (１０−４)。一方、映像検波出力ｃが基準電圧VMTHより低い図６の期間T１, T３, T５、すなわち映像信号の輝度レベルが低い期間では、ＰＬＬ回路１０２は閉ループ状態になり、ＶＣＯ２７の出力ｄはＶＩＦ増幅器２０の出力ｂに追従して変化する。 (１０−３)。
一方、アンロック状態 (１０−１) および弱電界入力状態 (１０−２) においては、ＰＬＬ回路１０２は閉ループ状態と開ループ状態の切換を行わず、常に閉ループ状態となり、従来と同様な引き込み応答性を得る。
図１１に映像検波出力ｃに基づきＰＬＬ回路１０２がロック状態かあるいはアンロック状態かを判定するロック検出回路３０の一構成例を示す。映像検波出力ｃが平滑回路４０に入力され、平滑されて、映像検波出力ｃの平均レベル (信号p) が比較器４１に与えられる。比較器４１は、基準電圧Vrefと平滑回路４０の出力信号pを比較してその結果を出力する (信号ｊ)。
図１１のような構成において、次に、その動作を図１２の波形図に従って説明する。図１２ (A) は、ＰＬＬ回路１０２がアンロック状態の場合、同図 (B) は、通常変調入力時でＰＬＬ回路１０２がロック状態の場合、同図 (C) は、過変調入力時でＰＬＬ回路１０２がロック状態の場合について、それぞれ映像検波出力ｃと、平滑回路４０の出力である平均レベルVp、および比較器４１における基準電圧Vrefの関係を示している。
さて、ＰＬＬ回路１０２がアンロック状態の場合、図１２ (A) に示すように映像検波出力ｃはビート状の信号となる。この場合、この信号を平滑回路４０に通すと、平均レベルVpは無信号電位V０とほぼ等しい比較的高い電圧の信号が現れる。従ってこの平均レベルVpは、基準電圧Vrefより高くなるため、信号ｊにはＰＬＬ回路１０２がアンロック状態であることを示す信号が出力される。
一方、通常変調時において、ＰＬＬ回路１０２がロック状態である場合、映像検波出力ｃは映像信号と同じ信号になる。この信号を平滑回路４０に通すと、平均レベルVpは比較的低い電圧の信号が現れる。従ってこの平均レベルVpは、基準電圧Vrefより低くなるため、信号ｊにはＰＬＬ回路１０２がロック状態であることを示す信号が出力される。
特開平３−４４２８０号公報 特開平５−２４４５３３号公報
しかしながら、従来の映像中間周波信号処理回路１０１は、以上述べたように映像検波出力ｃを平滑回路４０に通して得られる平均レベルVpを基準電圧Vrefと比較することによって、ＰＬＬ回路１０２のロック状態あるいはアンロック状態を判定し、その判定した信号に基づきＰＬＬ回路１０２のループを開閉するように構成されていたので、以下に述べる３つの問題点を有していた。
問題点(1)として、ＶＩＦ信号が過変調の場合にロック検出回路が判定誤りをしてしまうという問題点がある。図１２ (C) に示すように、ＶＩＦ信号が過変調の場合において、ＰＬＬ回路１０２がロックしているとき、映像検波出力ｃにはレベルの高い映像信号が出力される。従って、この映像検波出力ｃを平滑回路４０を通じて平滑した場合、その出力である平均レベルVpは、通常変調時に比べて高めにシフトしてしまい、基準電圧Vrefを超えてしまう。その結果、平均レベルVpは基準電圧Vrefよりも高い、つまりＰＬＬ回路１０２はアンロック状態と判定して、その結果を信号ｊに出力することになる。ＰＬＬ回路１０２がアンロック状態と判定されたことにより、ＰＬＬ回路１０２は、ＶＩＦ信号が過変調であるにも関わらず、閉ループ状態と開ループ状態の切換は行われず、常に閉ループ状態になってしまい、正確な映像検波出力が得られなくなる (図１２の信号ｃ’)。
問題点(2)として、ＶＩＦ信号が通常変調度 (８７.５%) においても、映像パターンによりロック検出回路が判定誤りをしてしまうという問題点がある。例えば、白１００%の映像パターンなどは黒の映像パターンに比べて、映像検波出力ｃの平均レベルVpが高く、基準電圧Vrefの設定値によっては、平均レベルVpが基準電圧Vrefよりも高いと判定し、ＰＬＬ回路１０２はアンロック状態と誤判定されてしまう。その結果、ＰＬＬ回路１０２のＬＰＦ２６の時定数が小さくなり、音声バズやビートが生じるなど映像特性および音声特性に劣化が生じる。また、アンロック状態 (図１２ (A)) の映像検波出力ｃの平均レベルVpは、回路素子の拡散ばらつきや周囲温度、電源電圧、色信号の有無、音声信号の強度 (PS比) に対して影響を受けやすい。そのため、これらを考慮して基準電圧Vrefを低く設定すると、ロック状態のときにアンロック状態との誤判定が起きやすくなり、基準電圧Vrefを高く設定すると、アンロック状態のときにロック状態との誤判定が起きやすくなる。
問題点(3)として、映像検波出力ｃの水平同期信号の周波数は比較的低い (１５.７ｋHz) ため、平均レベル (信号p) を出力する平滑回路４０には大きい容量が必要となる。この容量を半導体集積回路に内蔵した場合には、マスク面積が増大する。一方、外付けにした場合には、ピン数が増加する。どちらの場合においてもコストアップにつながることとなる。
本発明は上記のような従来の問題を解決するもので、ＶＩＦ信号の映像変調度が１００%を超え、いかなる映像パターンに対しても、正確に映像を受信することができ、かつ回路規模も大きくならない映像中間周波信号を処理する受信回路を提供することを目的とする。
上記の課題を解決するため本発明の受信回路は、映像信号を被変調信号とする変調信号の位相に同期した発振信号を出力する位相同期回路と、前記発振信号を用いて前記変調信号を同期検波することにより、前記映像信号を出力する映像検波器と、前記発振信号の周波数が、所定範囲内にあるか否かを判定することによって、前記位相同期回路がロック状態であるか否かを示す周波数検出信号を出力する周波数検出回路とを備え、前記周波数検出信号を用いて前記位相同期回路を制御するように構成されている。
この構成によれば、位相同期回路のロック／アンロックの判定は、映像信号に基づいて行うのではなく、位相同期回路から出力される発振信号に基づいて行うように構成されている。すなわち、ロック／アンロックの判定は、位相同期回路から出力される発振信号の周波数が所定範囲内であるか否かによって判定される。これにより、映像信号が過変調であっても白パターンの高輝度画像であっても誤判定を生じさせないという効果がある。さらに、ロック／アンロックの判定のために映像信号を平滑化する必要がないので、平滑化の容量が不要になり、回路面積を低減し あるいは外付け容量を接続するピン数の増加を解消するという効果がある。
ここで、前記位相同期回路は、前記発振信号を出力する電圧制御発振器と、前記変調信号と前記発振信号との位相差を示す信号を出力する位相検波器と、前記位相差を示す信号を平滑化し、平滑化された信号を制御電圧として前記電圧制御発振器に出力する低域通過フィルタと、前記電圧制御発振器、位相検波器および低域通過フィルタにより形成されるループを開閉するスイッチ回路とを有し、前記スイッチ回路は、前記周波数検出信号に基づいて前記ループを開閉してもよい。
この構成によれば、ロック／アンロックの誤判定がないので、スイッチ回路によるループの開閉を誤ることなく実現することができ、受信回路は映像信号を安定して出力することができる。
ここで、前記位相同期回路は、前記発振信号を出力する電圧制御発振器と、前記映像信号と前記発振信号との位相差を検波する位相検波器と、前記位相差を示す信号を平滑化し、平滑化された信号を制御電圧として前記電圧制御発振器に出力する低域通過フィルタとを備え、前記低域通過フィルタは、時定数を切り換え可能に構成され、前記周波数検出信号に基づいて時定数を切り換えてもよい。
この構成によれば、ロック状態とアンロック状態とで時定数を切り換えることによってループの応答速度を可変にし、かつ誤判定による切り換えを防止することができる。
ここで、前記周波数検出回路は、前記発振信号の周波数をカウントするカウント手段と、前記カウント手段からのカウント値が、前記所定範囲内にあるか否かを判定する判定手段とを有する構成としてもよい。
この構成によれば、カウント手段はいわゆる周波数カウンタなので、受信装置によく設けられているデジタルＡＦＴ（Automatic Fine Tuning；自動周波数調整）装置の周波数カウンタと兼用することができ、回路面積をより小さくすることができる。
ここで、前記カウント手段は、周期的に前記発振信号の周波数をカウントし、前記判定手段は、所定回数連続して前記所定範囲内にあると判定した場合に、前記位相同期回路がロック状態であることを示す周波数検出信号を出力する構成としてもよい。
この構成によれば、ロック／アンロックの誤判定を防止するだけでなく、判定の信頼性をより向上させることができる。
また、本発明の受信回路は、チューナから出力された映像中間周波信号を増幅する増幅回路と、発振信号を出力する電圧制御発振器と、前記増幅回路の出力信号と前記発振信号との位相差を検出する位相検波回路と、検出された位相差を示す信号を平滑化した電圧を制御電圧として前記電圧制御発振器に出力する低域通過フィルタとを含み、前記増幅回路の出力信号の位相に前記発振信号の位相を同期させる位相同期回路と、前記発振信号に基づいて、増幅された前記映像中間周波信号を同期検波することによって映像信号を出力する同期検波回路と、前記電圧制御発振器の発振信号の周波数をカウントし、カウント値に基づいて前記発振信号の周波数が規定の映像中間周波数を含む所定範囲内に入るものか否か判定することにより、前記位相同期回路がロック状態であるか否かを示す周波数検出信号を出力する周波数検出回路と、前記映像中間周波信号の電界強度を検出し、電界強度を示す電界強度検出信号を出力する電界強度検出回路と、前記映像中間周波信号の変調度を検出し、変調度を示す変調度検出信号を出力する変調度検出回路とを備え、前記位相同期回路は、前記周波数検出信号、前記電界強度検出信号および前記変調度検出信号に基づいて、前記電圧制御発振器、位相検波器および低域通過フィルタにより形成されるループを開閉し、ループが開いたとき、直前のループが閉じた状態における前記制御電圧を維持する構成としてもよい。
この構成によれば、変調度が高いときでも低いときでも、常に、発振信号は本来の搬送波の周波数や位相に対し再生搬送波として誤差が小さく、周波数検出回路や電界強度検出回路は判定を誤らない。つまり、過変調によるロック／アンロックの誤判定を防止することができる。さらに、発振信号は、映像パターン、変調度や輝度レベルによって変化しないため、映像パターンに関わらず正確な映像信号が得られる。この正確な映像信号に基づいて電界強度が検出されるので、正確な電界強度も得ることができる。
ここで、前記位相同期回路は、前記周波数検出信号がロック状態にあることを示し、前記電界強度検出信号がしきい値以上の電界強度であることを示し、かつ前記変調度検出信号が所定値以上の過変調であることを示す場合に、前記ループを開いた状態にし、それ以外の場合に前記ループを閉じた状態にする構成としてもよい。
この構成によれば、従来と比べて周波数検出信号および電界強度検出信号が正確なので、スイッチ回路によるループの開閉を誤ることなく実現することができる。受信回路は映像信号を安定して出力することができる。
ここで、前記低域通過フィルタは、時定数を切り換え可能に構成され、前記位相同期回路は、前記周波数検出信号がロック状態でないことを示す場合、または、前記電界強度検出信号がしきい値以下の弱電界であることを示す場合に、時定数を小さくする構成としてもよい。
この構成によれば、従来と比べて周波数検出信号および電界強度検出信号が正確なので、時定数の切り換えを誤ることなく適正に行うことができる。
ここで、前記周波数検出回路は、前記発振信号の周波数を、周期的にカウントする周波数カウンタと、前記周波数カウンタからのカウント値が所定回数連続して前記所定範囲内にある場合に、前記位相同期回路がロック状態であることを示す周波数検出信号を出力する判定手段とを備えてもよい。
この構成によれば、周波数検出回路は、安定して正確に判定することができる。従来のロック検出回路内のアナログ比較器は、基準電圧Vrefに対して、温度変動、電源電圧変動、回路素子の拡散ばらつきにより判定しきい値が影響を受ける。これに対して、本発明に含まれる周波数検出回路における、所定範囲内か否かをデジタル処理するので、温度変動、電源電圧変動、回路素子の拡散ばらつきに対しほとんど変化しない。これにより周波数検出回路は、安定して正確に判定を実現できる。
また、本発明の受信装置、受信方法も上記と同様の手段を有し、同様の効果を奏する。
本発明によれば、映像信号が過変調であっても白パターンの高輝度画像であっても誤判定を生じさせないという効果がある。さらに、ロック／アンロックの判定のための平滑化容量を不要にし、回路面積を低減し あるいは外付け容量を接続するピン数の増加を解消するという効果がある。また、周波数検出回路をデジタルＡＦＴ装置のカウンタと兼用することで回路面積をさらに小さくすることができる。
本実施の形態における映像中間周波信号処理回路では、ＰＬＬ回路１０２のロック／アンロックの判定は、映像検波出力ｃに基づいて行うのではなく、ＶＣＯ２７の発振出力ｄに基づいて行うように構成されている。すなわち、ＶＣＯ２７の発振出力ｄの周波数が規定の映像中間周波数としての許容範囲内であるか否かによって判定される。これにより、映像信号が過変調であっても白パターンの高輝度画像であっても誤判定を防止でき、映像信号を平滑化するための容量を不要にするので回路面積を低減できる。
以下、本発明の実施形態について、図面を用いて説明する。
図１は、本発明の一実施例である映像中間周波信号処理回路を含む受信装置を示すブロック図である。同図では、従来の図９と同一部分は同一符号を用いている。
周波数検出回路３３は、ＶＣＯ２７の発振出力ｄの周波数が規定の映像中間周波数を含む所定範囲内 (例えば５８.７５MHz±２００ｋHz) (以下、ＶＩＦ帯域内と記す) かまたは所定範囲外かを判定し、周波数検出信号ｍを出力する。この周波数検出信号ｍは、ＶＩＦ帯域内であるか否か、つまりＰＬＬ回路１０２がロック状態かアンロック状態であるかを示す。周波数検出回路３３の入力は、ＶＣＯ２７の出力ｄ以外にＶＩＦ増幅器の出力ｂや移相器の出力でもかまわない。
スイッチ回路３４は、位相検波器２５とＬＰＦ２６の間に新たに設けられ、変調度検出回路３２の出力ｌ、電界強度検出回路３１の出力ｋおよび周波数検出回路３３の出力ｍに基づいてスイッチを開閉制御している。スイッチ回路３４がオフされている際には、ＰＬＬ回路１０２は開ループ状態になり、位相検波回路２５の出力ｇはＬＰＦ２６に入力されず、ＬＰＦ２６の出力ｈは直前の値を保持する。一方、スイッチ回路３４がオンされたとき、ＰＬＬ回路１０２は閉ループ状態になり、位相検波回路２５の出力ｇはＬＰＦ２６に入力される (信号n)。このスイッチ回路３４は、図１では位相検波器２５とＬＰＦ２６の間に設けたが、位相検波器の電流源のオンオフでも同様の結果になる。
また、ＬＰＦ２６の時定数は、電界強度検出回路３１の出力ｋおよび周波数検出回路３３の出力ｍに基づいて切り換えられている。
次に、このように構成された本発明の映像中間周波信号処理回路の動作を説明する。なお、周波数検出回路３３やＰＬＬ回路１０２以外の構成や機能は従来と同様であるので、説明を省略する。
まず、周波数検出回路３３の説明をする。図２は、周波数検出回路３３の一例を示しており、ＶＣＯ分周器５０、クロック分周器５１、カウンタ５２、帯域検出回路５３、ホールド回路５４で構成されている。周波数検出信号ｍは、ＰＬＬ回路１０２内のスイッチ回路３４とＬＰＦ２６に接続されている。図３は、ホールド回路５４を詳細に示した回路図である。図４は、ＶＣＯ２７の発振出力ｄの周波数がＶＩＦ帯域外からＶＩＦ帯域内に変化したときの図２と図３に示す各信号のタイミングを示す図である。
図２中のＶＣＯ分周器５０、クロック分周器５１およびカウンタ５２は、ＶＣＯ２７の発振出力ｄの周波数をカウントするカウント手段として機能し、周波数カウンタに相当する。また、帯域検出回路５３およびホールド回路５４は、周波数カウンタからのカウント値がVＶＩＦ帯域内にあるか否かを判定することによってＰＬＬ回路１０２がロック状態であるか否かを判定する判定手段として機能する。
ＶＣＯ２７の発振出力ｄは、ＶＣＯ分周器５０によって分周された後、クロック分周器５１の出力信号CLK１の周期で決まる期間に周波数カウントされる。この周波数カウントは、正確な基準周波数によって実施されており、通常、水晶振動子XtａｌOSCの発振周波数を利用している。その発振周波数は、セットメーカやチューナパックメーカにより、例えば、３.５８MHz、４.００MHzと使い分けられており、周波数精度は数ｋHzと比較的高い。
帯域検出回路５３では、カウンタ５２の出力信号に応じて、ＶＣＯ２７の発振出力ｄの周波数がＶＩＦ帯域内に該当するかあるいはＶＩＦ帯域外に該当するかを判定する。そして、帯域検出回路５３は、クロック分周器５１の出力信号CLK２が入力されるごとに、その判定した値をホールド回路５４に出力する。
ホールド回路５４は、図３に示すようにシフトレジスタ５５、判定器５６とで構成されており、シフトレジスタ５５はフリップフロップF１からF３で、判定器５６はゲートG１で構成されている。シフトレジスタ５５では、ＶＣＯ２７の出力信号ｄが、ＶＩＦ帯域内か否かを判定した帯域検出回路５３の結果を、クロック分周器５１の出力信号CLK３が入力されるごとに順次格納し、あらかじめ設定した所定回数 (本例では３回)保持している。判定回路５６では、シフトレジスタ５５の出力信号D１、D２、D３を入力し、シフトレジスタ５５に所定回数の結果が格納されるごとに、全信号D１、D２、D３がＶＩＦ帯域内と判定されているか否かを検出する。すべてＶＩＦ帯域内と検出された際には、出力が安定しているとして周波数検出信号ｍにＶＣＯ２７の発振出力ｄの周波数がＶＩＦ帯域内であると判定した信号を、信号CLK３が入力されるごとに出力する。すなわち、ＶＣＯ２７の出力信号ｄが不安定で、所定回数のうち一度でもＶＩＦ帯域外になれば、周波数検出信号ｍは所定回数の期間、ＶＩＦ帯域外との信号を出力する。これにより判定の信頼性を向上させている。
ところで、ＰＬＬ回路１０２がロックしたとき、ＶＣＯ２７の発振出力ｄの周波数はＶＩＦ信号の周波数、すなわち映像中間周波数に同期する。そのため、周波数検出回路３３の出力信号ｍは帯域内との判定をする。これは、映像検波出力ｃの変調度や輝度レベルによらずロックしている際には常に正確な判定をする。
一方、電源投入時やＶＩＦ入力信号の周波数が大きく外れているとき、ＰＬＬ回路１０２はアンロック状態となる。そのアンロック状態にあるとき、ＶＣＯ２７の発振出力ｄの周波数は規定の映像中間周波数にならず、幅広い周波数帯域を有した不安定なものになる。よって、帯域検出回路５１は、ＶＣＯ２７の出力信号ｄが不安定なので、周波数検出信号ｍにＶＩＦ帯域外との検出結果を出力する。
図５は、本発明の映像中間周波信号処理回路１０１における各動作モードでの検出信号ｍ、ｋ、ｌおよびＰＬＬ回路１０２の状態を示す。
ＶＩＦ信号が中・強電界入力状態で、ＰＬＬ回路１０２がロックしている際には、ＶＩＦ信号の変調度に応じて、ＰＬＬ回路１０２は閉ループ状態と開ループ状態を繰り返す (５−３、５−４)。つまり、変調度が高く映像信号の輝度レベルが高い期間 (図６の期間T２, T４) では、スイッチ回路３４はオフされ、ＰＬＬ回路１０２は開ループ状態になって、ＶＣＯ２７の出力ｄは直前の閉ループ状態の周波数、位相で保持される (５−４)。一方、映像信号の輝度レベルが低い期間 (図６の期間T１, T３, T５) では、スイッチ回路３４はオンされ、ＰＬＬ回路１０２は閉ループ状態となる (５−３)。従って、変調度が高いときでも低いときでも常に、本来の搬送波の周波数や位相に対し誤差のない再生搬送波が得られる。ＶＣＯ２７の発振出力ｄは映像パターン、特に変調度や輝度レベルによって変化しないため、周波数検出回路や電界強度検出回路は判定を誤らず、映像パターンに関わらず正確な映像検波出力が得られる。よって、過変調による問題点(1)は起きることがない。
また、ＶＩＦ信号が弱電界入力状態となる時 (５−２) やＶＩＦ帯域外 (５−１) においては、スイッチ回路３４がオンされ、ＰＬＬ回路１０２は閉ループ状態になる。
ＬＰＦ２６の一構成例を図７に示す。電界強度検出信号ｋおよび周波数検出信号ｍに基づいてＳＷ１、ＳＷ２をオン/オフすることで時定数が切り換えられている。ＶＩＦ信号が弱電界入力状態となる時 (７−２) やＶＩＦ帯域外 (７−１) においては、ＳＷ１をオン、ＳＷ２をオフさせることでＬＰＦ２６の時定数を通常時より小さくしている。ＰＬＬ回路１０２を閉ループ状態にし、ＬＰＦの時定数を小さくすることで、応答を速くし、ＰＬＬの引き込み範囲 (キャプチャレンジ) を広くする。一方、ロック状態すなわち強・中電界入力においては、ＳＷ１をオフ、ＳＷ２をオンさせることで時定数を大きくして応答を遅くし、ノイズや位相歪などに応答しにくいよう制御している。従って、ＬＰＦの時定数の切り換えも、映像パターンによる誤判定がなくなり、通常変調時の輝度が高い映像パターンによる問題点(2)も回避される。また、従来の基準電圧Vrefと異なり、周波数帯域の閾値は、温度変動、電源電圧変動、回路素子の拡散ばらつきに対しほとんど変化しないため、設定が容易となる。
周波数カウンタ５２は、デジタルＡＦＴ装置に使用されるカウンタと兼用することができる。一般にテレビジョン信号受像機では、映像中間周波数が正確に規定の値 (例えば５８.７５MHz) になるように、チューナの局部発振器１３の発振周波数を制御するＡＦＴ回路が用いられている。その映像中間周波信号の周波数を検波する必要があるが、近年では、ＶＣＯ２７の出力を周波数カウントした信号rに応じて局部発振器１３の発振周波数を制御する方法が知られている (例えば、特開平１０−２７６１１１)。
本発明の周波数カウンタ５２をこのＡＦＴ装置のカウンタと兼用すれば、新たな回路は帯域検出回路５３とホールド回路５４だけにとどまり、従来例の平滑回路４０や比較器４１よりも回路規模を小さくできる。特に、従来のような平滑回路４０内に大きな容量も必要とせず、または外付け容量を接続する外部端子も必要としない。また、ＶＩＦ帯域内と判定する所定範囲内をＡＦＴの動作範囲とすると、帯域検出回路５３も簡単になる。従って、問題点(3)も解決できる。
以上説明したように、本発明の映像中間周波信号処理回路では、周波数検出信号ｍや電界強度検出信号ｋおよび変調度検出信号ｌに応じて、ＰＬＬ回路１０２を閉ループ状態あるいは開ループ状態に切り換えている。周波数検出回路３３や電界強度検出回路３１に、映像パターン、特に変調度や輝度レベルによる誤判定がないため、過変調された映像中間周波信号に対しても、正確に映像検波することができる。また、デジタルＡＦＴ装置のカウンタ回路と兼用することで、回路規模も小さくできる。
なお、図１の受信回路は、典型的にはテレビチューナパックに内蔵され、テレビジョンセットなどの受信装置に実装される。また、映像中間周波信号処理回路１０１は１チップＬＳＩとして製造される。特に、近年の小型化しているテレビチューナパックに適している。
本発明の受信回路は、入力信号が過変調となる振幅変調波を復調する回路、特に映像中間周波信号の復調回路、テレビチューナパック、テレビジョンセットに対し有用である。
本発明の一実施例による映像中間周波信号処理回路を示すブロック図。 周波数検出回路３３の一構成例を示すブロック図 ホールド回路５４の一構成例を示す回路図 周波数検出回路３３の各信号のタイミングを示す図 図１の構成における、各動作モードでの検出信号およびＰＬＬの状態を示す図表 映像検波出力の変調度を説明するための波形図 図１の構成における、各動作モードでの検出信号およびＬＰＦ２６の時定数の関係を示す図表 従来の連続ＰＬＬ同期検波方式を採用した映像検波中間周波信号処理回路を示すブロック図 従来のサンプリングＰＬＬ同期検波方式を採用した映像検波中間周波信号処理回路を示すブロック図 図９の構成における、各動作モードでの検出信号およびＰＬＬの状態を示す図表 ロック検出回路３０の一構成例を示すブロック図 ロック検出回路３０の動作を説明するための波形図
符号の説明
１０ アンテナ
１１ 高周波増幅器
１２ 混合器
１３ 局部発振器
１４ ＳＡＷフィルタ
２０ 映像中間周波増幅器
２１ 映像中間周波検波器
２２ 映像信号出力端子
２５ 位相検波器
２６ 低域通過フィルタ
２７ 電圧制御発振器
２８ 移相器
２９ AGC回路
３０ ロック検出回路
３１ 電界強度検出回路
３２ 変調度検出回路
３３ 周波数検出回路
３４ スイッチ回路
３５ クロック入力端子
４０ 平滑回路
４１ 比較器
５０ ＶＣＯ分周器
５１ クロック分周器
５２ カウンタ
５３ 帯域検出回路
５４ ホールド回路
１００ チューナ回路
１０１ 映像中間周波信号処理回路
１０２ ＰＬＬ回路

Claims (11)

  1. 映像信号を被変調信号とする変調信号の位相に同期した発振信号を出力する位相同期回路と、
    前記発振信号を用いて前記変調信号を同期検波することにより、前記映像信号を出力する映像検波器と、
    前記発振信号の周波数が、所定範囲内にあるか否かを判定することによって、前記位相同期回路がロック状態であるか否かを示す周波数検出信号を出力する周波数検出回路とを備え、
    前記周波数検出信号を用いて前記位相同期回路を制御する
    ことを特徴とする受信回路。
  2. 前記位相同期回路は、
    前記発振信号を出力する電圧制御発振器と、
    前記変調信号と前記発振信号との位相差を示す信号を出力する位相検波器と、
    前記位相差を示す信号を平滑化し、平滑化された信号を制御電圧として前記電圧制御発振器に出力する低域通過フィルタと、
    前記電圧制御発振器、位相検波器および低域通過フィルタにより形成されるループを開閉するスイッチ回路とを有し、
    前記スイッチ回路は、前記周波数検出信号に基づいて前記ループを開閉する
    ことを特徴とする請求項１記載の受信回路。
  3. 前記位相同期回路は、
    前記発振信号を出力する電圧制御発振器と、
    前記映像信号と前記発振信号との位相差を検波する位相検波器と、
    前記位相差を示す信号を平滑化し、平滑化された信号を制御電圧として前記電圧制御発振器に出力する低域通過フィルタとを備え、
    前記低域通過フィルタは、時定数を切り換え可能に構成され、前記周波数検出信号に基づいて時定数を切り換える
    ことを特徴とする請求項１記載の受信回路。
  4. 前記周波数検出回路は、
    前記発振信号の周波数をカウントするカウント手段と、
    前記カウント手段からのカウント値が、前記所定範囲内にあるか否かを判定する判定手段とを有する
    ことを特徴とする請求項１から３の何れかに記載の受信回路。
  5. 前記カウント手段は、周期的に前記発振信号の周波数をカウントし、
    前記判定手段は、所定回数連続して前記所定範囲内にあると判定した場合に、前記位相同期回路がロック状態であることを示す周波数検出信号を出力する
    ことを特徴とする請求項４記載の受信回路。
  6. チューナから出力された映像中間周波信号を増幅する増幅回路と、
    発振信号を出力する電圧制御発振器と、前記増幅回路の出力信号と前記発振信号との位相差を検出する位相検波回路と、検出された位相差を示す信号を平滑化した電圧を制御電圧として前記電圧制御発振器に出力する低域通過フィルタとを含み、前記増幅回路の出力信号の位相に前記発振信号の位相を同期させる位相同期回路と、
    前記発振信号に基づいて、増幅された前記映像中間周波信号を同期検波することによって映像信号を出力する同期検波回路と、
    前記電圧制御発振器の発振信号の周波数をカウントし、カウント値に基づいて前記発振信号の周波数が規定の映像中間周波数を含む所定範囲内に入るものか否か判定することにより、前記位相同期回路がロック状態であるか否かを示す周波数検出信号を出力する周波数検出回路と、
    前記映像中間周波信号の電界強度を検出し、電界強度を示す電界強度検出信号を出力する電界強度検出回路と、
    前記映像中間周波信号の変調度を検出し、変調度を示す変調度検出信号を出力する変調度検出回路とを備え、
    前記位相同期回路は、前記周波数検出信号、前記電界強度検出信号および前記変調度検出信号に基づいて、前記電圧制御発振器、位相検波器および低域通過フィルタにより形成されるループを開閉し、ループが開いたとき、直前のループが閉じた状態における前記制御電圧を維持する
    ことを特徴とする受信回路。
  7. 前記位相同期回路は、前記周波数検出信号がロック状態にあることを示し、前記電界強度検出信号がしきい値以上の電界強度であることを示し、かつ前記変調度検出信号が所定値以上の過変調であることを示す場合に、前記ループを開いた状態にし、それ以外の場合に前記ループを閉じた状態にする
    ことを特徴とする請求項６記載の受信回路。
  8. 前記低域通過フィルタは、時定数を切り換え可能に構成され、
    前記位相同期回路は、前記周波数検出信号がロック状態でないことを示す場合、または、前記電界強度検出信号がしきい値以下の弱電界であることを示す場合に、時定数を小さくする
    ことを特徴とする請求項６または７記載の受信回路。
  9. 前記周波数検出回路は、
    前記発振信号の周波数を、周期的にカウントする周波数カウンタと、
    前記周波数カウンタからのカウント値が所定回数連続して前記所定範囲内にある場合に、前記位相同期回路がロック状態であることを示す周波数検出信号を出力する判定手段と
    を備えていることを特徴とする請求項６から８の何れかに記載の受信回路。
  10. 請求項１記載の受信回路を備えることを特徴とする受信装置。
  11. 映像信号を被変調信号とする変調信号の位相に同期した発振信号を出力する位相同期回路と、前記発振信号を用いて前記変調信号を同期検波することにより、前記映像信号を出力する映像検波器とを備える受信回路における受信方法であって、
    前記発振信号の周波数が、所定範囲内にあるか否かを判定することによって、前記位相同期回路がロック状態であるか否かを示す周波数検出信号を出力し、
    前記周波数検出信号を用いて前記位相同期回路を制御する
    ことを特徴とする受信方法。
JP2005378906A 2005-12-28 2005-12-28 受信回路、受信装置および受信方法 Pending JP2007181046A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005378906A JP2007181046A (ja) 2005-12-28 2005-12-28 受信回路、受信装置および受信方法
US11/616,356 US20070146553A1 (en) 2005-12-28 2006-12-27 Receiving circuit, receiving apparatus, and receiving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005378906A JP2007181046A (ja) 2005-12-28 2005-12-28 受信回路、受信装置および受信方法

Publications (1)

Publication Number Publication Date
JP2007181046A true JP2007181046A (ja) 2007-07-12

Family

ID=38193169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005378906A Pending JP2007181046A (ja) 2005-12-28 2005-12-28 受信回路、受信装置および受信方法

Country Status (2)

Country Link
US (1) US20070146553A1 (ja)
JP (1) JP2007181046A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502920B2 (en) * 2007-03-14 2013-08-06 Vyacheslav Shyshkin Method and apparatus for extracting a desired television signal from a wideband IF input
US8902365B2 (en) * 2007-03-14 2014-12-02 Lance Greggain Interference avoidance in a television receiver
KR20080094380A (ko) * 2007-04-20 2008-10-23 엘지이노텍 주식회사 디지털 방송 채널탐색 장치 및 방법
US8787454B1 (en) 2011-07-13 2014-07-22 Google Inc. Method and apparatus for data compression using content-based features

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880014813A (ko) * 1987-05-20 1988-12-24 이우에 사또시 Pll 영상 검파회로
JP2710990B2 (ja) * 1989-07-12 1998-02-10 三菱電機株式会社 映像中間周波信号処理回路
US5410368A (en) * 1993-12-29 1995-04-25 Zenith Electronics Corp. Carrier acquisition by applying substitute pilot to a synchronous demodulator during a start up interval
US5986720A (en) * 1996-05-09 1999-11-16 Matsushita Electric Industrial Co., Ltd. Mobile television receiver
JP3324401B2 (ja) * 1996-07-25 2002-09-17 松下電器産業株式会社 Ｐｌｌ回路
JP3849368B2 (ja) * 1999-09-21 2006-11-22 株式会社富士通ゼネラル Ｐｌｌ回路
JP4462729B2 (ja) * 2000-07-06 2010-05-12 株式会社ルネサステクノロジ 映像中間周波処理装置

Also Published As

Publication number Publication date
US20070146553A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
US4654884A (en) Radio receiver with switching circuit for elimination of intermodulation interference
US9130736B2 (en) Transceiver system having phase and frequency detector and method thereof
JP2007181046A (ja) 受信回路、受信装置および受信方法
US20070146550A1 (en) Receiving circuit, receiving apparatus, and receiving method
JP2006101164A (ja) 自動周波数調整システム
US8199260B2 (en) Picture signal detecting apparatus
JP2001036349A (ja) Ｐｌｌ検波回路
KR890004218B1 (ko) 동기형 영상신호 검파회로
JP2661736B2 (ja) キード型同期検波回路
JP2009503982A (ja) 振幅被変調信号用受信機
JP3024913B2 (ja) 同期信号処理回路
CA1322024C (en) Afc apparatus
JP2008147788A (ja) 位相同期回路、同期検波回路および放送受信装置
US20050058296A1 (en) Radio receiver
JPS627729B2 (ja)
KR0141908B1 (ko) 영상 검파 회로
JP3100751B2 (ja) 映像中間周波信号同期検波装置
JP3364795B2 (ja) 位相同期受信装置
KR970004655Y1 (ko) 튜너의 중간주파수 안정화 회로
JP2000031745A (ja) Ａｍ検波装置
KR0141122B1 (ko) 영상과 음성신호의 분리복조용 장치
JPH0638116A (ja) 位相同期ループ回路
JPH10276111A (ja) Ａｆｔ装置
JPH06296240A (ja) 同期安定化回路及びテレビ受信機
JPH09205600A (ja) テレビの音声信号検波回路