JPS627729B2 - - Google Patents
Info
- Publication number
- JPS627729B2 JPS627729B2 JP11521884A JP11521884A JPS627729B2 JP S627729 B2 JPS627729 B2 JP S627729B2 JP 11521884 A JP11521884 A JP 11521884A JP 11521884 A JP11521884 A JP 11521884A JP S627729 B2 JPS627729 B2 JP S627729B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- loop
- circuit
- signal
- curve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
Description
【発明の詳細な説明】
本発明は、放送周波数に対応させたデジタル数
値を基に、可変容量ダイオード（バラクタ）に印
加する直流電圧を電子的に制御して受信機の同調
を行うデジタル式電子同調方式に関する。
値を基に、可変容量ダイオード（バラクタ）に印
加する直流電圧を電子的に制御して受信機の同調
を行うデジタル式電子同調方式に関する。
一般に、デジタル式電子同調方式には、大別し
てPLL技術を用いたPLLシンセサイザ方式と、
Ｄ／Ａ変換による電圧シンセサイザ方式の２つが
ある。Ｄ／Ａ変換電圧シンセサイザ方式は直流電
圧で電圧制御型発振器を有する局部発振回路を制
御するため、従来のチユーナー技術を利用して高
Ｓ／Ｎ比が得やすいという利点があるが、同調精
度と安定性に問題がある。一方、PLLシンセサイ
ザ方式は、水晶による基準周波数を基にしたPLL
ループにより受信に必要な局部発振周波数を作り
出すため、同調の精度と安定性が良い。しかし、
PLLループの中にある分周器信号の高調波成分や
ループのゆらぎにより雑音特性が悪化しやすい傾
向にある。
てPLL技術を用いたPLLシンセサイザ方式と、
Ｄ／Ａ変換による電圧シンセサイザ方式の２つが
ある。Ｄ／Ａ変換電圧シンセサイザ方式は直流電
圧で電圧制御型発振器を有する局部発振回路を制
御するため、従来のチユーナー技術を利用して高
Ｓ／Ｎ比が得やすいという利点があるが、同調精
度と安定性に問題がある。一方、PLLシンセサイ
ザ方式は、水晶による基準周波数を基にしたPLL
ループにより受信に必要な局部発振周波数を作り
出すため、同調の精度と安定性が良い。しかし、
PLLループの中にある分周器信号の高調波成分や
ループのゆらぎにより雑音特性が悪化しやすい傾
向にある。
ところが、PLLシンセサイザ方式では、受信機
の同調精度が中間周波段のセラミツクフイルター
のばらつきに左右される場合がある。即ち、放送
周波数に対応した分周数データをプログラマブル
デバイダに設定するだけの一般的PLLプリセツト
選局では、セラミツクフイルタのずれの大きさに
関係なく、局部発振周波数が設定された分周数デ
ータに対応した周波数に固定されてしまうため、
ずれが大きいと局部発振周波数が正同調範囲外に
固定されてしまうことがあり、この場合、良質な
音を聞くことは不可能となつてしまう。
の同調精度が中間周波段のセラミツクフイルター
のばらつきに左右される場合がある。即ち、放送
周波数に対応した分周数データをプログラマブル
デバイダに設定するだけの一般的PLLプリセツト
選局では、セラミツクフイルタのずれの大きさに
関係なく、局部発振周波数が設定された分周数デ
ータに対応した周波数に固定されてしまうため、
ずれが大きいと局部発振周波数が正同調範囲外に
固定されてしまうことがあり、この場合、良質な
音を聞くことは不可能となつてしまう。
本発明は、斯る点に鑑み、PLLシンセサイザ方
式に電圧シンセサイザ方式を取り入れることによ
り、PLLループを使用したプリセツト選局時に、
セラミツクフイルターのずれがあつても、正同調
範囲での受信を可能にした新規な電子同調方式を
提供するものである。
式に電圧シンセサイザ方式を取り入れることによ
り、PLLループを使用したプリセツト選局時に、
セラミツクフイルターのずれがあつても、正同調
範囲での受信を可能にした新規な電子同調方式を
提供するものである。
以下、実施例に基づき、図面を参照しながら説
明する。
明する。
第１図において、１は一般的なFM受信機であ
り、アンテナ２に受信された信号は、ラジオ周波
増幅器３で増幅され、混合回路４で、中間周波数
に変換された後、中間周波増幅回路５で増幅さ
れ、更に検波回路６で検波された後、低周波増幅
回路７で増幅されスピーカ８を介して放音され
る。
り、アンテナ２に受信された信号は、ラジオ周波
増幅器３で増幅され、混合回路４で、中間周波数
に変換された後、中間周波増幅回路５で増幅さ
れ、更に検波回路６で検波された後、低周波増幅
回路７で増幅されスピーカ８を介して放音され
る。
９はＳカーブ追従自動周波数補正ループ（以
下、Ｓカーブ追従AFC動作ループと呼ぶ）であ
り、１０は電圧制御型発振器を有する局部発振回
路であり、低域通過フイルタ１１を通して印加さ
れる直流電圧の値に応じてその発振周波数が変化
する。１２は、FM検波回路６からのＳカーブ信
号を直流増幅する直流増幅器であり、１３は２値
のスレツシユホールドレベルを有する比較器を含
み、直流増幅器１２の出力に対応した３値のデジ
タル値（第１の状態“Ｈ”レベル、第２の状態
“Ｌ”レベル、第３の状態“ハイインピーダン
ス”）を発生する第１チヤージポンプである。
下、Ｓカーブ追従AFC動作ループと呼ぶ）であ
り、１０は電圧制御型発振器を有する局部発振回
路であり、低域通過フイルタ１１を通して印加さ
れる直流電圧の値に応じてその発振周波数が変化
する。１２は、FM検波回路６からのＳカーブ信
号を直流増幅する直流増幅器であり、１３は２値
のスレツシユホールドレベルを有する比較器を含
み、直流増幅器１２の出力に対応した３値のデジ
タル値（第１の状態“Ｈ”レベル、第２の状態
“Ｌ”レベル、第３の状態“ハイインピーダン
ス”）を発生する第１チヤージポンプである。
次に、１４はPLLループであり、１５は局部発
振周波数を、所定の周波数に分周する分周回路で
あり、１６は、プリセツトメモリー１７に記憶さ
れている放送周波数に対応する分周数データで分
周回路１５からの出力を更に分周するプログラマ
ブルデバイダである。１８は、水晶による基準周
波数発生回路１９からの基準周波数とプログラマ
ブルデバイダ１６により分周された局部発振周波
数の位相を比較する位相検出回路であり、２０
は、位相検出回路の出力に応じた３値のデイジタ
ル値（第１の状態“Ｈ”レベル、第２の状態
“Ｌ”レベル、第３の状態“ハイインピーダン
ス”）を発生する第２チヤージポンプである。
振周波数を、所定の周波数に分周する分周回路で
あり、１６は、プリセツトメモリー１７に記憶さ
れている放送周波数に対応する分周数データで分
周回路１５からの出力を更に分周するプログラマ
ブルデバイダである。１８は、水晶による基準周
波数発生回路１９からの基準周波数とプログラマ
ブルデバイダ１６により分周された局部発振周波
数の位相を比較する位相検出回路であり、２０
は、位相検出回路の出力に応じた３値のデイジタ
ル値（第１の状態“Ｈ”レベル、第２の状態
“Ｌ”レベル、第３の状態“ハイインピーダン
ス”）を発生する第２チヤージポンプである。
ここで、局部発振回路１０と低域通過フイルタ
１１は、PLLループとＳカーブ追従AFC動作ル
ープとにおいて、共通に使用される。
１１は、PLLループとＳカーブ追従AFC動作ル
ープとにおいて、共通に使用される。
PLL動作とＳカーブ追従AFC動作との切換え
は、制御回路２１から発生するスイツチ切換信号
（Ｐ／Ｓ）により制御されるスイツチ２２によつ
て行われる。
は、制御回路２１から発生するスイツチ切換信号
（Ｐ／Ｓ）により制御されるスイツチ２２によつ
て行われる。
２３は、PLLループが、ロツクしたことを検出
するロツク検出回路であり、２４は、放送信号の
有無を検出するため中間周波の信号レベルを検出
するIFレベル検出回路である。又２５はチヤン
ネルキー、２６はアドレスデコーダであり、プリ
セツト選局時は、チヤンネルキー２５をオンする
と、指定されたアドレスのプリセツトメモリー１
７の内容がプログラマブルデバイダ１６に送ら
れ、選局動作が行なわれる。
するロツク検出回路であり、２４は、放送信号の
有無を検出するため中間周波の信号レベルを検出
するIFレベル検出回路である。又２５はチヤン
ネルキー、２６はアドレスデコーダであり、プリ
セツト選局時は、チヤンネルキー２５をオンする
と、指定されたアドレスのプリセツトメモリー１
７の内容がプログラマブルデバイダ１６に送ら
れ、選局動作が行なわれる。
さらに、２７はアツプキー、２８はダウンキー
で、チヤンネルキー２５オフ時には、プログラマ
ブルデバイダ１６にセツトする分周数データを、
それぞれ、インクリメント（＋１）、デクリメン
ト（−１）するものであり、この状態で書き込み
キー２９と、チヤンネルキー２５をオンすると、
インクリメント又はデクリメントされた分周数デ
ータがアドレスデコーダ２６で指定されたアドレ
スのプリセツトメモリー１７に記憶される。
で、チヤンネルキー２５オフ時には、プログラマ
ブルデバイダ１６にセツトする分周数データを、
それぞれ、インクリメント（＋１）、デクリメン
ト（−１）するものであり、この状態で書き込み
キー２９と、チヤンネルキー２５をオンすると、
インクリメント又はデクリメントされた分周数デ
ータがアドレスデコーダ２６で指定されたアドレ
スのプリセツトメモリー１７に記憶される。
以下、本発明の動作を図面に基づいて説明す
る。先ず、チヤンネルキー２５をオンすると、指
定されたプリセツトメモリー１７の内容がプログ
ラマブルデバイダ１６にセツトされ、同時に制御
回路２１からスイツチ２２にスイツチ切換信号
（Ｐ／Ｓ）が加えられ、第１図の点Ｐ側へ回路が
接続されて、PLLループが形成される。
る。先ず、チヤンネルキー２５をオンすると、指
定されたプリセツトメモリー１７の内容がプログ
ラマブルデバイダ１６にセツトされ、同時に制御
回路２１からスイツチ２２にスイツチ切換信号
（Ｐ／Ｓ）が加えられ、第１図の点Ｐ側へ回路が
接続されて、PLLループが形成される。
このため、局部発振周波数は、分周回路１５と
プログラマブルデバイダ１６により分周され、位
相検出回路１８の第１入力端子に加えられる。他
方、位相検出回路１８の第２入力端子には、基準
周波数発生回路１９の基準周波数が加えられ、両
入力信号の位相及び周波数の比較が行われる。
プログラマブルデバイダ１６により分周され、位
相検出回路１８の第１入力端子に加えられる。他
方、位相検出回路１８の第２入力端子には、基準
周波数発生回路１９の基準周波数が加えられ、両
入力信号の位相及び周波数の比較が行われる。
具体的には、第２図のタイミングチヤートに示
すように、分周された局部発振周波数fpが基準周
波数ｏよりも位相が進んでいる場合は、位相検
出回路１８の第１出力信号Ｕが“Ｌ”レベルを発
生し、位相が遅れている場合は、第２出力信号Ｄ
が“Ｈ”レベルを発生する。従つて、位相が一致
すると、第１出力信号Ｕが“Ｈ”レベル、第２出
力信号Ｄが“Ｌ”レベルとなる。
すように、分周された局部発振周波数fpが基準周
波数ｏよりも位相が進んでいる場合は、位相検
出回路１８の第１出力信号Ｕが“Ｌ”レベルを発
生し、位相が遅れている場合は、第２出力信号Ｄ
が“Ｈ”レベルを発生する。従つて、位相が一致
すると、第１出力信号Ｕが“Ｈ”レベル、第２出
力信号Ｄが“Ｌ”レベルとなる。
そして、位相検出回路１８の第１出力信号Ｕ及
び第２出力信号Ｄに応じて第２チヤージポンプ２
０は３値のデジタル値を発生し、このデジタル値
が低域通過フイルタ１１により、Ｄ／Ａ変換され
て、直流電圧として、局部発振回路１０及びラジ
オ周波増幅回路３のバラクタに印加される。この
直流電圧のレベルにより、局部発振周波数が決定
される。
び第２出力信号Ｄに応じて第２チヤージポンプ２
０は３値のデジタル値を発生し、このデジタル値
が低域通過フイルタ１１により、Ｄ／Ａ変換され
て、直流電圧として、局部発振回路１０及びラジ
オ周波増幅回路３のバラクタに印加される。この
直流電圧のレベルにより、局部発振周波数が決定
される。
ここで、第２チヤージポンプ２０の具体例を第
３図に示す。図示のように、第２チヤージポンプ
２０は、ＰチヤンネルMOSトランジスタ（Ｐ―
MOSと略す）と、ｎチヤンネルMOSトランジス
タ（ｎ―MOSと略す）で構成されており、位相
検出回路１８の第１出力信号Ｕが“Ｈ”で、第２
出力信号Ｄが“Ｌ”の場合は、Ｐ―MOS及びｎ
―MOSが共にオフとなり、出力を“ハイインピ
ーダンス”とし、第１出力信号Ｕ、第２出力信号
Ｄが共に“Ｈ”の場合は、Ｐ―MOSがオン、ｎ
―MOSがオフとなり“Ｈ”レベルを、第１出力
信号Ｕ、第２出力信号Ｄが共に、“Ｌ”の場合
は、Ｐ―MOSがオフ、ｎ―MOSがオンとなり、
“Ｌ”レベルを出力する。即ち、第２チヤージポ
ンプ２０の出力信号C2は、第２図ホに示すよう
に、分周された局部発振周波数ｐが、基準周波
数ｏよりも位相が遅れている場合は、第１の状
態“Ｈ”レベル、位相が進んでいる場合は第２の
状態“Ｌ”レベル、位相が一致している場合は、
第３の状態“ハイインピーダンス”となる。
３図に示す。図示のように、第２チヤージポンプ
２０は、ＰチヤンネルMOSトランジスタ（Ｐ―
MOSと略す）と、ｎチヤンネルMOSトランジス
タ（ｎ―MOSと略す）で構成されており、位相
検出回路１８の第１出力信号Ｕが“Ｈ”で、第２
出力信号Ｄが“Ｌ”の場合は、Ｐ―MOS及びｎ
―MOSが共にオフとなり、出力を“ハイインピ
ーダンス”とし、第１出力信号Ｕ、第２出力信号
Ｄが共に“Ｈ”の場合は、Ｐ―MOSがオン、ｎ
―MOSがオフとなり“Ｈ”レベルを、第１出力
信号Ｕ、第２出力信号Ｄが共に、“Ｌ”の場合
は、Ｐ―MOSがオフ、ｎ―MOSがオンとなり、
“Ｌ”レベルを出力する。即ち、第２チヤージポ
ンプ２０の出力信号C2は、第２図ホに示すよう
に、分周された局部発振周波数ｐが、基準周波
数ｏよりも位相が遅れている場合は、第１の状
態“Ｈ”レベル、位相が進んでいる場合は第２の
状態“Ｌ”レベル、位相が一致している場合は、
第３の状態“ハイインピーダンス”となる。
ところで、分周された局部発振周波数ｐと、
基準周波数ｏを一致させるためには、前記周波
数ｐが基準周波数ｏより位相が進んでいる場
合は、周波数ｐを下げ、位相が遅れている場合
は、周波数ｐを上げる必要がある。従つて本実
施例においては、第２チヤージポンプ２０の
“Ｌ”レベル信号に対応した直流電圧により、局
部発振周波数を下げ、“Ｈ”レベル信号に対応し
た直流電圧により局部発振周波数を上げることに
よつて、周波数ｐと基準周波数ｏを一致させ
ることができる。
基準周波数ｏを一致させるためには、前記周波
数ｐが基準周波数ｏより位相が進んでいる場
合は、周波数ｐを下げ、位相が遅れている場合
は、周波数ｐを上げる必要がある。従つて本実
施例においては、第２チヤージポンプ２０の
“Ｌ”レベル信号に対応した直流電圧により、局
部発振周波数を下げ、“Ｈ”レベル信号に対応し
た直流電圧により局部発振周波数を上げることに
よつて、周波数ｐと基準周波数ｏを一致させ
ることができる。
以上のようなPLL動作によつて、PLLループ
は、ロツクされ安定状態となつて、選局動作は完
了する。尚、この時点で低域通過フイルタ１１に
はPLL動作により得られた選局電圧が記憶されて
いる。
は、ロツクされ安定状態となつて、選局動作は完
了する。尚、この時点で低域通過フイルタ１１に
はPLL動作により得られた選局電圧が記憶されて
いる。
ここで、PLLループがロツクすると、ロツク検
出回路２３から出力信号が発生するが、この状態
で放送信号が有ればIFレベル検出回路２４から
SD信号が発生する。すると、制御回路２１から
はスイツチ２２にスイツチ切換信号（Ｐ／Ｓ）が
加えられて、回路は、Ｓ側に接続され、PLL動作
から、Ｓカーブ追従AFC動作に切換えられる。
出回路２３から出力信号が発生するが、この状態
で放送信号が有ればIFレベル検出回路２４から
SD信号が発生する。すると、制御回路２１から
はスイツチ２２にスイツチ切換信号（Ｐ／Ｓ）が
加えられて、回路は、Ｓ側に接続され、PLL動作
から、Ｓカーブ追従AFC動作に切換えられる。
Ｓカーブ追従AFC動作では、先ず、検波回路
６のＳカーブ信号が、直流増幅器１２で増幅さ
れ、第１チヤージポンプ１３に加えられる。第１
チヤージポンプ１３は、２値のスレツシユホール
ドレベルＶSL、ＶSH（ＶSL＞ＶSH）を有し、第４
図に示すように、直流増幅されたＳカーブ信号Ｖ
Sが第１スレツシユホールドレベルＶSLより高い
場合、第１オペアンプ３０及び第２オペアンプ３
１の出力は、共に“Ｌ”となり、Ｐ―MOSはオ
ン、ｎ―MOSはオフする。従つて、第１チヤー
ジポンプ１３は“Ｈ”レベルを出力する。又Ｓカ
ーブ信号ＶSがスレツシユホールドレベルＶSLと
ＶSHの間にある場合は、第１オペアンプ３０の出
力は“Ｈ”であるから、Ｐ―MOSはオフ、第２
オペアンプ３１の出力は“Ｌ”であるから、ｎ―
MOSもオフ、よつて第１チヤージポンプ１３の
出力は“ハイインピーダンス”となる。
６のＳカーブ信号が、直流増幅器１２で増幅さ
れ、第１チヤージポンプ１３に加えられる。第１
チヤージポンプ１３は、２値のスレツシユホール
ドレベルＶSL、ＶSH（ＶSL＞ＶSH）を有し、第４
図に示すように、直流増幅されたＳカーブ信号Ｖ
Sが第１スレツシユホールドレベルＶSLより高い
場合、第１オペアンプ３０及び第２オペアンプ３
１の出力は、共に“Ｌ”となり、Ｐ―MOSはオ
ン、ｎ―MOSはオフする。従つて、第１チヤー
ジポンプ１３は“Ｈ”レベルを出力する。又Ｓカ
ーブ信号ＶSがスレツシユホールドレベルＶSLと
ＶSHの間にある場合は、第１オペアンプ３０の出
力は“Ｈ”であるから、Ｐ―MOSはオフ、第２
オペアンプ３１の出力は“Ｌ”であるから、ｎ―
MOSもオフ、よつて第１チヤージポンプ１３の
出力は“ハイインピーダンス”となる。
次にＳカーブ信号ＶSが第２スレツシユホール
ドレベルＶSHより低い場合、第１オペアンプ３０
及び第２オペアンプ３１の出力は共に“Ｈ”であ
るから、Ｐ―MOSはオフし、ｎ―MOSはオンし
て、第１チヤージポンプ１３は、“Ｌ”レベルを
出力する。
ドレベルＶSHより低い場合、第１オペアンプ３０
及び第２オペアンプ３１の出力は共に“Ｈ”であ
るから、Ｐ―MOSはオフし、ｎ―MOSはオンし
て、第１チヤージポンプ１３は、“Ｌ”レベルを
出力する。
この様子を図示すると、第５図のようになり、
第５図イは、直流増幅されたＳカーブ信号ＶSを
示し、第５図ロは、第１チヤージポンプ１３の出
力C1を示す。第５図イにおいてＡ期間はＳカー
ブ信号ＶSが、ＶSLより高い場合の第１オペアン
プ３０の出力信号（SL信号）が発生する期間で
あり、Ｃ期間は、Ｓカーブ信号ＶSが、ＶSHより
低い場合の第２オペアンプ３１の出力信号（SH
信号）が発生する期間であり、Ｂ期間が正同調期
間である。
第５図イは、直流増幅されたＳカーブ信号ＶSを
示し、第５図ロは、第１チヤージポンプ１３の出
力C1を示す。第５図イにおいてＡ期間はＳカー
ブ信号ＶSが、ＶSLより高い場合の第１オペアン
プ３０の出力信号（SL信号）が発生する期間で
あり、Ｃ期間は、Ｓカーブ信号ＶSが、ＶSHより
低い場合の第２オペアンプ３１の出力信号（SH
信号）が発生する期間であり、Ｂ期間が正同調期
間である。
図示のように、SL信号は局部発振周波数が正
同調範囲より低くずれた場合に発生し、この場合
第５図ロのように、第１チヤージポンプ１３は、
“Ｈ”レベルを出力する。又、SH信号は、局部発
振周波数が、正同調範囲より高くずれた場合に発
生し、この場合、第１チヤージポンプ１３は、
“Ｌ”レベルを出力し、正同調範囲においては、
第１チヤージポンプ１３の出力は“ハイインピー
ダンス”となる。
同調範囲より低くずれた場合に発生し、この場合
第５図ロのように、第１チヤージポンプ１３は、
“Ｈ”レベルを出力する。又、SH信号は、局部発
振周波数が、正同調範囲より高くずれた場合に発
生し、この場合、第１チヤージポンプ１３は、
“Ｌ”レベルを出力し、正同調範囲においては、
第１チヤージポンプ１３の出力は“ハイインピー
ダンス”となる。
この第１チヤージポンプ１３の出力信号は、低
域通過フイルタ１１によつて、直流電圧に変換さ
れ、この電圧がPLL動作により得られた選局電圧
に加算されて局部発振回路１０及び、ラジオ周波
増幅回路３のバラクタに、印加される。従つて第
２チヤージポンプ２０の場合と同様、第１チヤー
ジポンプ１３の“Ｈ”レベル信号に対応した直流
電圧によつて、局部発振周波数を上げ、“Ｌ”レ
ベル信号に対応した直流電圧によつて、局部発振
周波数を下げることにより、受信機を正しい同調
状態にすることができる。
域通過フイルタ１１によつて、直流電圧に変換さ
れ、この電圧がPLL動作により得られた選局電圧
に加算されて局部発振回路１０及び、ラジオ周波
増幅回路３のバラクタに、印加される。従つて第
２チヤージポンプ２０の場合と同様、第１チヤー
ジポンプ１３の“Ｈ”レベル信号に対応した直流
電圧によつて、局部発振周波数を上げ、“Ｌ”レ
ベル信号に対応した直流電圧によつて、局部発振
周波数を下げることにより、受信機を正しい同調
状態にすることができる。
即ち、セラミツクフイルタにずれがあり、プリ
セツト選局時のPLLループによる選局動作で、局
部発振周波数が正同調範囲より低い所定の周波数
範囲に設定されてしまつた場合は、SL信号によ
り局部発振周波数が正同調範囲に引き込まれ、
又、正同調範囲より高い所定の周波数範囲に設定
されてしまつた場合は、SH信号により局部発振
周波数が正同調範囲に引き込まれるので、正同調
範囲で受信が行なわれることとなる。
セツト選局時のPLLループによる選局動作で、局
部発振周波数が正同調範囲より低い所定の周波数
範囲に設定されてしまつた場合は、SL信号によ
り局部発振周波数が正同調範囲に引き込まれ、
又、正同調範囲より高い所定の周波数範囲に設定
されてしまつた場合は、SH信号により局部発振
周波数が正同調範囲に引き込まれるので、正同調
範囲で受信が行なわれることとなる。
ところで、プリセツト選局後、中間周波が弱電
界の時は、IFレベル検出回路２４は、出力信号
（SD信号）を発生しないため制御回路２１は、放
送信号が無いことを判定して、スイツチ２２によ
るＳカーブ追従AFC動作への切換を行わず、
PLL動作によつて、受信動作を行い、受信の安定
性を確保する。
界の時は、IFレベル検出回路２４は、出力信号
（SD信号）を発生しないため制御回路２１は、放
送信号が無いことを判定して、スイツチ２２によ
るＳカーブ追従AFC動作への切換を行わず、
PLL動作によつて、受信動作を行い、受信の安定
性を確保する。
尚、上記実施例の場合、PLLループ、Ｓカーブ
追従AFC動作ループにおいて、低域通過フイル
タを共用したが、本発明の主旨はこれらの構成に
限定されない。例えば、各々のループに個別に低
域通過フイルタを設けても、本発明の電子同調方
式を実現できる。
追従AFC動作ループにおいて、低域通過フイル
タを共用したが、本発明の主旨はこれらの構成に
限定されない。例えば、各々のループに個別に低
域通過フイルタを設けても、本発明の電子同調方
式を実現できる。
更に、実施例においては、FM受信機に関して
説明した為、Ｓカーブ特性を発生させる特別の回
路を設ける必要がなかつたが、AM受信機に本発
明を利用する時は、AM中間周波増幅回路と直流
増幅回路の間にＳカーブ発生回路が必要となる。
説明した為、Ｓカーブ特性を発生させる特別の回
路を設ける必要がなかつたが、AM受信機に本発
明を利用する時は、AM中間周波増幅回路と直流
増幅回路の間にＳカーブ発生回路が必要となる。
本発明によるデジタル式電子同調方式は、上述
の如く、プリセツト選局時に、一般的なPLL選局
動作に加えて、Ｓカーブ追従AFC動作を行なう
ようにしたので、セラミツクフイルタにずれがあ
つても正同調範囲での受信が可能となり、同調精
度が著しく向上する。又、正同調範囲での受信が
可能となるため、従来の如く、特性の極めて良い
セラミツクフイルタを使用しなければならないと
いう制限から解放される。更に、分周数データと
しても放送周波数に厳密に対応したデータを使用
しなくても済むようになり、このため、プリセツ
トメモリの容量も削減できる。
の如く、プリセツト選局時に、一般的なPLL選局
動作に加えて、Ｓカーブ追従AFC動作を行なう
ようにしたので、セラミツクフイルタにずれがあ
つても正同調範囲での受信が可能となり、同調精
度が著しく向上する。又、正同調範囲での受信が
可能となるため、従来の如く、特性の極めて良い
セラミツクフイルタを使用しなければならないと
いう制限から解放される。更に、分周数データと
しても放送周波数に厳密に対応したデータを使用
しなくても済むようになり、このため、プリセツ
トメモリの容量も削減できる。
第１図は、本発明の一実施例のブロツク図、第
２図イ〜ホは、本発明のPLL動作時のタイミング
チヤート、第３図は、第１図の第２チヤージポン
プ２０の具体回路例、第４図は、第１図の第１チ
ヤージポンプ１３の具体回路例、第５図イ，ロ
は、第１図の説明波形図を示す。 主な図番の説明、１…FM受信機、９…Ｓカー
ブ追従AFC動作ループ、１４…PLLループ、６
…検波回路、１０…局部発振回路、１１…低域通
過フイルタ、１３…第１チヤージポンプ、１６…
プログラマブルデバイダ、１８…位相検出回路、
２０…第２チヤージポンプ。
２図イ〜ホは、本発明のPLL動作時のタイミング
チヤート、第３図は、第１図の第２チヤージポン
プ２０の具体回路例、第４図は、第１図の第１チ
ヤージポンプ１３の具体回路例、第５図イ，ロ
は、第１図の説明波形図を示す。 主な図番の説明、１…FM受信機、９…Ｓカー
ブ追従AFC動作ループ、１４…PLLループ、６
…検波回路、１０…局部発振回路、１１…低域通
過フイルタ、１３…第１チヤージポンプ、１６…
プログラマブルデバイダ、１８…位相検出回路、
２０…第２チヤージポンプ。
Claims (1)
- １ 局部発振回路としての電圧制御発振器を含ん
で構成される受信機において、放送周波数に対応
する分周数データが記憶されたプリセツトメモリ
と、プリセツト選局操作時に前記分周数データが
設定されるプログラマブルデバイダを備え、前記
分周数データに応じた制御電圧を前記電圧制御発
振器に供給するPLLループと、検波回路から得ら
れるＳカーブ信号に応じて前記電圧制御発振器に
制御電圧を供給し、正同調範囲より高い所定の周
波数範囲及び正同調範囲より低い所定の周波数範
囲における前記局部発振回路の発振周波数を正同
調範囲に引き込むＳカーブ追従自動周波数補正ル
ープと、前記PLLループとＳカーブ追従自動周波
数補正ループを切換えるためのスイツチング手段
と、前記PLLループがロツクしたことを検出する
ロツク検出回路と、放送信号の有無を検出する検
出回路とを有し、プリセツト選局時において、前
記PLLループがロツクして前記ロツク検出回路か
ら出力信号が発生するとともに、前記検出回路で
放送信号の有ることが検出された際には、前記ス
イツチング手段を制御して、前記PLLループから
前記Ｓカーブ追従自動周波数補正ループへの切換
を行なうようにしたことを特徴とするデジタル式
電子同調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11521884A JPS6016718A (ja) | 1984-06-04 | 1984-06-04 | デジタル式電子同調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11521884A JPS6016718A (ja) | 1984-06-04 | 1984-06-04 | デジタル式電子同調方式 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13398679A Division JPS5657324A (en) | 1979-10-16 | 1979-10-16 | Digital electronic tuning system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6016718A JPS6016718A (ja) | 1985-01-28 |
| JPS627729B2 true JPS627729B2 (ja) | 1987-02-19 |
Family
ID=14657283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11521884A Granted JPS6016718A (ja) | 1984-06-04 | 1984-06-04 | デジタル式電子同調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016718A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63161718A (ja) * | 1986-12-24 | 1988-07-05 | Matsushita Electric Ind Co Ltd | 選局装置 |
| US5289506A (en) * | 1990-02-05 | 1994-02-22 | Sharp Kabushiki Kaisha | Automatic frequency control circuit |
| US5107522A (en) * | 1990-02-05 | 1992-04-21 | Sharp Kabushiki Kaisha | Automatic frequency control circuit |
| DE4125995A1 (de) * | 1991-06-08 | 1992-12-10 | Licentia Gmbh | Empfaengeranordnung |
| KR100723838B1 (ko) | 2004-12-08 | 2007-05-31 | 한국전자통신연구원 | 주파수 합성 장치 |
-
1984
- 1984-06-04 JP JP11521884A patent/JPS6016718A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6016718A (ja) | 1985-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS627728B2 (ja) | ||
| EP0316879B1 (en) | Radio with broad band automatic gain control circuit | |
| KR910003230B1 (ko) | 텔레비젼 방송의 음성신호 수신용 fm 수신기 | |
| US5315623A (en) | Dual mode phase-locked loop | |
| JPH0251288B2 (ja) | ||
| KR960000523B1 (ko) | 수신기 | |
| JPS6141458B2 (ja) | ||
| JPH0149051B2 (ja) | ||
| JPS627729B2 (ja) | ||
| JP2842847B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH02285724A (ja) | 受信機 | |
| US4955074A (en) | AFC apparatus with selection between average value mode and keyed mode | |
| GB2173661A (en) | Superheterodyne television tuner | |
| KR19980071290A (ko) | 센터링시에 pll회로의 루프대역폭을 변화시키는 디지털 위성 방송 수신기 | |
| US7221726B2 (en) | Arrangement for generating a decoder clock signal | |
| JP3818694B2 (ja) | テレビジョン信号の受信回路 | |
| KR840000227B1 (ko) | 수신기의 동조제어장치 | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| US20050058296A1 (en) | Radio receiver | |
| US20010038315A1 (en) | Method for generating a frequency by means of a PLL circuit | |
| JPH0514569Y2 (ja) | ||
| KR0171048B1 (ko) | 위성 방송 수신기에서의 채널 선국 방법 및 그 장치 | |
| AU603216B2 (en) | Tweet elimination, or reduction, in superheterodyne receivers | |
| JP2944019B2 (ja) | Ａｆｔ回路およびこれを用いた電子同調チューナ | |
| JPS6157740B2 (ja) |