JPH0251288B2

JPH0251288B2 -

Info

Publication number: JPH0251288B2
Application number: JP56207303A
Authority: JP
Inventors: Takaaki Yamada; Yukio Tsuda; Akira Yamakoshi
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1981-12-22
Filing date: 1981-12-22
Publication date: 1990-11-07
Also published as: GB2118382B; DE3247082A1; NL191274B; US4521744A; NL191274C; JPS58107715A; FR2530898A1; GB2118382A; CA1183621A; NL8204952A; FR2530898B1

Description

【発明の詳細な説明】本発明は新規な選局装置、特にフエイズ・ロツ
クド・ループ（以下「PLL」という。）とコント
ロール回路との間を接続する信号線の数を少なく
することができ、又、コントロール回路の出力端
子の数を少なくすることができ、更に又、コント
ロール回路による制御プログラムを簡単にするこ
とができ、従つてコントロール回路に内蔵される
メモリの記憶容量を少なくすることができる新規
な選局装置に関するものである。

テレビジヨン受像機、ラジオ受信機に用いられ
る選局方式の一つとしてPLL選局方式がある。
該PLL選局方式は同調回路の局部発振器の発振
周波数を放送電波の搬送周波数に応じてきわめて
正確に変化させることができ、しかも発振周波数
の安定度が高い等の利点を有しているので最近非
常に多く用いられるようになつている。第１図は
従来のテレビ受像機用のPLL方式の選局装置の
一例を示す。同図において、ａはアンテナ、ｂは
同調回路、ｃは同調回路ｂ内部の局部発振器を成
す電圧制御発振器、ｄは該電圧制御発振器ｃの出
力信号を分周するプリスケーラ、ｅはPLLICと
称される集積回路（以後「PLLIC」という。）
で、該PLLICeにはプリスケーラｄの出力を分周
するプログラマブル・デイバイダ、水晶を利用し
た基準周波数信号発生器、該基準周波数信号発生
器の出力の位相とプログラマブル・デイバイダの
出力の位相とを比較する位相比較器等が内蔵され
ている。ｆはロウパスフイルターで、PLLICe内
の位相比較器の出力である発振周波数制御電圧は
ロウパスフイルターｆを介して電圧制御発振器ｃ
の制御端子に印加される。ｇは選局回路を制御す
るコントロール回路で所謂ワンチツプマイクロコ
ンピユータからなり、所謂テンキー等の適宜な入
力装置を通じてチヤンネルを指示する信号を受け
るとそれに応じて各種の記号を各部に送出する。
具体的には、PLLICeにはプログラマブル・デイ
バイダの分周比を制御する信号を送出し、同調回
路ｂへバンド切換信号即ち、VHFロウバンド
（第１〜第３チヤンネル）、VHFハイバンド（第
４〜第12チヤンネル）、及びUHFバンドの間の切
換を行なわせるための信号を送出し、更にロウパ
スフイル−ｆへその時定数を指定する信号を送出
する。又、バンド表示をするものにおいてはバン
ド表示用信号を送出する。又、その他にもコント
ロール信号を必要とする場合があるが、この場合
もそのコントロール信号はコントロール回路ｇに
おいてつくられる。

この選局装置は、テンキーの入力装置を操作し
て或るチヤンネル例えばVHFの第３チヤンネル
を指示すると、コントロール回路ｇからPLLICe
にコントロール信号が送出されてプログラマブ
ル・デイバイダの分周比が第３チヤンネルを受像
することのできるような値に切換えられる。それ
とともにロウパスイルターｆの時定数がコントロ
ール回路ｇからの切換信号により適宜に切換えら
れる。更に又、同調回路ｂはコントロール回路ｇ
からの上記切換信号によりバンドがVHFのバン
ドに切換わる。

そして、プログラマブル・デイバイダの分周比
が切換えられたことに伴つて電圧制御発振器ｃは
例えば第３チヤンネルに対応した周波数の局部発
振信号を発生する。この局部発振信号と同調回路
ｂに入力された高周波信号とが混合され、その結
果、中間周波信号が得られ、その中間周波信号か
ら例えば第３チヤンネルの放送を受像することが
できる。又、同時にバンドの表示例えばVHFの
ロウという表示も為される。第２図はラジオ受信
機用のPLL方式の選局装置の一例を示すもので
ある。この選局装置は第１図に示すものとはプリ
スケーラｄがないという点で異なるにすぎず本質
に相違はない。従つて、その説明を省略する。

ところで、この種のPLL方式の選局装置には
次のような各種の問題があつた。先ず第１に同調
回路ｂ、PPLICe等とコントロール回路ｇとの間
に接続される信号線の数が多く、又、１チツプか
らなるコントロール回路ｇの出力端子の必要数が
多いという問題があつた。この点についてテレビ
ジヨン受像機用の選局装置を例として具体的に説
明すると、一般にテレビジヨン受像機のシステム
構成上、同調回路ｂ、PLLICe、プリスケーラ
ｄ、ロウパスフイルターｆは受像機のずつと奥の
方に配置されるのに対して、コントロール回路ｇ
は入力装置に近づけて配置する必要があるため操
作パネルと近い位置即ち前面側に配置されてい
る。従つて、同調回路ｂ、PLLICe等とコントロ
ール回路ｇとの間の間隔は比較的大きくなる。そ
して、その間に信号線を多数接続しなければなら
ない。しかし、回路構成上テレビジヨン受像機内
に長い信号線を多数本配線することは、電気的特
性上、組立工数上等の点で好ましくない。また、
１チツプのマイクロコンピユータからなるコント
ロール回路ｇはその処理能力、端子数に限界があ
るにも拘わらず制御対象の種類が比較的多い。そ
のため、一つの端子を複数種の信号の送出、入力
に時間をずらして利用する等の手段が講じられて
いるが、その結果、制御プログラムが非常に複雑
とならざるを得なかつた。第３図は従来の選局装
置の制御プログラムの一例を示すフローチヤート
であり、このフローチヤートから明らかなように
その制御プログラムは決して簡単とはいえず、そ
のためプログラムを記憶するために必要なメモリ
の領域が広くなり、又、制御を開始してから終了
するまでに要する時間も長くなる。そこで、若し
その時間を短かくするために高速処理のできるマ
イクロコンピユータを使用してコントロール回路
ｇを構成しようとするとその価格が非常に高くな
つてしまうという問題があつた。

しかして、本発明は、このような問題を解決す
べく為されたものであり、PLL方式の選局回路
とコントロール回路との間を接続する信号線の数
を少なくすることができ、又、コントロール回路
による制御プログラムを簡単にすることができ、
従つてコントロール回路に内蔵されるメモリの記
憶容量を少なくすることができる新規な選局装置
を提供しようとするものであり、同調回路の局部
発振器を成す電圧制御発振器の出力信号をプリス
ケーラとプログラマブル・デイバイダとによつて
あるいはプログラマブル・デイバイダのみによつ
て分周し、その分周された信号の位相と基準周波
数信号発生回路から発生された基準周波数信号の
位相とを位相比較器によつて比較し、その位相比
較器の出力電圧をロウパスフイルターを介してあ
るいは直接に前記電圧制御発振器に印加してその
発振周波数を制御するようにしたフエイズ・ロツ
クド・ループ方式の選局回路と、該選局回路を制
御するコントロール回路と、からなる選局装置で
あつて、前記選局回路を構成する回路のいくつか
例えばプログラマブル・デイバイダ、該プログラ
マブル・デイバイダにデータを供給するカウン
タ、該カウンタのデータを保持するレジスタ、基
準周波数信号発生回路、位相比較器等が一つの集
積回路内に形成され、前記コントロール回路から
の選局回路を制御する各制御信号はすべて上記集
積回路へ送出され、その集積回路内において上記
各制御信号が一時的に記憶され、そして集積回路
内の各回路及び集積回路外部の各回路に適宜伝達
されるようにし、そして、少なくとも上記集積回
路内のレジスタのデータが周波数表示のための信
号として集積回路外へ出力されるようにしてなる
ことを特徴とする。

以下に、本発明を添付図面に示した実施例によ
つて詳細に説明する。

第４図は本発明選局装置をテレビジヨン受像機
に適用した一つの実施例を示す回路図である。同
図において、１はテレビジヨン放送電波を受信す
る受信アンテナ、２は受信アンテナ１で受信した
放送電波のうち所望の放送局からの高周波信号の
みを増幅し、更に周波数変換により中間周波信号
を得る同調回路で、その中間周波信号は端子３を
介して図示しない後段の中間周波増器へ送出され
る。４は同調回路２内部の局部発振器を成す電圧
制御発振器で、該電圧制御発振器４から制御電圧
に応じた周波数の信号を発生し、その信号は同調
回路２において増幅された高周波信号と混合さ
れ、それによつて中間周波信号が得られる。

５は電圧制御発振器４の出力信号を分周するプ
リスケーラで、その分周比は後述するPLLICか
らのバンド切換信号により何段階かに切換えるこ
とができるようにされている。従つて、その分周
比を選択したテレビジヨン放送の放送電波の属す
るバンドに応じた値にすることができる。尚、プ
リスケーラ５は電圧制御発振器４の出力信号の周
波数、後述するPLLICの特性等から電圧制御発
振器４の出力を分周することなく直接PLLICに
入力することができない場合に必要となるにすぎ
ず、FM放送を受信するような場合は実際上プリ
スケーラを必要としない。

６はプログラマブル・デイバイダ、位相比較
器、基準周波数信号発生器等PLL方式の選局回
路を構成する複数の回路が一体に形成されてなる
PLLICであり、AM中波放送、AM短波放送、
FM放送、テレビジヨンVHF放送、テレビジヨ
ンUHF放送の選局に用いることができるように
されている。７はFM放送及びテレビジヨン放送
（VHF及びUHF）を受信する場合に入力端子と
して用いる端子（FTI）で、該入力端子７にはプ
リスケーラ５の出力が印加される。該入力端子７
から入力された信号は増幅器８及びスイツチング
回路９を介してプログラマブル・デイバイダ１０
に入力される。尚、１１はAM放送（中波及び短
波）を受信する場合に入力端子として用いる端子
（AMI）で、該入力端子１１から入力された信号
は増幅器１２及びスイツチング回路１３を介して
プログラマブル・デイバイダ１０に入力される。

プログラマブル・デイバイダ１０はプリスケー
ラ５にて分周された電圧制御発振器４からの信号
を分周するもので、その分周比はカウンタ１４に
蓄えられた多数ビツトの信号により制御される。
１５は基準周波数信号発生用の水晶発振器で、１
６は端子１７，１８を介して水晶発振器１５に接
続された水晶発振子である。該水晶発振器１５か
ら発生された信号はリフアレンス・デイバイダ１
９により分周されて基準周波数信号となる。リフ
アレンス・デイバイダ１９はラツチ回路２０に蓄
えられた多数ビツトの信号により分周比が制御さ
れる。しかして、基準周波数信号の周波数はリフ
アレンス・デイバイダ１９の分周比によつて変化
される。このように基準周波数信号の基準周波数
を変えることができるようにするのは次のような
理由による。即ち、日本の各放送局の放送電波は
その搬送周波数が設定された通りの値にきちんと
保たれているが、国によつては放送電波の周波数
が設定された値から微妙にずれていることが少な
くない。又、搬送周波数が微妙に変化することも
ある。そのような場合でもきちんとチユーニング
するためには常に搬送周波数を検知しその検知結
果に応じて基準周波数を微妙に変化させることが
必要である。そこで、基準周波数をリフアレン
ス・デイバイダ１９の分周比の制御によつて変化
させることができるようにされている。２１はプ
ログラマブル・デイバイダ１０の出力信号の位相
とリフアレンス・デイバイダ１９の出力信号の位
相とを比較する位相比較器で、該位相比較器２１
の出力電圧は端子２２を介して後述するロウパス
フイルターに送出される。

２３はPLLIC６内部の各回路の動作タイミン
グを制御するタイミング・コントローラ、２４は
後述するコントロール回路からのデータをタイミ
ング・コントローラ２３を通して１ビツトずつ受
入れるためのシフトレジスタ、２５はコントロー
ル回路からのデータが入力されるデータ入力端子
（DIN）、２６はコントロール回路からのラツチ
指令信号入力端子（LAT）、２７はコントロール
回路からの制御用クロツクパルスが入力されるク
ロツクパルス入力端子（CLK）、２８，２９はバ
ンド等の切換信号を送出する切換信号出力端子で
ある。尚、電源端子、接地端子等は便宜上図示を
省略する。

３０はロウパスフイルターで、位相比較器２１
の出力電圧はこのロウパスフイルター３０を介し
て同調回路２の電圧制御発振器４に加えられる。
このロウパスフイルター３０の時定数はバンド等
の切換信号によつて何段階かに切換られるように
されている。

以上の電圧制御発振器４、プリスケーラ５、
PLLIC６及びロウパスフイルター３０によつて
選局回路３１が構成される。

３２は該選局回路３１を制御するコントロール
回路で、所謂１チツプのマイクロコンピユータか
らなる。該コントロール回路３２は図示しない入
力装置例えばテンキーから選局のためのキー入力
を受けるとそれに応じて各種制御データをつく
り、PPLIC６へそのデータ入力端子２５を通じ
て送る。更にコントロール回路３２はPLLIC６
へはラツチ指令信号及び制御用クロツクパルスも
送出してPLLIC６の動作の制御も行う。尚、こ
のコントロール回路３２は選局回路３１以外の制
御例えばチヤンネル表示のための表示部の制御、
リモートコントロール回路の制御等も行う。

このように、第４図に示した選局装置は選局回
路３１とそれを制御するコントロール回路３２か
らなる。以下にこの動作を説明する。

テレビジヨン受像機の電源スイツチが投入され
たときにはそれに応じて各種データ信号がコント
ロール回路３２においてつくられる。コントロー
ル回路３２においてつくられるデータには、リフ
アレンス・デイバイダ１９の分周比を指定するデ
ータ、入力端子選択データ即ち入力端子７と入力
端子８とのいずれの端子から信号を受け入れるか
を選択する入力選択データ、バンド等切換データ
及びプログラマブル・デイバイダ１０の分周比を
指定するデータ等がある。そして、先ずラツチ指
令信号が“ロウ（以下「Ｌ」で示す。）”にされ
PLLIC６はデータ取り込みモードとなる。そし
て、そのモードの状態で第５図に示すようにクロ
ツクパルスの立ち上りでデータ信号D0，D1，…
が１ビツトずつコントロール回路３２から
PLLIC６のシフトレジスタ２４に取り込まれる。
この時取り込まれるのはリフアレンス・デイバイ
ダ１９の分周比を指定するデータ、入力端子選択
データ、バンド等切換データである。これらの信
号を送出し終えるとコントロール回路３２はラツ
チ指令信号を“ハイ（以下「Ｈ」で示す。）”にす
る。すると、シフトレジスタ２４に入力されたデ
ータがラツチされた状態になる。そして、シフト
レジスタ２４にラツチされたデータの最終ビツト
（LSB）の信号の状態に基づいてそのデータはラ
ツチ回路２０へパラレルにシフトされる（尚、シ
フトレジスタ２４に入力されたデータの最終ビツ
トの信号はその信号をカウンタ１４へ送出するか
ラツチ回路２０へ送出するかを指令する信号とし
て用いられるようにされている。）そして、ラツ
チ回路２０は入力されたデータをラツチする。そ
の結果、先ず、リフアレンス・デイバイダ１９の
分周比はラツチ回路２０に蓄えられたデータによ
り指定され、更に入力端子選択データによりスイ
ツチング回路９がオン状態にされ（尚、AMラジ
オ放送を受信する場合にはスイツチング回路１３
がオン状態にされる。）、更に端子２８，２９から
バンド等切換信号（２ビツト）が送出される。こ
の切換信号は同調回路２と、プリスケーラ５と、
ロウパスフイルター３０と、そして図示しないバ
ンド表示部とへ送出される。この切換信号によつ
て、同調回路２はVHFロウバンド、VHFハイバ
ンド、UHFバンドのいずれかのバンドに切換え
られ、ロウパスフイルター３０はその時定数が切
換えられ、更に又、プリスケーラ５の分周比も切
換えられる。又、図示しないバンド表示部におい
て選択バンドの表示がなされる。

次にコントロール回路３２はラツチ指令信号を
“Ｈ”から“Ｌ”に変える。すると、今度はプロ
グラマブル・デイバイダ１０の分周比を指定する
信号が第５図に示すようにクロツクパルスの立ち
上る毎に１ビツトずつコントロール回路３２から
シフトレジスタ２４へ送出される。そして、その
データがシフトレジスタ２４に入力されてしまう
と、ラツチ指令信号が“Ｌ”から“Ｈ”になり、
データがシフトレジスタ２４にラツチされた状態
になる。そして、そのデータの最終ビツト
（LSB）の信号による指示によつてそのデータは
カウンタ１４へパラレルにシフトされ、そのデー
タはカウンタ１４においてラツチされる、更にプ
ログラマブル・デイバイダ１０の分周比がそのデ
ータにより指定された値に切り換えられる。この
ように、図示した実施例においては２つのステツ
プに分けてデータがPLLIC６に入力される。

以上の動作が終了すると、位相比較器２１はプ
ログラマブル・デイバイダ１０の出力信号の位相
と、リフアレンス・デイバイダ１９から出力され
た基準周波数信号の位相とを比較して、その位相
の差に応じた大きさの制御電圧を送出する。その
制御電圧はロウパスフイルター３０を介して電圧
制御発振器４に印加され、その結果、電圧制御発
振器４は選局放送局の放送電波の搬送周波数に対
応した周波数の局部発振信号を出力する。そし
て、その局部発振信号と高周波信号とが混合され
て中間周波信号がつくられ、その信号が端子３を
介して図示しない中間周波増幅回路へ送出され、
選択した放送を受像することができる。

そして、チヤンネルを切換えた場合においてバ
ンドの変更を伴う場合には上述した動作が繰返え
される。しかし、同一バンド内においてチヤンネ
ルの切換えがあつた場合にはプログラマブル・デ
イバイダ１０の分周比を指定するデータのみが変
更され、リフアレンス・デイバイダ１９の分周比
を指定するデータ、バンド等切換データ、入力選
択データを変更する動作は行われない。尚、バン
ド変更を伴わないチヤンネル切換えを行う場合カ
ウンタ１４を例えばラツチ指令信号をハイにする
ことによつてアツプダウンモードにし、既にカウ
ンタ１４に記憶されているところの分周比を指定
するデータをデータ入力端子２５から入力される
信号により１づつ増又は減ずることにより受信周
波数を迅速に変更するようにしてもよい。

尚、図面に示した実施例においてはコントロー
ル回路３２からPLLIC６へのデータの伝達は１
ビツトづつ行われていたが、データ入力信号線の
数を適宜増すことによつて複数ビツトのデータを
同時に伝達するようにし、選局処理に要する時間
を短縮することができる。

尚、プログラマブル・デイバイダ３２は選局回
路の制御も行うが、第６図は選局回路の制御と選
局回路以外の回路の制御とを含めた制御プログラ
ムの一例を示すフローチヤート図である。

以上に述べたように本発明選局装置は、同調回
路の局部発振器を成す電圧制御発振器の出力信号
をプリスケーラとプログラマブル・デイバイダと
によつてあるいはプログラマブル・デイバイダの
みによつて分周し、その分周された信号の位相と
基準周波数信号発生回路から発生された基準周波
数信号の位相とを位相比較器によつて比較し、そ
の位相比較器の出力電圧をロウパスフイルターを
介してあるいは直接に前記電圧制御発振器に印加
してその発振周波数を制御するようにしたフエイ
ズ・ロツクド・ループ方式の選局回路と、該選局
回路を制御するコントロール回路と、からなる選
局装置であつて、前記選局回路を構成する回路の
いくつか例えばプログラマブル・デイバイダ、該
プログラマブル・デイバイダにデータを供給する
カウンタ、該カウンタのデータを保持するレジス
タ、基準周波数信号発生回路、位相比較器等が一
つの集積回路内に形成され、前記コントロール回
路からの選局回路を制御する各制御信号はすべて
上記集積回路へ送出され、その集積回路内におい
て上記各制御信号が一時的に記憶され、そして集
積回路内の各回路及び集積回路外部の各回路に適
宜伝達されるようにし、そして、少なくとも上記
集積回路内のレジスタのデータが周波数表示のた
めの信号として集積回路外へ出力されるようにし
てなることを特徴とするものである。従つて、コ
ントロール回路と選局回路との間に接続される信
号線を少なくし、コントロール回路において選局
のために必要とする端子の数を少なくすることが
できる。即ち、本発明選局装置においてはコント
ロール回路から選局回路への各制御信号はすべて
選局回路の一部を構成するプログラマブル・デイ
バイダ、位相比較器、基準周波数信号発生回路等
が形成された集積回路（上記実施例ではPLLIC
６がそれにあたる。）に送出され、その集積回路
において一時的に記憶され、その制御信号が適宜
集積回路内の各回路及び集積回路の外部の例えば
同調回路等へ伝達される。従つて、コントロール
回路から選局回路への制御信号はすべてコントロ
ール回路と上記集積回路との間を接続するきわめ
て少数の信号線を通して伝達することができ、
又、コントロール回路において選局のために要す
る端子の数を少なくすることができる。そして、
その結果コントロール回路の一つの端子を多重利
用する必要がなくなり、又多重利用をするために
外部にラツチ回路を設けたりすることも当然に必
要でなくなる。更に、それに伴つてコントロール
回路による制御のプログラムが第６図に示すよう
にきわめて簡単になる。そして、プログラムが簡
単になるためコントロール回路のプログラムを記
憶するために必要なメモリの領域が狭くなり、メ
モリの記憶容量が小さくて済む。更に又、制御を
開始してから終了に要する時間も必然的に短かく
なり、従つて、コントロール回路及び選局回路の
一部を成す集積回路として高速処理のできるもの
を用いなくても比較的迅速に選局処理を行うこと
が可能となり高価なIC等を使用することなく選
線局装置を構成することができる。

尚、上記実施例はあくまで本発明選局装置の一
つの実施例にすぎず、本発明は種々の態様で実施
でき、様々な変形例が考えられるものであつて、
上記実施例に限定されるものではない。

【図面の簡単な説明】

第１図は従来のテレビジヨン受像機用選局装置
の一例を示す回路図、第２図は従来のラジオ受信
機用選局装置の一例を示す回路図、第３図は第１
図あるいは第２図に示す選局装置のコントロール
回路の制御プログラムの一例を示す回路図、第４
図は本発明選局装置の実施の一例を示す回路図、
第５図はデータ取り込み時における各信号の変化
を示すタイムチヤート図、第６図はコントロール
回路による制御プログラムの一例を示すフローチ
ヤート図である。符号の説明、２……同調回路、４……電圧制御
発振器（局部発振器）、５……プリスケーラ、６
……集積回路、１０……プログラマブル・デイバ
イダ、１４……カウンタ、１５，１９……基準周
波数信号発生回路、２１……位相比較器、２４…
…レジスタ、３０……ロウパスフイルター、３１
……選局回路、３２……コントロール回路。

Claims

【特許請求の範囲】

１同調回路の局部発振器を成す電圧制御発振器
の出力信号をプリスケーラとプログラマブル・デ
イバイダとによつてあるいはプログラマブル・デ
イバイダのみによつて分周し、その分周された信
号の位相と基準周波数信号発生回路から発生され
た基準周波数信号の位相とを位相比較器によつて
比較し、その位相比較器の出力電圧をロウパスフ
イルターを介してあるいは直接に前記電圧制御発
振器に印加してその発振周波数を制御するように
したフエイズ・ロツクド・ループ方式の選局回路
と、該選局回路を制御するコントロール回路と、
からなる選局装置であつて、前記選局回路を構成
する回路のいくつか例えばプログラマブル・デイ
バイダ、該プログラマブル・デイバイダにデータ
を供給するカウンタ、該カウンタのデータを保持
するレジスタ、基準周波数信号発生回路、位相比
較器等が一つの集積回路内に形成され、前記コン
トロール回路からの選局回路を制御する各制御信
号はすべて上記集積回路へ送出され、その集積回
路内において上記各制御信号が一時的に記憶さ
れ、そして集積回路内の各回路及び集積回路外部
の各回路に適宜伝達されるようにし、そして、少
なくとも上記集積回路内のレジスタのデータが周
波数表示のための信号として集積回路外へ出力さ
れるようにしてなることを特徴とする選局装置。