KR19980024953A - 이중 수퍼헤테로다인형 수신 회로 - Google Patents

이중 수퍼헤테로다인형 수신 회로 Download PDF

Info

Publication number
KR19980024953A
KR19980024953A KR1019970048691A KR19970048691A KR19980024953A KR 19980024953 A KR19980024953 A KR 19980024953A KR 1019970048691 A KR1019970048691 A KR 1019970048691A KR 19970048691 A KR19970048691 A KR 19970048691A KR 19980024953 A KR19980024953 A KR 19980024953A
Authority
KR
South Korea
Prior art keywords
frequency
signal
variable
divider
circuit
Prior art date
Application number
KR1019970048691A
Other languages
English (en)
Other versions
KR100273862B1 (ko
Inventor
오사무 시라이시
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980024953A publication Critical patent/KR19980024953A/ko
Application granted granted Critical
Publication of KR100273862B1 publication Critical patent/KR100273862B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
    • H03D7/163—Multiple-frequency-changing all the frequency changers being connected in cascade the local oscillations of at least two of the frequency changers being derived from a single oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers

Abstract

수신 신호를 제1 중간 주파수 신호로 변환하기 위한 제1 국부 발진 회로와 상기 제1 중간 주파수 신호를 제2 중간 주파수 신호로 변환하기 위한 제2 국부 발진 회로를 갖는 이중 수퍼헤테로다인형 수신 회로에 있어서, 상기 제1 국부 발진 회로를 구성하는 발진기(16), 상기 제1 발진기의 출력 신호의 주파수를 분할하기 위한 제2 발진 회로를 구성하는 제1 가변 주파수 분할기(17), 상기 제1 가변 주파수 분할기의 출력 신호의 주파수를 분할하기 위한 제2 가변 주파수 분할기(18), 지수 함수 관계를 토대로 상기 제1 및 제2 가변 주파수 분할기의 주파수 분할값을 제어하기 위한 가변 주파수 분할 제어 회로(23), 상기 제2 가변 주파수 분할기(18)의 출력 신호의 주파수를 분할하기 위한 적어도 하나의 고정 주파수 분할기(19), 선정된 주파수의 신호를 출력하기 위한 기준 발진기(20), 및 상기 고정 주파수 분할기(19)의 출력 신호와 상기 기준 발진기(20)의 출력 신호를 비교하고 상기 발진기의 발진 주파수를 제어하기 위한 위상 비교기(22)를 구비하는 것을 특징으로 한다.

Description

이중 수퍼헤테로다인형 수신 회로
본 발명은 이중 수퍼헤테로다인형 무선 주파수 수신 회로에 관한 것으로, 특히, PLL 주파수 합성기형 수신 회로에 관한 것이다.
예를 들면, GPS(Global Positioning System)을 사용하는 무선 주파수 수신 회로에서, 수신 신호를 제1 중간 주파수(IF) 신호와 제2 중간 주파수(IF) 신호로 변환하는 이중 수퍼헤테로다인 시스템이 대부분 널리 사용된다. 다른 한편으로, 제1 IF 주파수는 일부 영역의 국부 FM 방송의 주파수와 일치하거나 근접할 수 있다. 이후에 언급된 바와 같이, GPS 수신기의 제1 IF 주파수의 누설 또는 FM 방송 무선파의 방해는 준 누화를 유발시키며, 수신 신호의 정확성을 저하시키는 결과를 초래한다. 특히, GPS 수신기가 제2 중간 주파수용 고이득 증폭기를 갖기 때문에, 주파수를 다른 주파수로 변화시키는 것이 필요할 수 있다는 문제가 있다. 따라서, 종래의 GPS 수신기는 수신기가 사용되는 영역에 의존하는 고정된 다른 주파수로 동작된다. 결국, 전세계의 동일한 IF 주파수를 사용하여 GPS 수신기를 달성하기 어렵다.
도 6은 NEC에서 발행한 Paper Machino μPB1001GR에 설명된 바와 같은 GPS 수신기의 구조예를 도시한다. RF 수신 신호(주파수 : fRF)는 RF 증폭기(11)에 공급된다. RF 증폭기(11)는 RF 수신 신호를 증폭한다. 제1 믹서(12)는 증폭된 RF 수신 신호와 제1 국부 발진기(LO)를 구성하는 전압 제어 발진기(VCO)(16)의 발진 주파수(f1LO)를 믹스하고 제1 IF 신호(주파수 : f1IF)를 출력한다. 제1 IF 신호는 제1 IF 증폭기(113)에 의해 증폭된다. 제2 믹서(14)는 증폭된 제1 IF 신호와 제2(LO)의 주파수(f2LO)를 믹스하고 제2 IF 신호(주파수 : f2IF)를 출력한다. 제2 IF 신호는 복조기(도시되지 않음) 등에 출력된다. 제2(LO)는 다수의 고정 주파수 분할기(예제로, 6개의 주파수 분할기)(24 내지 29)로 구성된다. 고정 주파수 분할기의 출력 신호중 하나를 선택함으로써, 관련된 제2(LO)의 주파수(f2LO)가 얻어진다. 최종 단계에서 고정 주파수 분할기(29)의 출력 신호는 위상 비교기(22)에 공급된다. 위상 비교기(22)는 고정 주파수 분할기의 출력 신호와 기준 발진기(20)의 발진 주파수(fREF)를 비교한다. 기준 발진기(20)의 출력 신호와 고정 주파수 분할기(29)의 출력 신호의 비교된 결과로, VCO(16)의 발진 주파수가 제어된다. 이 구조에서, PLL 합성기가 달성된다.
이 구조에서, VCO(16)의 발진 주파수가 변화될 때, 제1(LO)의 주파수(f1LO)가 변화될 수 있다. 따라서, 제1 IF 신호의 주파수(f1IF)가 변화될 수 있다. 그러나, VCO(16)의 발진 주파수를 변화시키기 위해, 또한 기준 발진기(20)의 발진 주파수(fRF)도 변화된다. 게다가, 제1 IF 신호의 주파수(f1IF)가 변화됨에 따라, 제2 IF 신호의 주파수(f2IF)가 변화된다. 따라서, 고정 주파수 분할기(24 내지 28)의 출력 신호중 하나가 제2(LO)의 출력 신호로서 선택될 때, 제2 IF 신호의 주파수(f2IF)는 고정될 수 없다.
가변 주파수 분할기가 펄스 스왈로우(swallow)형 계수기로 구성되는 다른 구조예가 공지되어 있다. 도 7은 이와 같은 구조를 도시한다. 이 구조에서는, 도 6에 도시된 고정 주파수 분할기(24 내지 29) 대신에, 두개의 가변 주파수 분할기(30과 31)가 사용된다. VCO(16)는 제1(LO)의 발진 주파수의 신호를 출력한다. 게다가, VCO(16)의 발진 주파수는 제1 가변 주파수 분할기(30)에 의해 분할된다. 기준 발진기(20)는 제2(LO)의 발진 주파수의 신호를 출력한다. 게다가, 기준 발진기(20)의 발진 주파수는 제2 가변 주파수 분할기(31)에 의해 분할된다. 제1 및 제2 가변 주파수 분할기(30과 31)의 출력 신호의 이러한 주파수는 위상 비교기(22)에 의해 비교된다. 따라서, VCO가 제어된다. 제1 및 제2 가변 주파수 분할기(30과 31)의 주파수 분할값은 가변 주파수 제어 회로(32)에 의해 제어된다. 가변 주파수 제어 회로(32)는 분할기(30과 31)에 대해 연속성 적분 분할값을 설정할 수 있고 연속성 적분 분할값 없이는 설정할 수 없다.
VCO(16)의 발진 주파수를 변화시킴으로써, 제1 IF 신호의 주파수(f1IF)가 변화될 수 있다. 제1 IF 신호의 주파수의 변화에 대응하는 가변 주파수 분할기(30)의 주파수 분할값을 제어함으로써, 제2 IF의 주파수(f2IF)가 고정될 수 있다. 그러나, 제2(LO)의 주파수가 고정되기 때문에, 제1 IF 신호의 주파수가 변화됨에 따라, 수신 신호의 주파수(fRF) 역시 변화된다. 따라서, 소정의 주파수의 신호가 수신될 수 없다.
도 6에 도시된 구조에서, 제1(LO)인 VCO의 발진 주파수를 변화시키기 위해, 기준 발진기의 발진 주파수가 동시에 변화된다. 게다가, 제2 IF 신호의 주파수 (f2IF)가 제1 IF 신호의 주파수의 변화에 상관없이 고정되기 때문에, 다수의 고정 주파수 분할기의 출력 신호중 하나가 선택된다. 그러나, 사실, 소수의 고정 주파수 분할기의 출력 신호가 선택될 때, 제2 IF 주파수가 선정된 상수 주파수로 고정될 수 없다. 따라서, 실제적인 문제가 도 6에 도시된 구조에 있다.
다른 한편으로, 도 7에 도시된 구조에서, 제2(LO)의 주파수(f2LO)가 고정되기 때문에, 만약 제1 IF 신호의 주파수(f1IF)가 강제적으로 변화된다면, 수신 신호의 주파수(fRF)가 변화된다. 따라서, 이 구조는 GPS 수신기 등에 적용될 수 없다. 이 경우에, 도 6에 도시된 구조에서와 같이, 수신 신호의 주파수를 변화시키지 않고 제1 IF 신호의 주파수를 변화시키기 위해, 기준 발진기측은 PLL 합성기로서 주파수를 변화시킬 수 있도록 구성된다. 그 결과, 두개의 PLL 합성기가 필요하다. 따라서, 구조가 복잡해진다. 게다가, 가변 주파수 분할기의 주파수 분할값은 기준 발진기의 발진 주파수의 변화에 대응하여 제어된다. 결국, 분할값의 설정이 복잡해지고 어렵다.
게다가, GPS에 의해 표현된 무선 주파수 수신기는 무선 수신기의 제1 IF 신호를 누설하고 FM 광대역국 부근과 거의 주파수 대역 영역에서 유도 FM 광대역 무선의 상호 변조를 유발한다. 따라서, 무선 주파수 수신기와 다른 설비는 정도(precision)를 수신하기 위해 상호 방해할 수 있다. 특히, GPS 수신기가 제2 IF용 고이득 제2 IF 증폭기에 의해 구성되기 때문에, 문제는 심각하다. 따라서, 현재 GPS 수신기는 각각의 영역에서 동작된다. 그러나, GPS 수신기는 이른바 광역 전지구 측위 시스템을 통해 특별한 영역에서는 동작할 수 없다. 따라서, GPS 수신기는 변화되고 광대역 주파수 대역을 호핑하기 위해 영역마다 각각 주파수를 구성하는 시스템을 필요로 한다. 게다가, 현재 RF 주파수 수신기는 제1 IF 주파수가 GPS 시스템의 변하지 않는 RF 주파수와 제2 IF 주파수의 공유 영역없이 독립적으로 변화될 수 없다는 문제가 있다.
본 발명의 목적은 수신 신호의 출력 신호의 주파수, 기준 발진기, 및 제2 IF 신호가 고정되는 동안 제1 IF 신호의 주파수를 변화시키는 이중 수퍼헤테로다인형 수신 회로를 제공하는 것이다. 상기는 하나의 PLL 주파수 합성기와 간단한 구조로 구성되고 모든 영역에 걸쳐 동작될 수 있다.
본 발명은 수신 신호를 제1 중간 주파수 신호로 변환하기 위한 제1 국부 발진 회로와 상기 제1 중간 주파수 신호를 제2 중간 주파수 신호로 변환하기 위한 제2 국부 발진 회로를 갖는 이중 수퍼헤테로다인형 수신 회로에 있어서, 상기 제1 국부 발진 회로를 구성하는 발진기; 상기 제1 발진기의 출력 신호의 주파수를 분할하기 위한 상기 제2 발진 회로를 구성하는 제1 가변 주파수 분할기; 상기 제1 가변 주파수 분할기의 출력 신호의 주파수를 분할하기 위한 제2 가변 주파수 분할기; 상기 제1 및 제2 가변 주파수 분할기의 주파수 분할값을 선정된 관계로 제어하기 위한 가변 주파수 분할 제어 회로; 상기 제2 가변 주파수 분할기의 출력 신호의 주파수를 분할하기 위한 적어도 하나의 고정 주파수 분할기; 신호를 선정된 관계로 출력하기 위한 기준 발진기; 및 상기 고정 주파수의 출력 신호와 상기 기준 발진기의 출력 신호를 비교하고 상기 발진기의 발진 주파수를 제어하기 위한 위상 비교기를 구비한다.
상기 가변 주파수 분할값중 하나의 디지트수가 홀수이며, 총 주파수 분할값이 가변될 때, 상기 제1 및 제2 가변 주파수 분할기의 주파수 분할값은 이진 가변수 주파수 분할값, 관계를 갖는 각각의 가변 주파수 분할값의 디지트수로 제어되는 것을 구비한다.
본 발명의 상기와 다른 목적, 특징, 및 장점은 첨부된 도면에서 도시된 바와 같이, 그 최상 모드의 실시예의 다음의 상세한 설명으로 보다 명확해질 것이다.
도 1은 본 발명의 기본 구조를 도시한 블록도.
도 2a와 도 2b는 국부 발진기가 상위 국부와 하위 국부인 경우의 주파수 분할값의 관계를 도시한 블록도.
도 3은 국부 발진기가 상위 국부인 경우의 제1 가변 주파수 분할기의 구조예를 도시한 회로도.
도 4는 국부 발진기가 상위 국부인 경우의 제2 가변 주파수 분할기의 구조예를 도시한 회로도.
도 5는 국부 발진기가 하위 국부인 경우의 제1 가변 주파수 분할기의 구조예를 도시한 회로도.
도 6은 종래의 수신 회로의 예를 도시한 블록도.
도 7은 종래의 수신 회로의 다른 예를 도시한 블록도.
도면의 주요 부분에 대한 부호의 설명
11 : RF 증폭기
12 : 제1 믹서
13 : 제1 IF 증폭기
14 : 제2 믹서
15 : 제2 IF 증폭기
16 : VCO
17 : 제1 가변 분할기
18 : 제2 가변 분할기
19 : 제1 고정 분할기
20 : 기준 발진기
21 : 제2 고정 분할기
22 : 위상 비교기
23 : 가변 분할 제어 회로
본 발명의 실시예가 첨부된 도면을 참조하여 설명될 것이다. 도 1은 본 발명의 기본 구조를 도시한 블록도이다. 도 1에서, 수신된 RF 신호(주파수 : fRF)는 RF 증폭기(11)에 의해 증폭된다. 제1 믹서(12)는 RF 신호를 제1 IF 신호로 변환한다. 제1 IF 증폭기(13)는 제1 IF 신호를 증폭한다. 증폭된 제1 IF 신호는 제2 믹서(14)에 공급된다. 제2 믹서(14)는 제1 IF 신호를 제2 IF 신호로 변환한다. 제2 IF 증폭기(15)는 제2 IF 신호를 증폭한다. 증폭된 제2 IF 신호는 복조기(도시되지 않음) 등에 출력된다. VCO(16)의 발진 출력 신호(주파수 : f1LO)는 제1(LO)로서 제1 믹서(12)에 입력된다. VCO(16)의 출력 신호는 제1 가변 주파수 분할기(17)(주파수 분할값 : A)에 공급된다. 제1 주파수 분할기(17)는 VCO(16)의 출력 신호의 주파수를 분할한다. 제1 주파수 분할기(17)의 출력 신호는 제2(LO)로서 제2 믹서(14)에 공급된다. 제2(LO)의 출력 신호는 제2 가변 주파수 분할기(18)(주파수 분할값 : B)에 공급된다. 제2 가변 주파수 분할기(18)는 제2(LO)의 출력 신호의 주파수를 분할한다. 게다가, 제2(LO)의 출력 신호는 제1 고정 주파수 분할기(19)(주파수 분할값 : C)에 공급된다. 제1 고정 주파수 분할기(19)는 제2(LO)의 출력 신호의 주파수를 분할한다. 다른 한편으로, 기준 발진기(20)는 고정 주파수(fREF)의 발진 신호를 출력한다. 발진 신호는 제2 고정 주파수 분할기(21)(주파수 분할값 : D)에 공급된다. 제2 고정 주파수 분할기(21)는 발진 신호의 주파수를 분할한다. 제1 및 제2 고정 주파수 분할기(19와 21)의 출력 신호는 위상 비교기(22)에 의해 비교된다. 위상 비교기(22)의 비교된 결과로, VCO(16)가 제어된다. 게다가, 제1 및 제2 가변 주파수 분할기(17과 18)의 주파수 분할값(A와 B)은 가변 주파수 분할 제어 회로(23)에 의해 제어된다.
도 1에 도시된 구조에 따르면, 제1 및 제2 가변 주파수 분할기(17과 18)의 주파수 분할값(A와 B)이 가변 주파수 분할 제어 회로(23)에 의해 제어될 때, 제1(LO)의 주파수(f1LO)와 제2(LO)의 주파수(f2LO)는 선정된 관계로 변화될 수 있다. 선정된 관계에 따라, 기준 발진기(20)의 발진 주파수(fREF)가 상수로 유지되는 동안, 제1 IF 신호의 주파수(f1IF)는 변화될 수 있다. 다른 한편으로, 수신 신호의 주파수(fRF)와 제2 IF 신호의 주파수(f2IF)가 고정되면서, 수신되는 선정된 주파수의 신호는 선정된 주파수(f2IF)의 제2 IF 신호로서 출력될 수 있다. 따라서, VCO(16)용 하나의 PLL 합성기로, 제1 IF 신호의 주파수가 적절히 변화될 수 있다.
본 발명의 모드에서와 같이, 제1(LO)와 제2(LO)는 각각 상위 국부와 하위 국부일 수 있다. 주파수 분할기의 주파수 분할값과 두개(LOs)의 주파수간의 관계가 이러한 모드에서 차이가 있기 때문에, 상기는 개별적으로 설명될 것이다. 본 발명에서 주목할 만한 효과가 얻어지는 예로써, GPS 수신기의 주파수가 설명될 것이다. 상업용 GPS의 RF 수신 신호의 주파수는 fRF=1575.42㎒이다. GPS에서, 주파수 분할값은 1540이다. 따라서, 국부 발진기의 주파수는 1.023㎒(f0=1.023㎒)이다. 다시 말해서, fRF=1540(f0)이다. 다음으로, 일본과 북미에서 공통적으로 거의 사용되는 f2IF=4(f0)와 fREF=16(f0)로, 주파수 분할기의 주파수 분할값과 두개(LOs)간의 관계가 설명될 것이다.
두개(LOs)가 상위 국부일 때, 다음의 관계가 이중 수퍼헤테로다인 회로에 충족된다.
f1IF = f1LO-fRF = (16·A·B·C/D-1540)f0
f1IF = f2LO-f2IF = (16·B·C/D-4)f0
수학식 1과 2에서,
16·A·B·C/D-1540 = 16·B·C/D-4
16·(A-1)·B·C/D = 1536
따라서,
A-1 = 96·D/(B·C)
A-1 = (25 x 3 x D)/(B·C)
A=2p+1; B=2d; C=2xx 3; D=2y(여기서 p와 d는 변수; x와 y는 임의의 상수)로 가정하여,
2p=(25x 3 x 2y)/(2dx 2xx 3)
2p+d=25-x+y
따라서,
p+d = 5-x+y
수학식 1과 2에서,
f1IF = (16·B·C/D-4)f0 = (16 x 2dx 2xx 3/2y-4)f0
수학식 3에서,
f1IF = (29-px 3 - 4)f0
f1IF4f0; 9-p≥0; 2p+ 1≥3이므로, 1≤p≤5; 여기서 p는 정수이다.
따라서, 계수 A는 2p+ 1이기 때문에, 가변 주파수 분할 제어 회로(23)는 지수 함수를 토대로 제1 및 제2 가변 주파수 분할기(17과 18)를 제어한다.
도 2a는 계산된 결과가 도 1에 도시된 구조의 개별 주파수 분할기에 적용되는 구조를 도시한다.
두개(LOs)가 하위 국부일 때, 다음의 공식이 이중 수퍼헤테로다인 수신 회로에 충족된다.
f1IF = fRF - f1LO = (1540 - 16·A·B·C/D)f0
f1IF = f2LO + f2IF = (16·B·C/D + 4)f0
수학식 5와 6에서, 상위 국부의 경우와 동일하게,
A+1 = (25x 3 x D)/(B·C)
A=2p- 1; B=2d; C=2xx 3; D=2y(여기서 p와 d는 변수; x와 y는 임의의 상수)로 가정하여,
2p= (25x 3 x 2y)/(2dx 2xx 3)
2p+d= 25-x+y
따라서, p+d = 5-x+y
이러한 조건은 수학식 3과 동일하다.
수학식 5와 6에서,
f1IF = (16·B·C/D + 4)f0 = {[2dx 2xx 3/2y] x 16 + 4}f0
수학식 3에서,
f1IF = (29-px 3 + 4)f0
여기서 f1IF4f0; 9-p≥0 및 2p-1≥3이므로, 2≤p≤5이며; 여기서 p는 정수이다.
따라서, 계수 A는 2p-1이기 때문에, 가변 주파수 분할 제어 회로(23)는 지수 함수를 토대로 제1 및 제2 가변 주파수 분할기(17과 18)를 제어한다.
도 2b는 계산된 결과가 도 1에 도시된 구조에 적용되는 구조를 도시한다.
상기의 설명에서, 주파수 분할값(A, B, C, 및 D)과 주파수(fRF, F2IF, 및 fREF)는 단지 예제다. 수학식 3, 4, 및 8에 의해 표현된 관계는 다른 주파수가 상위 국부 또는 하위 국부일 때 또는 두개(LOs)중 하나가 상위 국부이고 다른 하나는 하위 국부일 때 충족된다는 것을 알게 된다.
수학식 4와 8에서, 제1 가변 주파수 분할기(17)의 주파수 분할값(A)의 지수인 f1IF의 p는 계수이다. 따라서, 국부 발진이 상위 국부 또는 하위 국부인지에 상관없이, 제1 및 제2 가변 주파수 분할기(17과 18)의 주파수 분할값(A와 B)이 이중 수퍼헤테로다인 시스템의 주파수의 관계로 부터 얻어진 p와 d에 대한 공식이 충족되도록 표시될 때, 비록 (fRF, f2IF, 및 fREF)가 상수일지라도, (f1IF)는 독립적으로 변화될 수 있다는 것은 명백하다.
국부 발진기가 상위 국부인 경우, x-y=0으로 가정하여, 주파수 분할값(A와 B)의 다음의 관계가 아래와 같이 수학식 3에서 얻어질 수 있다.
(A, B)=(33, 1), (17, 2), (9, 4), (3, 16)
따라서, A=2p+1과 B=2d로 표현된 바와 같이, A와 B는 지수 함수이다.
국부 발진기가 하위 국부인 경우, x-y=0으로 가정하여, 주파수 분할값(A와 B)의 다음의 관계가 아래와 같이 수학식 3에서 얻어질 수 있다.
따라서, A=2p-1과 B=2d이기 때문에, 계수(A와 B)는 지수 함수이다. 따라서, 계수(A)는 아래와 같이 순차적인 이진법으로 표현된다.
20+21+22+23+24,
20+21+22+23,
20+21+22,
20+21.
도 3은 매우 공통적인 모듈의 프리-스케일러(pre-scaler)와 같은 플립-플롭 회로로 구성된 제1 가변 주파수 분할기(17)의 구조를 도시한 회로도이다. 제1 가변 주파수 분할기(17)로, 도 2a에 도시된 구조는 두개(LOs)가 상위 국부인 경우에 달성된다. 도 3에 도시된 바와 같이, 제1 가변 주파수 분할기(17)는 3개의 D형 플립-플롭(DFF)(11 내지 13), 3개의 T형 플립-플롭(TFF)(11 내지 13), NORs, 및 버퍼를 구비한다. D형 플립-플롭과 T형 플립-플롭은 종래의 플립-플롭이다. 다음으로, 제1 가변 주파수 분할기(17)의 동작이 설명될 것이다. 제1 가변 주파수 분할기(17)의 동작으로서, D형 플립-플롭(DFF)(11 내지 13)과 T형 플립-플롭(TFF)(11 내지 13)은 입력 신호의 주파수를 8등분한다. T형 플립-플롭(TFF)(12와 13)의 (M)단자의 (M1과 M2) 입력 신호의 신호 레벨이 L일 때, T형 플립-플롭(TFF)(12와 13)는 입력 신호의 주파수를 이등분한다. 따라서, 기본 주파수 분할값 8에 2를 곱한다. (M3) 입력 신호의 신호 레벨이 H일 때, 상술된 주파수 분할값은 유지된다. (M3)입력 신호의 신호 레벨이 L일 때, 블록의 각각의 주파수 분할값에 1이 가산된다. 따라서, 논리표에 도시된 바와 같이, 값(33, 17, 및 9)이 가변 주파수 분할값(A)으로서 달성될 수 있다.
도 4는 하나의 스위치 SW와 3개의 D형 플립-플롭(DFF)(21 내지 23)를 구비하는 제2 가변 주파수 분할기(18)의 구조를 도시한다. 이 구조에서, (M1)신호의 신호 레벨이 L일 때, 주파수 분할값은 1이다. (M1)신호의 신호 레벨이 H일 때, D형 플립-플롭(DFF)(21 내지 23)은 동작한다. (M1)신호의 신호 레벨이 H일 때, D형 플립-플롭(DFF)(21)은 입력 신호의 주파수를 이등분한다. D형 플립-플롭 DFF(22와 23)의 (M2와 M3)의 신호 레벨이 L이 될 때, 기본 주파수 분할값 2에 2를 곱한다. 논리표에 도시된 바와 같이, 값(1, 2, 및 4)은 가변 주파수값(B)으로서 달성될 수 있다.
다른 한편으로, 두개(LOs)가 하위 국부일 때, 제2 가변 주파수 분할기(18)의 주파수 분할값(B)은 상술된 회로에 의해 달성될 수 있다. 그러나, 제1 가변 주파수 분할기(17)의 주파수 분할값(A)이 순차적인 이진법으로 표현되기 때문에, 제2 가변 주파수 분할기(18)은 프로그램가능한 계수기와 같은 계수 회로에 의해 달성될 수 있다. 도 5는 제1 가변 주파수 분할기가 5-디지트 이진 계수기(CNT)(11 내지 15)와 지연 회로(DLY)를 구비하는 구조예를 도시한다. 이 구조에서, 계수기(CNT)(11 내지 15)는 이진수의 디지트(0 내지 4)로 지정된다. 개별 비트(D1 내지 D5)를 1로 설정함으로써 주파수 분할값이 얻어질 수 있다. 비트(D1)이 1로 설정될 때, 20=1이기 때문에, 주파수 분할값은 1이다. 비트(D1 내지 D5)가 1로 설정될 때, 20+21+22+23+24=31이므로, 주파수 분할값은 31이다. 도 5에 도시된 논리표에 도시된 바와 같이, 값(1, 3, 7, 15, 및 31)은 주파수 분할값(A)으로서 얻어진다.
상술된 바와 같이, 본 발명에 따르면, 제1(LO)로서 발진기의 출력 신호의 주파수는 제1 가변 주파수 분할기로 분할된다. 결과적인 신호는 제2(LO)의 출력 신호로서 출력된다. 출력 신호의 주파수는 제2 가변 주파수 분할기로 분할된다. 게다가, 출력 신호의 주파수는 제1 고정 주파수 분할기로 분할된다. 기준 발진기의 출력 신호의 주파수는 제2 고정 주파수 분할기로 분할된다. 기준 발진기의 출력 신호의 위상과 제2 고정 주파수 분할기의 출력 신호의 위상이 비교된다. 비교된 결과로, 발진기가 제어된다. 게다가, 제1 및 제2 가변 주파수 분할기의 주파수 분할값이 선정된 관계로 제어되기 때문에, 수신 주파수, 제2 IF 신호의 주파수, 및 기준 발진기의 주파수가 고정되는 동안, 제1 IF 신호의 주파수는 지수 함수를 토대로 변화될 수 있다.
따라서, 제1 IF 신호의 주파수가 다른 유닛의 주파수 대역에 근접하는 것이 방지될 수 있다. 따라서, 무선파의 환경에 의해 영향을 받는 수신의 정확성의 저하가 방지될 수 있다. 결국, 동작이 영역 조건에 의해 제한되지 않는 수신 회로가 달성될 수 있다. 게다가, 본 발명에 따르면, 관련된 기술 기준과는 달리 기준 주파수의 발진 주파수를 변화시키는 것이 필수적인 것은 아니다. 따라서, 본 발명에 따른 수신 회로에서, PLL 합성기의 수가 하나로 감소될 수 있다. 결국, 구조가 간단하게 될 수 있다. 게다가, 주파수 분할기의 구조가 간단해지기 때문에, 그 크기가 감소될 수 있다. 따라서, 본 발명은 또한 무선 주파수 유닛의 크기를 감소하는데 기여한다.
본 발명이 최상의 모드의 실시예에 대해 도시되고 설명될 지라도, 상기와 그 형태와 세부사항의 다양한 다른 변화, 생략, 및 추가가 본 발명의 사상과 범위를 벗어나지 않고 이뤄질 수 있다는 것을 기술 분야에 숙련자에 의해 이해된다.

Claims (9)

  1. 무선 주파수 신호를 수신하기 위한 이중 수퍼헤테로다인형 수신 회로에 있어서,
    기준 발진기의 발진 주파수에 대응하여 제1 발진 주파수에 의해 제어되는 제1 국부 발진 회로;
    기준 발진기의 발진 주파수에 대응하여 제2 발진 주파수에 의해 제어되는 제2 국부 발진 회로;
    상기 무선 주파수 신호와 상기 제1 국부 발진 회로의 제1 국부 발진 주파수를 믹스하고 제1 중간 주파수 신호를 출력하기 위한 제1 믹서;
    상기 제1 중간 주파수 신호와 상기 제2 국부 발진 회로의 제2 국부 발진 주파수를 믹스하고 제2 중간 주파수 신호를 출력하기 위한 제2 믹서; 및
    상기 수신된 무선 주파수 신호, 상기 기준 발진기의 주파수, 및 상기 제2 중간 주파수가 고정되는 동안 상기 제1 중간 주파수 신호의 제1 중간 주파수를 변화시킬 수 있는 수단
    을 구비하는 것을 특징으로 하는 이중 수퍼헤테로다인형 수신 회로.
  2. 제1항에 있어서,
    상기 제1 중간 주파수를 변화시킬 수 있는 수단은 지수 함수에 근거하는 것을 특징으로 하는 이중 수퍼헤테로다인형 수신 회로.
  3. 제1항에 있어서,
    상기 제1 국부 발진 회로의 제1 발진 출력 신호(주파수 : f1LO)가 제1 LO로서 상기 제1 믹서에 입력되고,
    상기 제1 국부 발진 회로의 출력 신호가 제1 가변 주파수 분할기(주파수 분할값 : A)에 공급되며,
    상기 제1 가변 주파수 분할기가 상기 제1 국부 발진 회로의 출력 신호의 주파수를 분할하며,
    상기 제1 가변 주파수 분할기의 출력 신호가 상기 제2 국부 발진 회로(LO)(주파수 : f2LO)의 제2 발진 주파수 신호로서 상기 제2 믹서에 공급되며,
    상기 제2 국부 발진 회로(LO)의 출력 신호가 제2 가변 주파수 분할기(주파수 분할값 : B)에 공급되며,
    상기 제2 가변 주파수 분할기가 상기 제2 국부 발진 회로(LO)의 출력 신호의 주파수를 분할하며,
    상기 제2 국부 발진 회로(LO)의 출력 신호가 제1 고정 주파수 분할기(주파수 분할값 : C)에 공급되며,
    상기 제1 고정 주파수 분할기가 상기 제2 국부 발진 회로(LO)의 출력 신호의 주파수를 분할하며,
    상기 기준 발진기가 고정 주파수(fREF)의 발진 신호를 출력하며,
    상기 발진 신호가 제2 고정 주파수 분할기(주파수 분할값 : D)에 공급되며,
    상기 제2 고정 주파수 분할기가 상기 발진 신호의 주파수를 분할하며,
    상기 제1 및 제2 고정 주파수 분할기의 출력 신호가 위상 비교기에 의해 비교되며,
    상기 제1 국부 발진 회로가 상기 위상 비교기의 비교 결과에 따라 제어되는 것을 특징으로 하는 이중 수퍼헤테로다인형 수신 회로.
  4. 제3항에 있어서,
    상기 제1 및 제2 가변 주파수 분할기의 주파수 분할값(A와 B)이 가변 주파수 분할 제어 회로에 의해 제어되는 것을 특징으로 하는 이중 수퍼헤테로다인형 수신 회로.
  5. 제3항에 있어서,
    상기 수신된 무선 신호의 주파수가 fRF=1575.42㎒이고, 상기 기준 발진기의 주파수가 1.023㎒(f0=1.023㎒), fRF=1540(f0), f2IF=4(f0), 및 fREF=16(f0)일 때,
    f1IF = f1LO - fRF = (16·A·B·C/D - 1540)f0
    f1IF = f2LO - f2IF = (16·B·C/D - 4)f0
    이 성립하는 것을 특징으로 하는 이중 수퍼헤테로다인형 수신 회로.
  6. 수신 신호를 제1 중간 주파수 신호로 변환하기 위한 제1 국부 발진 회로와 상기 제1 중간 주파수 신호를 제2 중간 주파수 신호로 변환하기 위한 제2 국부 발진 회로를 갖는 이중 수퍼헤테로다인형 수신 회로에 있어서,
    상기 제1 국부 발진 회로를 구성하는 발진기;
    상기 제2 발진 회로를 구성하며, 상기 제1 발진기의 출력 신호의 주파수를 분할하기 위한 제1 가변 주파수 분할기;
    상기 제1 가변 주파수 분할기의 출력 신호의 주파수를 분할하기 위한 제2 가변 주파수 분할기;
    선정된 관계를 갖는 상기 제1 및 제2 가변 주파수 분할기의 주파수 분할값을 제어하기 위한 가변 주파수 분할 제어 회로;
    상기 제2 가변 주파수 분할기의 출력 신호의 주파수를 분할하기 위한 적어도 하나의 고정 주파수 분할기;
    선정된 주파수를 갖는 신호를 출력하기 위한 기준 발진기; 및
    상기 고정 주파수 분할기의 출력 신호와 상기 기준 발진기의 출력 신호를 비교하고 상기 발진기의 발진 주파수를 제어하기 위한 위상 비교기
    를 구비하는 것을 특징으로 하는 이중 수퍼헤테로다인형 수신 회로.
  7. 제6항에 있어서,
    상기 제1 및 제2 가변 주파수 분할기의 주파수 분할값은 이진 가변-디지트 주파수 분할값으로 제어되며, 상기 가변 주파수 분할값 각각의 디지트 수는 상기 가변 주파수 분할값중 하나의 디지트 수가 홀수일 때, 총 주파수 분할값이 가변적인 관계를 갖는 것을 특징으로 하는 이중 수퍼헤테로다인형 수신 회로.
  8. 제6항에 있어서,
    상기 제1 중간 주파수 신호(f1IF)의 주파수가
    f1IF = (16·A·B - 1540)f0
    (여기서, A는 상기 제1 가변 주파수 분할기의 주파수 분할값; B는 상기 제1 가변 주파수 분할기의 주파수 분할값; C는 상기 제1 중간 주파수 신호의 주파수 분할값; f0는 상기 수신 신호의 주파수의 1/1540임)로 표현되는 것을 특징으로 하는 이중 수퍼헤테로다인형 수신 회로.
  9. 제7항에 있어서,
    상기 제1 중간 주파수 신호(f1IF)의 주파수는
    f1IF=(16·A·B-1540)f0
    (여기서, A는 상기 제1 가변 주파수 분할기의 주파수 분할값; B는 상기 제1 가변 주파수 분할기의 주파수 분할값; C는 상기 제1 중간 주파수 신호의 주파수 분할값; f0는 상기 수신 신호의 주파수의 1/1540임)로 표현되는 것을 특징으로 하는 이중 수퍼헤테로다인형 수신 회로.
KR1019970048691A 1996-09-27 1997-09-25 이중수퍼헤테로다인형수신회로 KR100273862B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25623796 1996-09-27
JP96-256237 1996-09-27

Publications (2)

Publication Number Publication Date
KR19980024953A true KR19980024953A (ko) 1998-07-06
KR100273862B1 KR100273862B1 (ko) 2000-12-15

Family

ID=17289846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048691A KR100273862B1 (ko) 1996-09-27 1997-09-25 이중수퍼헤테로다인형수신회로

Country Status (3)

Country Link
US (1) US6002926A (ko)
KR (1) KR100273862B1 (ko)
DE (1) DE19742424C2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19819038C2 (de) * 1998-04-28 2002-01-03 Rohde & Schwarz Frequenzumsetzeranordnung für Hochfrequenzempfänger oder Hochfrequenzgeneratoren
US6708026B1 (en) * 2000-01-11 2004-03-16 Ericsson Inc. Division based local oscillator for frequency synthesis
JP2002368642A (ja) * 2001-06-08 2002-12-20 Sony Corp 受信機およびｉｃ
US20040166825A1 (en) * 2003-02-25 2004-08-26 Jen-Sheng Huang Wireless receiver
WO2005122397A2 (en) * 2004-06-08 2005-12-22 Koninklijke Philips Electronics N.V. Frequency tunable arrangement
WO2007004465A1 (ja) * 2005-07-04 2007-01-11 Matsushita Electric Industrial Co., Ltd. 半導体装置およびそれを用いた無線回路装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT48054B (de) * 1908-09-19 1911-05-26 Thomas Gare Schneckenpresse zur Herstellung von Gummiwaren aus Abfallgummi.
EP0144394B1 (en) * 1983-05-16 1989-11-15 Motorola, Inc. A receiver system for eliminating self-quieting spurious responses
US4521916A (en) * 1983-11-29 1985-06-04 Rca Corporation Frequency synthesis tuning control system for a double-conversion tuner
US4928106A (en) * 1988-07-14 1990-05-22 Ashtech Telesis, Inc. Global positioning system receiver with improved radio frequency and digital processing
FR2651937B1 (fr) * 1989-09-14 1994-04-08 Alcatel Espace Transpondeur de mise a poste d'un satellite.
US5040240A (en) * 1989-11-30 1991-08-13 Magnavox Government And Industrial Electronics Company Receiver architecture for use with a global positioning system
JPH042148U (ko) * 1990-04-20 1992-01-09
US5097230A (en) * 1990-05-24 1992-03-17 Emhiser Research Limited Phase locked loop that includes D. C. modulation
US5204983A (en) * 1990-09-17 1993-04-20 Jones Thomas J Dual conversion reflex receiver
GB9115350D0 (en) * 1991-07-16 1991-08-28 Navstar Ltd A radio receiver
JPH0548483A (ja) * 1991-08-12 1993-02-26 Fujitsu Ltd 周波数変換回路
JP2880376B2 (ja) * 1993-06-10 1999-04-05 三菱電機株式会社 周波数安定化装置
JPH0715371A (ja) * 1993-06-25 1995-01-17 Nec Corp スーパーへテロダイン方式の送受信方法と送受信機
US5390346A (en) * 1994-01-21 1995-02-14 General Instrument Corporation Of Delaware Small frequency step up or down converters using large frequency step synthesizers
JP3478313B2 (ja) * 1995-01-25 2003-12-15 ソニー株式会社 受信機

Also Published As

Publication number Publication date
DE19742424C2 (de) 2003-10-16
US6002926A (en) 1999-12-14
DE19742424A1 (de) 1998-04-09
KR100273862B1 (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
US4521916A (en) Frequency synthesis tuning control system for a double-conversion tuner
JPH09261106A (ja) 複数帯域移動無線機
CN100492881C (zh) 本地振荡器电路以及包括该电路的无线装置和通信系统
US6066990A (en) Frequency divider having a prescaler followed by a programmable counter, and a corresponding prescaler and frequency synthesizer
US6188288B1 (en) Fully integrated digital frequency synthesizer
JPH0251288B2 (ko)
US6459341B1 (en) Voltage controlled oscillation device
US20100189194A1 (en) Frequency generation circuit
KR100273862B1 (ko) 이중수퍼헤테로다인형수신회로
US6483552B1 (en) Television tuner
CA1151328A (en) Aft arrangement for a phase locked loop tuning system
US6643499B1 (en) Apparatus and method for controlling a phase-locked loop circuit
US7280163B2 (en) Direct conversion tuner capable of receiving digital television signals in UHF band and VHF band
JP3120973B2 (ja) ダブルスーパヘテロダイン式受信方法とその受信回路
EP1689083B1 (en) Am/fm radio receiver and local oscillator circuit used therein
US9941892B2 (en) Multi-standard performance reconfigurable I/Q orthogonal carrier generator
US6968165B2 (en) Frequency scanning receiver permitting quick PPL setting
US20050089119A1 (en) Receiver
GB2218869A (en) Frequency source using PLL'S
US4172997A (en) Digital tuner for a communication receiver, typically an AM receiver
JP2848156B2 (ja) 周波数可変形高周波発振回路
US20020168953A1 (en) Frequency scanning receiver
Stinehelfer et al. A digital frequency synthesizer for an AM and FM receiver
JPH06104788A (ja) スーパーヘテロダイン方式の受信機
JPH0514569Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080825

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee