JP2880376B2 - 周波数安定化装置 - Google Patents
周波数安定化装置Info
- Publication number
- JP2880376B2 JP2880376B2 JP5163803A JP16380393A JP2880376B2 JP 2880376 B2 JP2880376 B2 JP 2880376B2 JP 5163803 A JP5163803 A JP 5163803A JP 16380393 A JP16380393 A JP 16380393A JP 2880376 B2 JP2880376 B2 JP 2880376B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- mixer
- control
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003381 stabilizer Substances 0.000 title description 2
- 230000035945 sensitivity Effects 0.000 claims description 26
- 230000000087 stabilizing effect Effects 0.000 claims description 26
- 230000010355 oscillation Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 13
- 230000032683 aging Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000006641 stabilisation Effects 0.000 description 6
- 238000011105 stabilization Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 102100036848 C-C motif chemokine 20 Human genes 0.000 description 1
- 101000713099 Homo sapiens C-C motif chemokine 20 Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/028—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
Landscapes
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、周波数安定度の高い
装置の周波数に追従する機能を有する無線通信におい
て、周波数を安定化制御する周波数安定化装置に関する
ものである。
装置の周波数に追従する機能を有する無線通信におい
て、周波数を安定化制御する周波数安定化装置に関する
ものである。
【０００２】
【従来の技術】図１は従来の周波数安定化装置を示すブ
ロック図であり、図において、１は第１局発発振器とし
てのＶＣ−ＴＣＸＯなどの基準周波数発生器、２は受信
局発用の電圧制御発振器（以下、ＶＣＯという）、３は
ＶＣＯ２の周波数を設定するフェーズロックループ（以
下、ＰＬＬという）回路、４は受信波と局発波とを混合
する第１ミキサ、５は第２局発発振器、６は第１ミキサ
４の出力ＩＦ１と第２局発発振器５の出力とを混合し出
力ＩＦ２を得る第２ミキサである。
ロック図であり、図において、１は第１局発発振器とし
てのＶＣ−ＴＣＸＯなどの基準周波数発生器、２は受信
局発用の電圧制御発振器（以下、ＶＣＯという）、３は
ＶＣＯ２の周波数を設定するフェーズロックループ（以
下、ＰＬＬという）回路、４は受信波と局発波とを混合
する第１ミキサ、５は第２局発発振器、６は第１ミキサ
４の出力ＩＦ１と第２局発発振器５の出力とを混合し出
力ＩＦ２を得る第２ミキサである。
【０００３】また、７は第２局発発振器５の出力周波数
ｆ2ndLO をカウントする第１カウンタ、８は第２ミキサ
６の出力ＩＦ２をカウントする第２カウンタ、９はカウ
ンタ７，８のカウント結果にもとづき周波数安定化への
追い込み演算処理をする演算処理部、１０は基準周波数
発生器１に制御電圧を出力するデジタル／アナログ変換
器（以下、Ｄ／Ａという）である。そして、図８は周波
数安定化までの追い込み回数と離調周波数を示す説明図
であり、図９は周波数安定化装置の制御手順を示すフロ
ーチャートである。
ｆ2ndLO をカウントする第１カウンタ、８は第２ミキサ
６の出力ＩＦ２をカウントする第２カウンタ、９はカウ
ンタ７，８のカウント結果にもとづき周波数安定化への
追い込み演算処理をする演算処理部、１０は基準周波数
発生器１に制御電圧を出力するデジタル／アナログ変換
器（以下、Ｄ／Ａという）である。そして、図８は周波
数安定化までの追い込み回数と離調周波数を示す説明図
であり、図９は周波数安定化装置の制御手順を示すフロ
ーチャートである。
【０００４】次に動作について説明する。基準周波数発
生器１が出力する周波数を基準周波数として、ＰＬＬ回
路３により設定されたＶＣＯ２の出力と上記受信波と
を、第１ミキサ４でミキシングした第１中間周波数ＩＦ
１をｆIF1 、このｆIF1 と第２局発発振器５の発振周波
数とをミキシングした第２中間周波数ＩＦ２をｆIF2 と
すると、ｆIF1 ＝ｆRX−ｆLO，ｆ IF2 ＝ｆ 2ndLO −ｆ
IF1 の関係が成立する。
生器１が出力する周波数を基準周波数として、ＰＬＬ回
路３により設定されたＶＣＯ２の出力と上記受信波と
を、第１ミキサ４でミキシングした第１中間周波数ＩＦ
１をｆIF1 、このｆIF1 と第２局発発振器５の発振周波
数とをミキシングした第２中間周波数ＩＦ２をｆIF2 と
すると、ｆIF1 ＝ｆRX−ｆLO，ｆ IF2 ＝ｆ 2ndLO −ｆ
IF1 の関係が成立する。
【０００５】ここで基準周波数発生器１の周波数偏差を
ΔｆLOとすると、上記式は、ｆ´IF 1 ＝ｆRX−（ｆLO＋
ΔｆLO），ｆ´IF2 ＝ｆ2ndLO −ｆRX＋ｆLO＋ΔｆLO＝
ｆ2n dLO−ｆIF1 ＋ΔｆLOとなり、従ってｆ´IF2 −ｆ
2ndLO ＋ｆIF1 ＝ΔｆLOとなり、第２中間周波数ＩＦ２
とｆ2ndLO のカウント値から、第１中間周波数ＩＦ１と
の偏差を求めることにより、基準周波数の偏差が検出で
きる。そして、上記のような周波数偏差量は、図９に示
されたフローチャートに従い、設定されたしきい値の範
囲毎に比較され、そのしきい値範囲内では基準周波数発
生器１の電圧変化量を一定として、周波数を変化させ
る。
ΔｆLOとすると、上記式は、ｆ´IF 1 ＝ｆRX−（ｆLO＋
ΔｆLO），ｆ´IF2 ＝ｆ2ndLO −ｆRX＋ｆLO＋ΔｆLO＝
ｆ2n dLO−ｆIF1 ＋ΔｆLOとなり、従ってｆ´IF2 −ｆ
2ndLO ＋ｆIF1 ＝ΔｆLOとなり、第２中間周波数ＩＦ２
とｆ2ndLO のカウント値から、第１中間周波数ＩＦ１と
の偏差を求めることにより、基準周波数の偏差が検出で
きる。そして、上記のような周波数偏差量は、図９に示
されたフローチャートに従い、設定されたしきい値の範
囲毎に比較され、そのしきい値範囲内では基準周波数発
生器１の電圧変化量を一定として、周波数を変化させ
る。
【０００６】すなわち、カウンタ７，８のカウント値に
もとづいて、演算処理部９が追い込み処理の演算を行い
（ステップＳＴ４１）、ロックレンジまでの追い込みま
では、図８に示すように周波数偏差Δｆ1 がしきい値Ｅ
の範囲にある場合には、基準周波数発生器１の電圧変化
量を−ａにし、制御後の周波数をカウントし偏差を検出
する。その周波数偏差Δｆ2 がしきい値Ｅの範囲にある
場合は、再び基準周波数発生器１の電圧変化量を−ａに
する制御を行う。
もとづいて、演算処理部９が追い込み処理の演算を行い
（ステップＳＴ４１）、ロックレンジまでの追い込みま
では、図８に示すように周波数偏差Δｆ1 がしきい値Ｅ
の範囲にある場合には、基準周波数発生器１の電圧変化
量を−ａにし、制御後の周波数をカウントし偏差を検出
する。その周波数偏差Δｆ2 がしきい値Ｅの範囲にある
場合は、再び基準周波数発生器１の電圧変化量を−ａに
する制御を行う。
【０００７】制御後の周波数偏差Δｆ3 がしきい値Ｃの
範囲にある場合は、基準周波数発生器１の電圧変化量を
−ｂにし、制御する周波数偏差Δｆ4 がしきい値Ｃの範
囲にある場合は、基準周波数発生器１の電圧変化量を再
び−ｂにし、さらに、周波数偏差Δｆ5 がしきい値Ａの
範囲にある場合はロック表示となる。
範囲にある場合は、基準周波数発生器１の電圧変化量を
−ｂにし、制御する周波数偏差Δｆ4 がしきい値Ｃの範
囲にある場合は、基準周波数発生器１の電圧変化量を再
び−ｂにし、さらに、周波数偏差Δｆ5 がしきい値Ａの
範囲にある場合はロック表示となる。
【０００８】例えば、図９によれば、周波数カウントに
よる演算が開始されると（ステップＳＴ４１）、まず、
変調周波数Δｆがしきい値Ｄの範囲にある場合には（ス
テップＳＴ４２）、基準周波数発生器１の電圧変化量を
ａにし（ステップＳＴ４３）、離調周波数Δｆがしきい
値Ｂの範囲にある場合には（ステップＳＴ４４）、基準
周波数発生器１の電圧変化量をｂにする（ステップＳＴ
４５）。
よる演算が開始されると（ステップＳＴ４１）、まず、
変調周波数Δｆがしきい値Ｄの範囲にある場合には（ス
テップＳＴ４２）、基準周波数発生器１の電圧変化量を
ａにし（ステップＳＴ４３）、離調周波数Δｆがしきい
値Ｂの範囲にある場合には（ステップＳＴ４４）、基準
周波数発生器１の電圧変化量をｂにする（ステップＳＴ
４５）。
【０００９】また、離調周波数Δｆがしきい値Ｃの範囲
にある場合には（ステップＳＴ４６）、基準周波数発生
器１の電圧変化量−ｂにし（ステップＳＴ４７）、離調
周波数Δｆがしきい値Ｅの範囲にある場合には（ステッ
プＳＴ４８）、基準周波数発生器１の電圧変化量を−ａ
にし（ステップＳＴ４９）、上記しきい値Ｄ〜Ｅの範囲
外となったときには、ロック表示を行うことになる（ス
テップＳＴ５０）。
にある場合には（ステップＳＴ４６）、基準周波数発生
器１の電圧変化量−ｂにし（ステップＳＴ４７）、離調
周波数Δｆがしきい値Ｅの範囲にある場合には（ステッ
プＳＴ４８）、基準周波数発生器１の電圧変化量を−ａ
にし（ステップＳＴ４９）、上記しきい値Ｄ〜Ｅの範囲
外となったときには、ロック表示を行うことになる（ス
テップＳＴ５０）。
【００１０】
【発明が解決しようとする課題】従来の周波数安定化装
置は以上のように構成されているので、各しきい値ごと
に周波数偏差の有無を判定していく必要があるため、離
調周波数の追い込みによる収束時間が長くなり、また、
制御フローが複雑になるなどの問題点があった。なお、
かかる従来の周波数安定化装置に類似する技術が、昭和
６１年度電子通信学会通信部門全国大会，４４９，「移
動通信における受信周波数測定」に示されている。
置は以上のように構成されているので、各しきい値ごと
に周波数偏差の有無を判定していく必要があるため、離
調周波数の追い込みによる収束時間が長くなり、また、
制御フローが複雑になるなどの問題点があった。なお、
かかる従来の周波数安定化装置に類似する技術が、昭和
６１年度電子通信学会通信部門全国大会，４４９，「移
動通信における受信周波数測定」に示されている。
【００１１】請求項１の発明は上記のような問題点を解
消するためになされたもので、離調周波数の収束時間を
短縮でき、かつ比較演算処理等の制御フローを簡略化で
きる周波数安定化装置を得ることを目的とする。
消するためになされたもので、離調周波数の収束時間を
短縮でき、かつ比較演算処理等の制御フローを簡略化で
きる周波数安定化装置を得ることを目的とする。
【００１２】請求項２の発明は第２の電圧制御発振器を
用いて、第２中間周波数を高安定かつ迅速に制御できる
周波数安定化装置を得ることを目的とする。
用いて、第２中間周波数を高安定かつ迅速に制御できる
周波数安定化装置を得ることを目的とする。
【００１３】また、請求項３の発明は基準周波数発生器
の感度を制御毎に更新することによって、基準周波数発
生器の経年変化による特性の変化を最適に制御できる周
波数安定化装置を得ることを目的とする。
の感度を制御毎に更新することによって、基準周波数発
生器の経年変化による特性の変化を最適に制御できる周
波数安定化装置を得ることを目的とする。
【００１４】さらに、請求項４の発明は基準周波数発生
器および第２の電圧制御発振器の感度を制御毎に更新す
ることによって、基準周波数発生器および第２の電圧制
御発振器の経年変化による特性の変化を最適に制御でき
る周波数安定化装置を得ることを目的とする。
器および第２の電圧制御発振器の感度を制御毎に更新す
ることによって、基準周波数発生器および第２の電圧制
御発振器の経年変化による特性の変化を最適に制御でき
る周波数安定化装置を得ることを目的とする。
【００１５】
【課題を解決するための手段】請求項１の発明に係る周
波数安定化装置は、演算処理部において、第１カウンタ
および第２カウンタの各カウント値により求められる周
波数偏差を、基準周波数発生器の感度および該基準周波
数発生器に制御電圧を供給するデジタル／アナログ変換
器の電圧精度にもとづく２のべき乗にて近似演算制御す
るようにしたものである。
波数安定化装置は、演算処理部において、第１カウンタ
および第２カウンタの各カウント値により求められる周
波数偏差を、基準周波数発生器の感度および該基準周波
数発生器に制御電圧を供給するデジタル／アナログ変換
器の電圧精度にもとづく２のべき乗にて近似演算制御す
るようにしたものである。
【００１６】請求項２の発明に係る周波数安定化装置
は、演算処理部において、第２中間周波数を第２の電圧
制御発振器の感度および該第２の電圧制御発振器に制御
電圧を供給する第２のデジタル／アナログ変換器の電圧
精度にもとづく２のべき乗にて近似演算制御するように
したものである。
は、演算処理部において、第２中間周波数を第２の電圧
制御発振器の感度および該第２の電圧制御発振器に制御
電圧を供給する第２のデジタル／アナログ変換器の電圧
精度にもとづく２のべき乗にて近似演算制御するように
したものである。
【００１７】請求項３の発明に係る周波数安定化装置
は、演算処理部において、第１カウンタおよび第２カウ
ンタの各カウント値により求められる周波数偏差を、基
準周波数発生器の制御毎に更新される感度および該基準
周波数発生器に制御電圧を供給するデジタル／アナログ
変換器の電圧精度にもとづく２のべき乗にて近似演算制
御するようにしたものである。
は、演算処理部において、第１カウンタおよび第２カウ
ンタの各カウント値により求められる周波数偏差を、基
準周波数発生器の制御毎に更新される感度および該基準
周波数発生器に制御電圧を供給するデジタル／アナログ
変換器の電圧精度にもとづく２のべき乗にて近似演算制
御するようにしたものである。
【００１８】請求項４の発明に係る周波数安定化装置
は、演算処理部において、第２中間周波数を第２の電圧
制御発振器の制御毎に更新される感度および該第２の電
圧制御発振器に制御電圧を供給する第２のデジタル／ア
ナログ変換器の電圧精度にもとづく２のべき乗にて近似
演算制御するようにしたものである。
は、演算処理部において、第２中間周波数を第２の電圧
制御発振器の制御毎に更新される感度および該第２の電
圧制御発振器に制御電圧を供給する第２のデジタル／ア
ナログ変換器の電圧精度にもとづく２のべき乗にて近似
演算制御するようにしたものである。
【００１９】
【作用】請求項１の発明における周波数安定化装置は、
１回の近似演算制御により、ロックレンジに追い込まれ
る離調周波数範囲を大きくでき、収束時間を短縮可能に
するとともに、ビットシフトと加算の簡単な命令で上記
演算処理を簡略化，迅速化する。
１回の近似演算制御により、ロックレンジに追い込まれ
る離調周波数範囲を大きくでき、収束時間を短縮可能に
するとともに、ビットシフトと加算の簡単な命令で上記
演算処理を簡略化，迅速化する。
【００２０】請求項２の発明における周波数安定化装置
は、第２中間周波数を演算処理部による２のべき乗によ
る一次近似にて演算制御し、その周波数の高安定を速や
かに図れるようにする。
は、第２中間周波数を演算処理部による２のべき乗によ
る一次近似にて演算制御し、その周波数の高安定を速や
かに図れるようにする。
【００２１】請求項３の発明における周波数安定化装置
は、制御毎に基準周波数発生器の感度を更新すること
で、この基準周波数発生器の経年変化に制御特性を追従
させて変化させるようにする。
は、制御毎に基準周波数発生器の感度を更新すること
で、この基準周波数発生器の経年変化に制御特性を追従
させて変化させるようにする。
【００２２】請求項４の発明における周波数安定化装置
は、制御毎に基準周波数発生器および第２の電圧制御発
振器の各感度を更新することで、これらの経年変化に制
御特性を追従させて変化させるようにする。
は、制御毎に基準周波数発生器および第２の電圧制御発
振器の各感度を更新することで、これらの経年変化に制
御特性を追従させて変化させるようにする。
【００２３】
【実施例】実施例１．以下、請求項１の発明の実施例を
図について説明する。図１は従来と基本的に回路構成が
同じの周波数安定化装置を示すブロック図であり、この
発明では、演算処理部９に、第１カウンタ７および第２
カウンタ８の各カウント値により求められる周波数偏差
を、基準周波数発生器１の感度およびその基準周波数発
生器１に制御電圧を供給するデジタル／アナログ変換器
１０の電圧精度にもとづく２のべき乗にて近似演算制御
を行う機能を持たせてある。
図について説明する。図１は従来と基本的に回路構成が
同じの周波数安定化装置を示すブロック図であり、この
発明では、演算処理部９に、第１カウンタ７および第２
カウンタ８の各カウント値により求められる周波数偏差
を、基準周波数発生器１の感度およびその基準周波数発
生器１に制御電圧を供給するデジタル／アナログ変換器
１０の電圧精度にもとづく２のべき乗にて近似演算制御
を行う機能を持たせてある。
【００２４】次に動作について説明する。いま、基準周
波数発生器１の感度をＫ1 ［Ｈｚ／Ｖ］、基準周波数発
生器１の電圧を制御するＤ／Ａコンバータ１０の電圧精
度をＤ 1 ［Ｖ／ｂｉｔ］とすると、従来装置と同様に、
ＩＦ２と第２局発発振器５の周波数のカウント値より検
出された基準周波数の偏差による基準周波数発生器１の
変化必要電圧は、Δｆ LO ／Ｋ 1 となり、Ｄ／Ａコンバー
タ１０の変化ビット数はΔｆLO／Ｋ1 Ｄ1 と表わされ
る。
波数発生器１の感度をＫ1 ［Ｈｚ／Ｖ］、基準周波数発
生器１の電圧を制御するＤ／Ａコンバータ１０の電圧精
度をＤ 1 ［Ｖ／ｂｉｔ］とすると、従来装置と同様に、
ＩＦ２と第２局発発振器５の周波数のカウント値より検
出された基準周波数の偏差による基準周波数発生器１の
変化必要電圧は、Δｆ LO ／Ｋ 1 となり、Ｄ／Ａコンバー
タ１０の変化ビット数はΔｆLO／Ｋ1 Ｄ1 と表わされ
る。
【００２５】そこで、この関係を、ΔｆLO／Ｋ1 Ｄ1 ≒
Σａｎ２n ΔｆLOのように２のべき乗にて近似を行う。
ここで、ｎ＝−∞〜∞とする。この近似式により、Ｄ／
Ａコンバータ１０の変化ビット数を求める演算を行う。
Σａｎ２n ΔｆLOのように２のべき乗にて近似を行う。
ここで、ｎ＝−∞〜∞とする。この近似式により、Ｄ／
Ａコンバータ１０の変化ビット数を求める演算を行う。
【００２６】ここで、近似式が、例えば｛（１／２）＋
（１／４）｝ΔｆLOと表わされた場合には、演算処理
は、ΔｆLO値をビットシフトして、（１／２）ΔｆLOを
求め、この結果の（１／２）ΔｆLOを再度ビットシフト
して（１／４）ΔｆLOを求め、それらの各結果を加算す
ることとなる。
（１／４）｝ΔｆLOと表わされた場合には、演算処理
は、ΔｆLO値をビットシフトして、（１／２）ΔｆLOを
求め、この結果の（１／２）ΔｆLOを再度ビットシフト
して（１／４）ΔｆLOを求め、それらの各結果を加算す
ることとなる。
【００２７】そこで、この演算処理で求めた値でＤ／Ａ
コンバータ１０を制御して、基準周波数発生器１の制御
電圧を変化させ、基準周波数の偏差を補整可能にする。
コンバータ１０を制御して、基準周波数発生器１の制御
電圧を変化させ、基準周波数の偏差を補整可能にする。
【００２８】また、図３は、離調周波数の追い込みの概
念図である。図において、実線は各構成ユニットによる
理想直線、一点鎖線は近似直線離調周波数±ｘ［ＨＺ］
がロックレンジである。図２に示すように、演算処理部
９では周波数カウント値から基準周波数の周波数偏差を
求め（ステップＳＴ１）、その周波数偏差がΔｆ1 であ
ったとすると、上記理想直線より基準周波数発生器１の
電圧をＶ 1 ［Ｖ］変化させることにより、その周波数偏
差が０となる。
念図である。図において、実線は各構成ユニットによる
理想直線、一点鎖線は近似直線離調周波数±ｘ［ＨＺ］
がロックレンジである。図２に示すように、演算処理部
９では周波数カウント値から基準周波数の周波数偏差を
求め（ステップＳＴ１）、その周波数偏差がΔｆ1 であ
ったとすると、上記理想直線より基準周波数発生器１の
電圧をＶ 1 ［Ｖ］変化させることにより、その周波数偏
差が０となる。
【００２９】しかし、近似直線を用いた場合、Δｆ1 で
の電圧制御量はＶ 2 ［Ｖ］となり、基準周波数発生器１
の電圧Ｖ 2 ［Ｖ］を制御することにより、Ａ点からＢ点
へ移動し、周波数偏差はΔｆ2 となり、１度の制御でロ
ックレンジ内に周波数偏差を追い込むことができ（ステ
ップＳＴ２）、そのロック表示を行える（ステップＳＴ
３）、
の電圧制御量はＶ 2 ［Ｖ］となり、基準周波数発生器１
の電圧Ｖ 2 ［Ｖ］を制御することにより、Ａ点からＢ点
へ移動し、周波数偏差はΔｆ2 となり、１度の制御でロ
ックレンジ内に周波数偏差を追い込むことができ（ステ
ップＳＴ２）、そのロック表示を行える（ステップＳＴ
３）、
【００３０】しかし、上記周波数偏差がロックレンジ内
に収まらない場合には、上記の一次近似による基準周波
数発生器１の近似制御を実施し（ステップＳＴ４）、ス
テップＳＴ１以下の処理を実行する。
に収まらない場合には、上記の一次近似による基準周波
数発生器１の近似制御を実施し（ステップＳＴ４）、ス
テップＳＴ１以下の処理を実行する。
【００３１】実施例２．なお、上記実施例１では局発信
号を生成するＰＬＬ回路３の基準周波数である基準周波
数発生器１のみを制御するものを示したが、図４に示す
ように、図１における第２局発発振器５に代えて第２の
電圧制御形発振器１１を用い、この第２の電圧制御発振
器１１を演算処理部９の出力にもとづきアナログ変換す
る第２のデジタル／アナログ変換器１２を通して制御す
ることにより、ＩＦ２の第２中間周波数を高安定に、速
やかに制御することができる。
号を生成するＰＬＬ回路３の基準周波数である基準周波
数発生器１のみを制御するものを示したが、図４に示す
ように、図１における第２局発発振器５に代えて第２の
電圧制御形発振器１１を用い、この第２の電圧制御発振
器１１を演算処理部９の出力にもとづきアナログ変換す
る第２のデジタル／アナログ変換器１２を通して制御す
ることにより、ＩＦ２の第２中間周波数を高安定に、速
やかに制御することができる。
【００３２】すなわち、この請求項２の発明の実施例で
は、図５のフローチャートに示すように、まず、演算処
理部９で周波数カウント値から基準周波数の周波数偏差
を求め（ステップＳＴ１１）、基準周波数発生器１につ
いて周波数偏差がロックレンジ内に追い込まれたか否か
を調べる（ステップＳＴ１２）。
は、図５のフローチャートに示すように、まず、演算処
理部９で周波数カウント値から基準周波数の周波数偏差
を求め（ステップＳＴ１１）、基準周波数発生器１につ
いて周波数偏差がロックレンジ内に追い込まれたか否か
を調べる（ステップＳＴ１２）。
【００３３】もし、追い込まれた場合には、第２の電圧
制御発振器１１について周波数偏差がロックレンジ内に
追い込まれたか否かを調べ（ステップＳＴ１３）、追い
込まれた場合にはロック表示をする（ステップＳＴ１
４）。また、ステップＳＴ１２でロックレンジ内に追い
込まれない場合（ステップＳＴ１５）、およびステップ
ＳＴ１３でロックレンジ内に追い込まれない場合には
（ステップＳＴ１６）、ステップＳＴ１１以下の処理を
繰り返すことになる。
制御発振器１１について周波数偏差がロックレンジ内に
追い込まれたか否かを調べ（ステップＳＴ１３）、追い
込まれた場合にはロック表示をする（ステップＳＴ１
４）。また、ステップＳＴ１２でロックレンジ内に追い
込まれない場合（ステップＳＴ１５）、およびステップ
ＳＴ１３でロックレンジ内に追い込まれない場合には
（ステップＳＴ１６）、ステップＳＴ１１以下の処理を
繰り返すことになる。
【００３４】実施例３． 図６は請求項３の発明の実施例を示す。これは、近似式
の計算に用いる基準周波数発生器１の感度Ｋ1 を、装置
の電源投入後、制御毎に更新する制御フローチャートで
ある。これによれば、初回の周波数偏差がΔｆ1 、この
時の制御電圧をＶ1 とした後の周波数偏差がΔｆ2 とす
ると、次回制御に用いる近似式中の基準周波数発生器１
の感度は更新され、（Δｆ1 −Δｆ2 ）／Ｖ1 となる。
この実施例では、基準周波数発生器１の経年変化による
制御特性の変化を、最適に制御する効果も期待できる。
の計算に用いる基準周波数発生器１の感度Ｋ1 を、装置
の電源投入後、制御毎に更新する制御フローチャートで
ある。これによれば、初回の周波数偏差がΔｆ1 、この
時の制御電圧をＶ1 とした後の周波数偏差がΔｆ2 とす
ると、次回制御に用いる近似式中の基準周波数発生器１
の感度は更新され、（Δｆ1 −Δｆ2 ）／Ｖ1 となる。
この実施例では、基準周波数発生器１の経年変化による
制御特性の変化を、最適に制御する効果も期待できる。
【００３５】すなわち、請求項３の発明の実施例は、図
６に示すように、演算処理部９で周波数カウント値から
基準周波数の周波数偏差を求め（ステップＳＴ２１）、
続いて、初回制御であったか否かを調べ（ステップＳＴ
２２）、あった場合には周波数偏差がロックレンジ内に
追い込まれているか否かを調べ（ステップＳＴ２３）、
追い込まれている場合にはロック表示を行う（ステップ
ＳＴ２４）。
６に示すように、演算処理部９で周波数カウント値から
基準周波数の周波数偏差を求め（ステップＳＴ２１）、
続いて、初回制御であったか否かを調べ（ステップＳＴ
２２）、あった場合には周波数偏差がロックレンジ内に
追い込まれているか否かを調べ（ステップＳＴ２３）、
追い込まれている場合にはロック表示を行う（ステップ
ＳＴ２４）。
【００３６】また、ステップＳＴ２２で初回制御でなか
った場合には、感度係数更新による近似式変更による処
理を行い（ステップＳＴ２５）、上記ステップＳＴ２３
以下の処理を実施する。また、ステップＳＴ２３で周波
数偏差がロックレンジ内に追い込まれていないと判定さ
れた場合には、近似式にる基準周波数発生器１の制御を
実施して、ステップＳＴ２１以下の処理を実行する（ス
テップＳＴ２６）。これにより基準周波数発生器１の経
年特性の変化を、最適に制御できる。
った場合には、感度係数更新による近似式変更による処
理を行い（ステップＳＴ２５）、上記ステップＳＴ２３
以下の処理を実施する。また、ステップＳＴ２３で周波
数偏差がロックレンジ内に追い込まれていないと判定さ
れた場合には、近似式にる基準周波数発生器１の制御を
実施して、ステップＳＴ２１以下の処理を実行する（ス
テップＳＴ２６）。これにより基準周波数発生器１の経
年特性の変化を、最適に制御できる。
【００３７】実施例４． 図７は請求項４の発明の実施例を示す。この実施例では
周波数のカウントおよび周波数偏差の演算を行い（ステ
ップＳＴ３１）、さらに、初回制御であったか否かを調
べて（ステップＳＴ３２）、あった場合には、基準周波
数発生器１について周波数偏差がロックレンジ内にある
か否かを調べ（ステップＳＴ３３）、ロックレンジ内に
ある場合には、さらに、第２の電圧制御発振器１１につ
いて偏差がロックレンジ内にあるか否かを調べ（ステッ
プＳＴ３４）、ロックレンジ内にある場合にはロック表
示を行う（ステップＳＴ３５）。
周波数のカウントおよび周波数偏差の演算を行い（ステ
ップＳＴ３１）、さらに、初回制御であったか否かを調
べて（ステップＳＴ３２）、あった場合には、基準周波
数発生器１について周波数偏差がロックレンジ内にある
か否かを調べ（ステップＳＴ３３）、ロックレンジ内に
ある場合には、さらに、第２の電圧制御発振器１１につ
いて偏差がロックレンジ内にあるか否かを調べ（ステッ
プＳＴ３４）、ロックレンジ内にある場合にはロック表
示を行う（ステップＳＴ３５）。
【００３８】一方、ステップＳＴ３２にて初回制御でな
い場合には、基準周波数発生器１の感度係数更新による
近似式変更を行い（ステップＳＴ３６）、続いて、第２
の電圧制御発振器１１について感度係数更新による近似
式変更を行って（ステップＳＴ３７）、ステップＳＴ３
３以下の処理を実施する。
い場合には、基準周波数発生器１の感度係数更新による
近似式変更を行い（ステップＳＴ３６）、続いて、第２
の電圧制御発振器１１について感度係数更新による近似
式変更を行って（ステップＳＴ３７）、ステップＳＴ３
３以下の処理を実施する。
【００３９】また、ステップＳＴ３３において周波数偏
差が基準周波数発生器１においてロックレンジ内にない
場合には、近似式によって基準周波数発生器１の制御を
実施して、ステップＳＴ３１以下の処理を実行し（ステ
ップＳＴ３８）、周波数偏差が第２の電圧制御発振器１
１においてロックレンジ内にない場合には、近似式によ
って第２の電圧制御発振器１１の制御を実施する（ステ
ップＳＴ３９）。これにより、第２の電圧制御発振器１
１の経年変化による制御特性の変化を、最適に制御でき
る。
差が基準周波数発生器１においてロックレンジ内にない
場合には、近似式によって基準周波数発生器１の制御を
実施して、ステップＳＴ３１以下の処理を実行し（ステ
ップＳＴ３８）、周波数偏差が第２の電圧制御発振器１
１においてロックレンジ内にない場合には、近似式によ
って第２の電圧制御発振器１１の制御を実施する（ステ
ップＳＴ３９）。これにより、第２の電圧制御発振器１
１の経年変化による制御特性の変化を、最適に制御でき
る。
【００４０】
【発明の効果】以上のように、請求項１の発明によれ
ば、演算処理部において、第１カウンタおよび第２カウ
ンタの各カウント値により求められる周波数偏差を、基
準周波数発生器の感度および該基準周波数発生器に制御
電圧を供給するデジタル／アナログ変換器の電圧精度に
もとづく２のべき乗にて近似演算制御するように構成し
たので、離調周波数の収束時間を短縮でき、かつ比較演
算処理等の制御フローを簡略化できるものが得られる効
果がある。
ば、演算処理部において、第１カウンタおよび第２カウ
ンタの各カウント値により求められる周波数偏差を、基
準周波数発生器の感度および該基準周波数発生器に制御
電圧を供給するデジタル／アナログ変換器の電圧精度に
もとづく２のべき乗にて近似演算制御するように構成し
たので、離調周波数の収束時間を短縮でき、かつ比較演
算処理等の制御フローを簡略化できるものが得られる効
果がある。
【００４１】請求項２の発明によれば、演算処理部にお
いて、第２中間周波数を第２の電圧制御発振器の感度お
よび該第２の電圧制御発振器に制御電圧を供給する第２
のデジタル／アナログ変換器の電圧精度にもとづく２の
べき乗にて近似演算制御するように構成したので、第２
中間周波数を高安定かつ迅速に制御できるものが得られ
る効果がある。
いて、第２中間周波数を第２の電圧制御発振器の感度お
よび該第２の電圧制御発振器に制御電圧を供給する第２
のデジタル／アナログ変換器の電圧精度にもとづく２の
べき乗にて近似演算制御するように構成したので、第２
中間周波数を高安定かつ迅速に制御できるものが得られ
る効果がある。
【００４２】請求項３の発明によれば、演算処理部にお
いて、第１カウンタおよび第２カウンタの各カウント値
により求められる周波数偏差を、基準周波数発生器の制
御毎に更新される感度および該基準周波数発生器に制御
電圧を供給するデジタル／アナログ変換器の電圧精度に
もとづく２のべき乗にて近似演算制御するように構成し
たので、基準周波数発生器の感度を制御毎に更新するこ
とによって、基準周波数発生器の経年変化による特性の
変化を最適に制御できるものが得られる効果がある。
いて、第１カウンタおよび第２カウンタの各カウント値
により求められる周波数偏差を、基準周波数発生器の制
御毎に更新される感度および該基準周波数発生器に制御
電圧を供給するデジタル／アナログ変換器の電圧精度に
もとづく２のべき乗にて近似演算制御するように構成し
たので、基準周波数発生器の感度を制御毎に更新するこ
とによって、基準周波数発生器の経年変化による特性の
変化を最適に制御できるものが得られる効果がある。
【００４３】請求項４の発明によれば、演算処理部にお
いて、第２中間周波数を第２の電圧制御発振器の制御毎
に更新される感度および該第２の電圧制御発振器に制御
電圧を供給する第２のデジタル／アナログ変換器の電圧
精度にもとづく２のべき乗にて近似演算制御するように
構成したので、基準周波数発生器および第２の電圧制御
発振器の感度を制御毎に更新することによって、基準周
波数発生器および第２の電圧制御発振器の経年変化によ
る特性の変化を最適に制御できるものが得られる効果が
ある。
いて、第２中間周波数を第２の電圧制御発振器の制御毎
に更新される感度および該第２の電圧制御発振器に制御
電圧を供給する第２のデジタル／アナログ変換器の電圧
精度にもとづく２のべき乗にて近似演算制御するように
構成したので、基準周波数発生器および第２の電圧制御
発振器の感度を制御毎に更新することによって、基準周
波数発生器および第２の電圧制御発振器の経年変化によ
る特性の変化を最適に制御できるものが得られる効果が
ある。
【図１】従来および請求項１の発明の実施例による周波
数安定化装置を示すブロック図である。
数安定化装置を示すブロック図である。
【図２】図１における周波数安定化装置における周波数
偏差の制御手順を示すフローチャートである。
偏差の制御手順を示すフローチャートである。
【図３】図１における周波数安定化装置における離調周
波数の追い込み手順を示す概念図である。
波数の追い込み手順を示す概念図である。
【図４】請求項２の発明の実施例による周波数安定化装
置を示すブロック図である。
置を示すブロック図である。
【図５】図４における周波数安定化装置における周波数
偏差の制御手順を示すフローチャートである。
偏差の制御手順を示すフローチャートである。
【図６】請求項３の発明の実施例による周波数安定化装
置における周波数偏差の制御手順を示すフローチャート
である。
置における周波数偏差の制御手順を示すフローチャート
である。
【図７】請求項４の発明の実施例による周波数安定化装
置における周波数偏差の制御手順を示すフローチャート
である。
置における周波数偏差の制御手順を示すフローチャート
である。
【図８】従来の周波数安定化装置における離調周波数の
追い込み手順を示す概念図である。
追い込み手順を示す概念図である。
【図９】従来の周波数安定化装置における周波数偏差の
制御手順を示すフローチャートである。
制御手順を示すフローチャートである。
１ 基準周波数発生器 ２ ＶＣＯ（電圧制御発振器，第１の電圧制御発振器） ３ ＰＬＬ回路（フェーズロックループ回路） ４ 第１ミキサ ５ 第２局発発振器 ６ 第２ミキサ ７ 第１カウンタ ８ 第２カウンタ ９ 演算処理部 １０ Ｄ／Ａ（デジタル／アナログ変換器，第１のデジ
タル／アナログ変換器） １１ 第２の電圧制御発振器 １２ Ｄ／Ａ（第２のデジタル／アナログ変換器）
タル／アナログ変換器） １１ 第２の電圧制御発振器 １２ Ｄ／Ａ（第２のデジタル／アナログ変換器）
Claims (4)
- 【請求項１】 基準周波数発生器の出力に応じた周波数
を出力するフェーズロックループ回路と、該フェーズロ
ックループ回路の出力を周波数変換する電圧制御発振器
と、該電圧制御発振器の出力と受信波とをミキシングし
て第１中間周波数を得る第１ミキサと、該第１ミキサの
第１中間周波数と第２局発発振器の発振周波数とをミキ
シングして第２中間周波数を得る第２ミキサと、上記第
２局発発振器および上記第２ミキサの各出力周波数をカ
ウントする第１カウンタおよび第２カウンタと、該第１
カウンタおよび第２カウンタの各カウント値により求め
られる周波数偏差を、上記基準周波数発生器の感度およ
び該基準周波数発生器に制御電圧を供給するデジタル／
アナログ変換器の電圧精度にもとづく２のべき乗にて近
似演算制御する演算処理部とを備えた周波数安定化装
置。 - 【請求項２】 基準周波数発生器の出力に応じた周波数
を出力するフェーズロックループ回路と、該フェーズロ
ックループ回路の出力を周波数変換する第１の電圧制御
発振器と、該第１の電圧制御発振器の出力と受信波とを
ミキシングして第１中間周波数を得る第１ミキサと、該
第１ミキサの第１中間周波数と第２の電圧制御発振器の
発振周波数とをミキシングして第２中間周波数を得る第
２ミキサと、上記第２の電圧制御発振器および上記第２
ミキサの各出力周波数をカウントする第１カウンタおよ
び第２カウンタと、該第１カウンタおよび第２カウンタ
の各カウント値により求められる周波数偏差を、上記基
準周波数発生器の感度および該基準周波数発生器に制御
電圧を供給する第１のデジタル／アナログ変換器の電圧
精度にもとづく２のべき乗にて近似演算制御するととも
に、上記第２中間周波数を上記第２の電圧制御発振器の
感度および該第２の電圧制御発振器に制御電圧を供給す
る第２のデジタル／アナログ変換器の電圧精度にもとづ
く２のべき乗にて近似演算制御する演算処理部とを備え
た周波数安定化装置。 - 【請求項３】 基準周波数発生器の出力に応じた周波数
を出力するフェーズロックループ回路と、該フェーズロ
ックループ回路の出力を周波数変換する電圧制御発振器
と、該電圧制御発振器の出力と受信波とをミキシングし
て第１中間周波数を得る第１ミキサと、該第１ミキサの
第１中間周波数と第２局発発振器の発振周波数とをミキ
シングして第２中間周波数を得る第２ミキサと、上記第
２局発発振器および上記第２ミキサの各出力周波数をカ
ウントする第１カウンタおよび第２カウンタと、該第１
カウンタおよび第２カウンタの各カウント値により求め
られる周波数偏差を、上記基準周波数発生器の制御毎に
更新される感度および該基準周波数発生器に制御電圧を
供給するデジタル／アナログ変換器の電圧精度にもとづ
く２のべき乗にて近似演算制御する演算処理部とを備え
た周波数安定化装置。 - 【請求項４】 基準周波数発生器の出力に応じた周波数
を出力するフェーズロックループ回路と、該フェーズロ
ックループ回路の出力を周波数変換する第１の電圧制御
発振器と、該第１の電圧制御発振器の出力と受信波とを
ミキシングして第１中間周波数を得る第１ミキサと、該
第１ミキサの第１中間周波数と第２の電圧制御発振器の
発振周波数とをミキシングして第２中間周波数を得る第
２ミキサと、上記第２の電圧制御発振器および上記第２
ミキサの各出力周波数をカウントする第１カウンタおよ
び第２カウンタと、該第１カウンタおよび第２カウンタ
の各カウント値により求められる周波数偏差を、上記基
準周波数発生器の制御毎に更新される感度および該基準
周波数発生器に制御電圧を供給する第１のデジタル／ア
ナログ変換器の電圧精度にもとづく２のべき乗にて近似
演算制御するとともに、上記第２中間周波数を上記第２
の電圧制御発振器の制御毎に更新される感度および該第
２の電圧制御発振器に制御電圧を供給する第２のデジタ
ル／アナログ変換器の電圧精度にもとづく２のべき乗に
て近似演算制御する演算処理部とを備えた周波数安定化
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163803A JP2880376B2 (ja) | 1993-06-10 | 1993-06-10 | 周波数安定化装置 |
| US08/246,632 US5499393A (en) | 1993-06-10 | 1994-05-20 | Receiver with function to adjust local frequency following reception frequency |
| GB9411251A GB2278968B (en) | 1993-06-10 | 1994-06-06 | Receiver with function to adjust local frequency following reception frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163803A JP2880376B2 (ja) | 1993-06-10 | 1993-06-10 | 周波数安定化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06350404A JPH06350404A (ja) | 1994-12-22 |
| JP2880376B2 true JP2880376B2 (ja) | 1999-04-05 |
Family
ID=15781006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5163803A Expired - Fee Related JP2880376B2 (ja) | 1993-06-10 | 1993-06-10 | 周波数安定化装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5499393A (ja) |
| JP (1) | JP2880376B2 (ja) |
| GB (1) | GB2278968B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002926A (en) * | 1989-09-27 | 1999-12-14 | Nec Corporation | Double superheterodyne type receiving circuit |
| JP2689909B2 (ja) * | 1994-07-25 | 1997-12-10 | 日本電気株式会社 | 周波数制御回路 |
| IT1277202B1 (it) * | 1995-06-30 | 1997-11-05 | Sits Soc It Telecom Siemens | Procedimento di stabilizzazione automatica della frequenza di oscillatore locale in radioricevitori impieganti un oscillatore |
| JP2984614B2 (ja) * | 1997-01-24 | 1999-11-29 | 日本電気アイシーマイコンシステム株式会社 | 移動体通信装置の間欠受信方式 |
| US6163710A (en) * | 1997-10-20 | 2000-12-19 | Ericsson, Inc. | Method and apparatus for compliance to multiple frequency plans |
| US6823031B1 (en) * | 2000-01-20 | 2004-11-23 | Wavtrace, Inc. | Automated frequency compensation for remote synchronization |
| JP3612506B2 (ja) * | 2001-09-04 | 2005-01-19 | Ｎｅｃアクセステクニカ株式会社 | 移動携帯端末装置 |
| US6850745B2 (en) * | 2002-01-23 | 2005-02-01 | Broadcom Corp | Method and apparatus for generating a self-correcting local oscillation |
| US7599662B2 (en) * | 2002-04-29 | 2009-10-06 | Broadcom Corporation | Method and system for frequency feedback adjustment in digital receivers |
| US7154305B2 (en) * | 2004-12-22 | 2006-12-26 | Alcatel | Periodic electrical signal frequency monitoring systems and methods |
| US10305498B1 (en) * | 2018-09-28 | 2019-05-28 | Cadence Design Systems, Inc. | Frequency and phase measurement circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679246A (en) * | 1985-05-01 | 1987-07-07 | General Electric Company | One-shot tuning circuit |
| JPH0744485B2 (ja) * | 1987-05-22 | 1995-05-15 | 三菱電機株式会社 | 自動車電話装置 |
| US4859968A (en) * | 1988-08-16 | 1989-08-22 | Integrated Technologies Solutions, Inc. | Frequency generator |
| US5163164A (en) * | 1990-12-31 | 1992-11-10 | Thomson Consumer Electronics, Inc. | Microprocessor controlled digital aft unit |
| JPH05152989A (ja) * | 1991-12-02 | 1993-06-18 | Sony Corp | スーパーヘテロダイン受信機 |
| DE4216714A1 (de) * | 1992-05-20 | 1993-12-02 | Siemens Ag | Verfahren zum Einstellen von PLL-Parametern |
| JP3033654B2 (ja) * | 1993-08-23 | 2000-04-17 | 日本電気株式会社 | Ｐｌｌ周波数シンセサイザ |
-
1993
- 1993-06-10 JP JP5163803A patent/JP2880376B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-20 US US08/246,632 patent/US5499393A/en not_active Expired - Fee Related
- 1994-06-06 GB GB9411251A patent/GB2278968B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9411251D0 (en) | 1994-07-27 |
| JPH06350404A (ja) | 1994-12-22 |
| GB2278968A (en) | 1994-12-14 |
| US5499393A (en) | 1996-03-12 |
| GB2278968B (en) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2880376B2 (ja) | 周波数安定化装置 | |
| US4932072A (en) | Mobile station equipment for a mobile radio telephone system | |
| JP5841993B2 (ja) | Ｐｌｌ回路、キャリブレーション方法及び無線通信端末 | |
| US6351164B1 (en) | PLL circuit | |
| US6914489B2 (en) | Voltage-controlled oscillator presetting circuit | |
| US6275115B1 (en) | PLL circuit having current control oscillator receiving the sum of two control currents | |
| US5170492A (en) | Digitally frequency-locking a radio transceiver to the received signal | |
| US5706315A (en) | Automatic frequency control device for tuning an intermediate frequency signal to a target frequency | |
| JPH03224322A (ja) | 選局回路 | |
| JPH07245563A (ja) | 自動周波数制御方式 | |
| JPH11289270A (ja) | 受信機 | |
| JPH10107590A (ja) | ディジタル受信機の周波数調整方法及び周波数調整回路 | |
| US20020021177A1 (en) | PLL system for CRT monitor | |
| JPH09270706A (ja) | Ｐｌｌ回路 | |
| CA2034088C (en) | Digitally frequency-locking a radio transceiver to the received signal | |
| JPH1093431A (ja) | Ｐｌｌ回路 | |
| JPH0918336A (ja) | Ｐｌｌ回路制御方式 | |
| JP4199899B2 (ja) | 同調装置 | |
| JPH11220390A (ja) | 位相同期ループ回路 | |
| US20050266816A1 (en) | PLL synthesizer | |
| JPH08223035A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH01260926A (ja) | Ｐｌｌ発振回路 | |
| JPS6178225A (ja) | 自動周波数制御装置 | |
| JPS637022A (ja) | 位相同期発振器 | |
| JPH0918335A (ja) | Ｐｌｌ回路制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |