JP2880376B2 - 周波数安定化装置 - Google Patents
周波数安定化装置Info
- Publication number
- JP2880376B2 JP2880376B2 JP5163803A JP16380393A JP2880376B2 JP 2880376 B2 JP2880376 B2 JP 2880376B2 JP 5163803 A JP5163803 A JP 5163803A JP 16380393 A JP16380393 A JP 16380393A JP 2880376 B2 JP2880376 B2 JP 2880376B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- mixer
- control
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003381 stabilizer Substances 0.000 title description 2
- 230000035945 sensitivity Effects 0.000 claims description 26
- 230000000087 stabilizing effect Effects 0.000 claims description 26
- 230000010355 oscillation Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 13
- 230000032683 aging Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000006641 stabilisation Effects 0.000 description 6
- 238000011105 stabilization Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 102100036848 C-C motif chemokine 20 Human genes 0.000 description 1
- 101000713099 Homo sapiens C-C motif chemokine 20 Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/028—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
Landscapes
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【0001】
【産業上の利用分野】この発明は、周波数安定度の高い
装置の周波数に追従する機能を有する無線通信におい
て、周波数を安定化制御する周波数安定化装置に関する
ものである。
装置の周波数に追従する機能を有する無線通信におい
て、周波数を安定化制御する周波数安定化装置に関する
ものである。
【0002】
【従来の技術】図1は従来の周波数安定化装置を示すブ
ロック図であり、図において、1は第1局発発振器とし
てのVC−TCXOなどの基準周波数発生器、2は受信
局発用の電圧制御発振器(以下、VCOという)、3は
VCO2の周波数を設定するフェーズロックループ(以
下、PLLという)回路、4は受信波と局発波とを混合
する第1ミキサ、5は第2局発発振器、6は第1ミキサ
4の出力IF1と第2局発発振器5の出力とを混合し出
力IF2を得る第2ミキサである。
ロック図であり、図において、1は第1局発発振器とし
てのVC−TCXOなどの基準周波数発生器、2は受信
局発用の電圧制御発振器(以下、VCOという)、3は
VCO2の周波数を設定するフェーズロックループ(以
下、PLLという)回路、4は受信波と局発波とを混合
する第1ミキサ、5は第2局発発振器、6は第1ミキサ
4の出力IF1と第2局発発振器5の出力とを混合し出
力IF2を得る第2ミキサである。
【0003】また、7は第2局発発振器5の出力周波数
f2ndLO をカウントする第1カウンタ、8は第2ミキサ
6の出力IF2をカウントする第2カウンタ、9はカウ
ンタ7,8のカウント結果にもとづき周波数安定化への
追い込み演算処理をする演算処理部、10は基準周波数
発生器1に制御電圧を出力するデジタル/アナログ変換
器(以下、D/Aという)である。そして、図8は周波
数安定化までの追い込み回数と離調周波数を示す説明図
であり、図9は周波数安定化装置の制御手順を示すフロ
ーチャートである。
f2ndLO をカウントする第1カウンタ、8は第2ミキサ
6の出力IF2をカウントする第2カウンタ、9はカウ
ンタ7,8のカウント結果にもとづき周波数安定化への
追い込み演算処理をする演算処理部、10は基準周波数
発生器1に制御電圧を出力するデジタル/アナログ変換
器(以下、D/Aという)である。そして、図8は周波
数安定化までの追い込み回数と離調周波数を示す説明図
であり、図9は周波数安定化装置の制御手順を示すフロ
ーチャートである。
【0004】次に動作について説明する。基準周波数発
生器1が出力する周波数を基準周波数として、PLL回
路3により設定されたVCO2の出力と上記受信波と
を、第1ミキサ4でミキシングした第1中間周波数IF
1をfIF1 、このfIF1 と第2局発発振器5の発振周波
数とをミキシングした第2中間周波数IF2をfIF2 と
すると、fIF1 =fRX−fLO,f IF2 =f 2ndLO −f
IF1 の関係が成立する。
生器1が出力する周波数を基準周波数として、PLL回
路3により設定されたVCO2の出力と上記受信波と
を、第1ミキサ4でミキシングした第1中間周波数IF
1をfIF1 、このfIF1 と第2局発発振器5の発振周波
数とをミキシングした第2中間周波数IF2をfIF2 と
すると、fIF1 =fRX−fLO,f IF2 =f 2ndLO −f
IF1 の関係が成立する。
【0005】ここで基準周波数発生器1の周波数偏差を
ΔfLOとすると、上記式は、f´IF 1 =fRX−(fLO+
ΔfLO),f´IF2 =f2ndLO −fRX+fLO+ΔfLO=
f2n dLO−fIF1 +ΔfLOとなり、従ってf´IF2 −f
2ndLO +fIF1 =ΔfLOとなり、第2中間周波数IF2
とf2ndLO のカウント値から、第1中間周波数IF1と
の偏差を求めることにより、基準周波数の偏差が検出で
きる。そして、上記のような周波数偏差量は、図9に示
されたフローチャートに従い、設定されたしきい値の範
囲毎に比較され、そのしきい値範囲内では基準周波数発
生器1の電圧変化量を一定として、周波数を変化させ
る。
ΔfLOとすると、上記式は、f´IF 1 =fRX−(fLO+
ΔfLO),f´IF2 =f2ndLO −fRX+fLO+ΔfLO=
f2n dLO−fIF1 +ΔfLOとなり、従ってf´IF2 −f
2ndLO +fIF1 =ΔfLOとなり、第2中間周波数IF2
とf2ndLO のカウント値から、第1中間周波数IF1と
の偏差を求めることにより、基準周波数の偏差が検出で
きる。そして、上記のような周波数偏差量は、図9に示
されたフローチャートに従い、設定されたしきい値の範
囲毎に比較され、そのしきい値範囲内では基準周波数発
生器1の電圧変化量を一定として、周波数を変化させ
る。
【0006】すなわち、カウンタ7,8のカウント値に
もとづいて、演算処理部9が追い込み処理の演算を行い
(ステップST41)、ロックレンジまでの追い込みま
では、図8に示すように周波数偏差Δf1 がしきい値E
の範囲にある場合には、基準周波数発生器1の電圧変化
量を−aにし、制御後の周波数をカウントし偏差を検出
する。その周波数偏差Δf2 がしきい値Eの範囲にある
場合は、再び基準周波数発生器1の電圧変化量を−aに
する制御を行う。
もとづいて、演算処理部9が追い込み処理の演算を行い
(ステップST41)、ロックレンジまでの追い込みま
では、図8に示すように周波数偏差Δf1 がしきい値E
の範囲にある場合には、基準周波数発生器1の電圧変化
量を−aにし、制御後の周波数をカウントし偏差を検出
する。その周波数偏差Δf2 がしきい値Eの範囲にある
場合は、再び基準周波数発生器1の電圧変化量を−aに
する制御を行う。
【0007】制御後の周波数偏差Δf3 がしきい値Cの
範囲にある場合は、基準周波数発生器1の電圧変化量を
−bにし、制御する周波数偏差Δf4 がしきい値Cの範
囲にある場合は、基準周波数発生器1の電圧変化量を再
び−bにし、さらに、周波数偏差Δf5 がしきい値Aの
範囲にある場合はロック表示となる。
範囲にある場合は、基準周波数発生器1の電圧変化量を
−bにし、制御する周波数偏差Δf4 がしきい値Cの範
囲にある場合は、基準周波数発生器1の電圧変化量を再
び−bにし、さらに、周波数偏差Δf5 がしきい値Aの
範囲にある場合はロック表示となる。
【0008】例えば、図9によれば、周波数カウントに
よる演算が開始されると(ステップST41)、まず、
変調周波数Δfがしきい値Dの範囲にある場合には(ス
テップST42)、基準周波数発生器1の電圧変化量を
aにし(ステップST43)、離調周波数Δfがしきい
値Bの範囲にある場合には(ステップST44)、基準
周波数発生器1の電圧変化量をbにする(ステップST
45)。
よる演算が開始されると(ステップST41)、まず、
変調周波数Δfがしきい値Dの範囲にある場合には(ス
テップST42)、基準周波数発生器1の電圧変化量を
aにし(ステップST43)、離調周波数Δfがしきい
値Bの範囲にある場合には(ステップST44)、基準
周波数発生器1の電圧変化量をbにする(ステップST
45)。
【0009】また、離調周波数Δfがしきい値Cの範囲
にある場合には(ステップST46)、基準周波数発生
器1の電圧変化量−bにし(ステップST47)、離調
周波数Δfがしきい値Eの範囲にある場合には(ステッ
プST48)、基準周波数発生器1の電圧変化量を−a
にし(ステップST49)、上記しきい値D〜Eの範囲
外となったときには、ロック表示を行うことになる(ス
テップST50)。
にある場合には(ステップST46)、基準周波数発生
器1の電圧変化量−bにし(ステップST47)、離調
周波数Δfがしきい値Eの範囲にある場合には(ステッ
プST48)、基準周波数発生器1の電圧変化量を−a
にし(ステップST49)、上記しきい値D〜Eの範囲
外となったときには、ロック表示を行うことになる(ス
テップST50)。
【0010】
【発明が解決しようとする課題】従来の周波数安定化装
置は以上のように構成されているので、各しきい値ごと
に周波数偏差の有無を判定していく必要があるため、離
調周波数の追い込みによる収束時間が長くなり、また、
制御フローが複雑になるなどの問題点があった。なお、
かかる従来の周波数安定化装置に類似する技術が、昭和
61年度電子通信学会通信部門全国大会,449,「移
動通信における受信周波数測定」に示されている。
置は以上のように構成されているので、各しきい値ごと
に周波数偏差の有無を判定していく必要があるため、離
調周波数の追い込みによる収束時間が長くなり、また、
制御フローが複雑になるなどの問題点があった。なお、
かかる従来の周波数安定化装置に類似する技術が、昭和
61年度電子通信学会通信部門全国大会,449,「移
動通信における受信周波数測定」に示されている。
【0011】請求項1の発明は上記のような問題点を解
消するためになされたもので、離調周波数の収束時間を
短縮でき、かつ比較演算処理等の制御フローを簡略化で
きる周波数安定化装置を得ることを目的とする。
消するためになされたもので、離調周波数の収束時間を
短縮でき、かつ比較演算処理等の制御フローを簡略化で
きる周波数安定化装置を得ることを目的とする。
【0012】請求項2の発明は第2の電圧制御発振器を
用いて、第2中間周波数を高安定かつ迅速に制御できる
周波数安定化装置を得ることを目的とする。
用いて、第2中間周波数を高安定かつ迅速に制御できる
周波数安定化装置を得ることを目的とする。
【0013】また、請求項3の発明は基準周波数発生器
の感度を制御毎に更新することによって、基準周波数発
生器の経年変化による特性の変化を最適に制御できる周
波数安定化装置を得ることを目的とする。
の感度を制御毎に更新することによって、基準周波数発
生器の経年変化による特性の変化を最適に制御できる周
波数安定化装置を得ることを目的とする。
【0014】さらに、請求項4の発明は基準周波数発生
器および第2の電圧制御発振器の感度を制御毎に更新す
ることによって、基準周波数発生器および第2の電圧制
御発振器の経年変化による特性の変化を最適に制御でき
る周波数安定化装置を得ることを目的とする。
器および第2の電圧制御発振器の感度を制御毎に更新す
ることによって、基準周波数発生器および第2の電圧制
御発振器の経年変化による特性の変化を最適に制御でき
る周波数安定化装置を得ることを目的とする。
【0015】
【課題を解決するための手段】請求項1の発明に係る周
波数安定化装置は、演算処理部において、第1カウンタ
および第2カウンタの各カウント値により求められる周
波数偏差を、基準周波数発生器の感度および該基準周波
数発生器に制御電圧を供給するデジタル/アナログ変換
器の電圧精度にもとづく2のべき乗にて近似演算制御す
るようにしたものである。
波数安定化装置は、演算処理部において、第1カウンタ
および第2カウンタの各カウント値により求められる周
波数偏差を、基準周波数発生器の感度および該基準周波
数発生器に制御電圧を供給するデジタル/アナログ変換
器の電圧精度にもとづく2のべき乗にて近似演算制御す
るようにしたものである。
【0016】請求項2の発明に係る周波数安定化装置
は、演算処理部において、第2中間周波数を第2の電圧
制御発振器の感度および該第2の電圧制御発振器に制御
電圧を供給する第2のデジタル/アナログ変換器の電圧
精度にもとづく2のべき乗にて近似演算制御するように
したものである。
は、演算処理部において、第2中間周波数を第2の電圧
制御発振器の感度および該第2の電圧制御発振器に制御
電圧を供給する第2のデジタル/アナログ変換器の電圧
精度にもとづく2のべき乗にて近似演算制御するように
したものである。
【0017】請求項3の発明に係る周波数安定化装置
は、演算処理部において、第1カウンタおよび第2カウ
ンタの各カウント値により求められる周波数偏差を、基
準周波数発生器の制御毎に更新される感度および該基準
周波数発生器に制御電圧を供給するデジタル/アナログ
変換器の電圧精度にもとづく2のべき乗にて近似演算制
御するようにしたものである。
は、演算処理部において、第1カウンタおよび第2カウ
ンタの各カウント値により求められる周波数偏差を、基
準周波数発生器の制御毎に更新される感度および該基準
周波数発生器に制御電圧を供給するデジタル/アナログ
変換器の電圧精度にもとづく2のべき乗にて近似演算制
御するようにしたものである。
【0018】請求項4の発明に係る周波数安定化装置
は、演算処理部において、第2中間周波数を第2の電圧
制御発振器の制御毎に更新される感度および該第2の電
圧制御発振器に制御電圧を供給する第2のデジタル/ア
ナログ変換器の電圧精度にもとづく2のべき乗にて近似
演算制御するようにしたものである。
は、演算処理部において、第2中間周波数を第2の電圧
制御発振器の制御毎に更新される感度および該第2の電
圧制御発振器に制御電圧を供給する第2のデジタル/ア
ナログ変換器の電圧精度にもとづく2のべき乗にて近似
演算制御するようにしたものである。
【0019】
【作用】請求項1の発明における周波数安定化装置は、
1回の近似演算制御により、ロックレンジに追い込まれ
る離調周波数範囲を大きくでき、収束時間を短縮可能に
するとともに、ビットシフトと加算の簡単な命令で上記
演算処理を簡略化,迅速化する。
1回の近似演算制御により、ロックレンジに追い込まれ
る離調周波数範囲を大きくでき、収束時間を短縮可能に
するとともに、ビットシフトと加算の簡単な命令で上記
演算処理を簡略化,迅速化する。
【0020】請求項2の発明における周波数安定化装置
は、第2中間周波数を演算処理部による2のべき乗によ
る一次近似にて演算制御し、その周波数の高安定を速や
かに図れるようにする。
は、第2中間周波数を演算処理部による2のべき乗によ
る一次近似にて演算制御し、その周波数の高安定を速や
かに図れるようにする。
【0021】請求項3の発明における周波数安定化装置
は、制御毎に基準周波数発生器の感度を更新すること
で、この基準周波数発生器の経年変化に制御特性を追従
させて変化させるようにする。
は、制御毎に基準周波数発生器の感度を更新すること
で、この基準周波数発生器の経年変化に制御特性を追従
させて変化させるようにする。
【0022】請求項4の発明における周波数安定化装置
は、制御毎に基準周波数発生器および第2の電圧制御発
振器の各感度を更新することで、これらの経年変化に制
御特性を追従させて変化させるようにする。
は、制御毎に基準周波数発生器および第2の電圧制御発
振器の各感度を更新することで、これらの経年変化に制
御特性を追従させて変化させるようにする。
【0023】
【実施例】実施例1.以下、請求項1の発明の実施例を
図について説明する。図1は従来と基本的に回路構成が
同じの周波数安定化装置を示すブロック図であり、この
発明では、演算処理部9に、第1カウンタ7および第2
カウンタ8の各カウント値により求められる周波数偏差
を、基準周波数発生器1の感度およびその基準周波数発
生器1に制御電圧を供給するデジタル/アナログ変換器
10の電圧精度にもとづく2のべき乗にて近似演算制御
を行う機能を持たせてある。
図について説明する。図1は従来と基本的に回路構成が
同じの周波数安定化装置を示すブロック図であり、この
発明では、演算処理部9に、第1カウンタ7および第2
カウンタ8の各カウント値により求められる周波数偏差
を、基準周波数発生器1の感度およびその基準周波数発
生器1に制御電圧を供給するデジタル/アナログ変換器
10の電圧精度にもとづく2のべき乗にて近似演算制御
を行う機能を持たせてある。
【0024】次に動作について説明する。いま、基準周
波数発生器1の感度をK1 [Hz/V]、基準周波数発
生器1の電圧を制御するD/Aコンバータ10の電圧精
度をD 1 [V/bit]とすると、従来装置と同様に、
IF2と第2局発発振器5の周波数のカウント値より検
出された基準周波数の偏差による基準周波数発生器1の
変化必要電圧は、Δf LO /K 1 となり、D/Aコンバー
タ10の変化ビット数はΔfLO/K1 D1 と表わされ
る。
波数発生器1の感度をK1 [Hz/V]、基準周波数発
生器1の電圧を制御するD/Aコンバータ10の電圧精
度をD 1 [V/bit]とすると、従来装置と同様に、
IF2と第2局発発振器5の周波数のカウント値より検
出された基準周波数の偏差による基準周波数発生器1の
変化必要電圧は、Δf LO /K 1 となり、D/Aコンバー
タ10の変化ビット数はΔfLO/K1 D1 と表わされ
る。
【0025】そこで、この関係を、ΔfLO/K1 D1 ≒
Σan2n ΔfLOのように2のべき乗にて近似を行う。
ここで、n=−∞〜∞とする。この近似式により、D/
Aコンバータ10の変化ビット数を求める演算を行う。
Σan2n ΔfLOのように2のべき乗にて近似を行う。
ここで、n=−∞〜∞とする。この近似式により、D/
Aコンバータ10の変化ビット数を求める演算を行う。
【0026】ここで、近似式が、例えば{(1/2)+
(1/4)}ΔfLOと表わされた場合には、演算処理
は、ΔfLO値をビットシフトして、(1/2)ΔfLOを
求め、この結果の(1/2)ΔfLOを再度ビットシフト
して(1/4)ΔfLOを求め、それらの各結果を加算す
ることとなる。
(1/4)}ΔfLOと表わされた場合には、演算処理
は、ΔfLO値をビットシフトして、(1/2)ΔfLOを
求め、この結果の(1/2)ΔfLOを再度ビットシフト
して(1/4)ΔfLOを求め、それらの各結果を加算す
ることとなる。
【0027】そこで、この演算処理で求めた値でD/A
コンバータ10を制御して、基準周波数発生器1の制御
電圧を変化させ、基準周波数の偏差を補整可能にする。
コンバータ10を制御して、基準周波数発生器1の制御
電圧を変化させ、基準周波数の偏差を補整可能にする。
【0028】また、図3は、離調周波数の追い込みの概
念図である。図において、実線は各構成ユニットによる
理想直線、一点鎖線は近似直線離調周波数±x[HZ]
がロックレンジである。図2に示すように、演算処理部
9では周波数カウント値から基準周波数の周波数偏差を
求め(ステップST1)、その周波数偏差がΔf1 であ
ったとすると、上記理想直線より基準周波数発生器1の
電圧をV 1 [V]変化させることにより、その周波数偏
差が0となる。
念図である。図において、実線は各構成ユニットによる
理想直線、一点鎖線は近似直線離調周波数±x[HZ]
がロックレンジである。図2に示すように、演算処理部
9では周波数カウント値から基準周波数の周波数偏差を
求め(ステップST1)、その周波数偏差がΔf1 であ
ったとすると、上記理想直線より基準周波数発生器1の
電圧をV 1 [V]変化させることにより、その周波数偏
差が0となる。
【0029】しかし、近似直線を用いた場合、Δf1 で
の電圧制御量はV 2 [V]となり、基準周波数発生器1
の電圧V 2 [V]を制御することにより、A点からB点
へ移動し、周波数偏差はΔf2 となり、1度の制御でロ
ックレンジ内に周波数偏差を追い込むことができ(ステ
ップST2)、そのロック表示を行える(ステップST
3)、
の電圧制御量はV 2 [V]となり、基準周波数発生器1
の電圧V 2 [V]を制御することにより、A点からB点
へ移動し、周波数偏差はΔf2 となり、1度の制御でロ
ックレンジ内に周波数偏差を追い込むことができ(ステ
ップST2)、そのロック表示を行える(ステップST
3)、
【0030】しかし、上記周波数偏差がロックレンジ内
に収まらない場合には、上記の一次近似による基準周波
数発生器1の近似制御を実施し(ステップST4)、ス
テップST1以下の処理を実行する。
に収まらない場合には、上記の一次近似による基準周波
数発生器1の近似制御を実施し(ステップST4)、ス
テップST1以下の処理を実行する。
【0031】実施例2.なお、上記実施例1では局発信
号を生成するPLL回路3の基準周波数である基準周波
数発生器1のみを制御するものを示したが、図4に示す
ように、図1における第2局発発振器5に代えて第2の
電圧制御形発振器11を用い、この第2の電圧制御発振
器11を演算処理部9の出力にもとづきアナログ変換す
る第2のデジタル/アナログ変換器12を通して制御す
ることにより、IF2の第2中間周波数を高安定に、速
やかに制御することができる。
号を生成するPLL回路3の基準周波数である基準周波
数発生器1のみを制御するものを示したが、図4に示す
ように、図1における第2局発発振器5に代えて第2の
電圧制御形発振器11を用い、この第2の電圧制御発振
器11を演算処理部9の出力にもとづきアナログ変換す
る第2のデジタル/アナログ変換器12を通して制御す
ることにより、IF2の第2中間周波数を高安定に、速
やかに制御することができる。
【0032】すなわち、この請求項2の発明の実施例で
は、図5のフローチャートに示すように、まず、演算処
理部9で周波数カウント値から基準周波数の周波数偏差
を求め(ステップST11)、基準周波数発生器1につ
いて周波数偏差がロックレンジ内に追い込まれたか否か
を調べる(ステップST12)。
は、図5のフローチャートに示すように、まず、演算処
理部9で周波数カウント値から基準周波数の周波数偏差
を求め(ステップST11)、基準周波数発生器1につ
いて周波数偏差がロックレンジ内に追い込まれたか否か
を調べる(ステップST12)。
【0033】もし、追い込まれた場合には、第2の電圧
制御発振器11について周波数偏差がロックレンジ内に
追い込まれたか否かを調べ(ステップST13)、追い
込まれた場合にはロック表示をする(ステップST1
4)。また、ステップST12でロックレンジ内に追い
込まれない場合(ステップST15)、およびステップ
ST13でロックレンジ内に追い込まれない場合には
(ステップST16)、ステップST11以下の処理を
繰り返すことになる。
制御発振器11について周波数偏差がロックレンジ内に
追い込まれたか否かを調べ(ステップST13)、追い
込まれた場合にはロック表示をする(ステップST1
4)。また、ステップST12でロックレンジ内に追い
込まれない場合(ステップST15)、およびステップ
ST13でロックレンジ内に追い込まれない場合には
(ステップST16)、ステップST11以下の処理を
繰り返すことになる。
【0034】実施例3. 図6は請求項3の発明の実施例を示す。これは、近似式
の計算に用いる基準周波数発生器1の感度K1 を、装置
の電源投入後、制御毎に更新する制御フローチャートで
ある。これによれば、初回の周波数偏差がΔf1 、この
時の制御電圧をV1 とした後の周波数偏差がΔf2 とす
ると、次回制御に用いる近似式中の基準周波数発生器1
の感度は更新され、(Δf1 −Δf2 )/V1 となる。
この実施例では、基準周波数発生器1の経年変化による
制御特性の変化を、最適に制御する効果も期待できる。
の計算に用いる基準周波数発生器1の感度K1 を、装置
の電源投入後、制御毎に更新する制御フローチャートで
ある。これによれば、初回の周波数偏差がΔf1 、この
時の制御電圧をV1 とした後の周波数偏差がΔf2 とす
ると、次回制御に用いる近似式中の基準周波数発生器1
の感度は更新され、(Δf1 −Δf2 )/V1 となる。
この実施例では、基準周波数発生器1の経年変化による
制御特性の変化を、最適に制御する効果も期待できる。
【0035】すなわち、請求項3の発明の実施例は、図
6に示すように、演算処理部9で周波数カウント値から
基準周波数の周波数偏差を求め(ステップST21)、
続いて、初回制御であったか否かを調べ(ステップST
22)、あった場合には周波数偏差がロックレンジ内に
追い込まれているか否かを調べ(ステップST23)、
追い込まれている場合にはロック表示を行う(ステップ
ST24)。
6に示すように、演算処理部9で周波数カウント値から
基準周波数の周波数偏差を求め(ステップST21)、
続いて、初回制御であったか否かを調べ(ステップST
22)、あった場合には周波数偏差がロックレンジ内に
追い込まれているか否かを調べ(ステップST23)、
追い込まれている場合にはロック表示を行う(ステップ
ST24)。
【0036】また、ステップST22で初回制御でなか
った場合には、感度係数更新による近似式変更による処
理を行い(ステップST25)、上記ステップST23
以下の処理を実施する。また、ステップST23で周波
数偏差がロックレンジ内に追い込まれていないと判定さ
れた場合には、近似式にる基準周波数発生器1の制御を
実施して、ステップST21以下の処理を実行する(ス
テップST26)。これにより基準周波数発生器1の経
年特性の変化を、最適に制御できる。
った場合には、感度係数更新による近似式変更による処
理を行い(ステップST25)、上記ステップST23
以下の処理を実施する。また、ステップST23で周波
数偏差がロックレンジ内に追い込まれていないと判定さ
れた場合には、近似式にる基準周波数発生器1の制御を
実施して、ステップST21以下の処理を実行する(ス
テップST26)。これにより基準周波数発生器1の経
年特性の変化を、最適に制御できる。
【0037】実施例4. 図7は請求項4の発明の実施例を示す。この実施例では
周波数のカウントおよび周波数偏差の演算を行い(ステ
ップST31)、さらに、初回制御であったか否かを調
べて(ステップST32)、あった場合には、基準周波
数発生器1について周波数偏差がロックレンジ内にある
か否かを調べ(ステップST33)、ロックレンジ内に
ある場合には、さらに、第2の電圧制御発振器11につ
いて偏差がロックレンジ内にあるか否かを調べ(ステッ
プST34)、ロックレンジ内にある場合にはロック表
示を行う(ステップST35)。
周波数のカウントおよび周波数偏差の演算を行い(ステ
ップST31)、さらに、初回制御であったか否かを調
べて(ステップST32)、あった場合には、基準周波
数発生器1について周波数偏差がロックレンジ内にある
か否かを調べ(ステップST33)、ロックレンジ内に
ある場合には、さらに、第2の電圧制御発振器11につ
いて偏差がロックレンジ内にあるか否かを調べ(ステッ
プST34)、ロックレンジ内にある場合にはロック表
示を行う(ステップST35)。
【0038】一方、ステップST32にて初回制御でな
い場合には、基準周波数発生器1の感度係数更新による
近似式変更を行い(ステップST36)、続いて、第2
の電圧制御発振器11について感度係数更新による近似
式変更を行って(ステップST37)、ステップST3
3以下の処理を実施する。
い場合には、基準周波数発生器1の感度係数更新による
近似式変更を行い(ステップST36)、続いて、第2
の電圧制御発振器11について感度係数更新による近似
式変更を行って(ステップST37)、ステップST3
3以下の処理を実施する。
【0039】また、ステップST33において周波数偏
差が基準周波数発生器1においてロックレンジ内にない
場合には、近似式によって基準周波数発生器1の制御を
実施して、ステップST31以下の処理を実行し(ステ
ップST38)、周波数偏差が第2の電圧制御発振器1
1においてロックレンジ内にない場合には、近似式によ
って第2の電圧制御発振器11の制御を実施する(ステ
ップST39)。これにより、第2の電圧制御発振器1
1の経年変化による制御特性の変化を、最適に制御でき
る。
差が基準周波数発生器1においてロックレンジ内にない
場合には、近似式によって基準周波数発生器1の制御を
実施して、ステップST31以下の処理を実行し(ステ
ップST38)、周波数偏差が第2の電圧制御発振器1
1においてロックレンジ内にない場合には、近似式によ
って第2の電圧制御発振器11の制御を実施する(ステ
ップST39)。これにより、第2の電圧制御発振器1
1の経年変化による制御特性の変化を、最適に制御でき
る。
【0040】
【発明の効果】以上のように、請求項1の発明によれ
ば、演算処理部において、第1カウンタおよび第2カウ
ンタの各カウント値により求められる周波数偏差を、基
準周波数発生器の感度および該基準周波数発生器に制御
電圧を供給するデジタル/アナログ変換器の電圧精度に
もとづく2のべき乗にて近似演算制御するように構成し
たので、離調周波数の収束時間を短縮でき、かつ比較演
算処理等の制御フローを簡略化できるものが得られる効
果がある。
ば、演算処理部において、第1カウンタおよび第2カウ
ンタの各カウント値により求められる周波数偏差を、基
準周波数発生器の感度および該基準周波数発生器に制御
電圧を供給するデジタル/アナログ変換器の電圧精度に
もとづく2のべき乗にて近似演算制御するように構成し
たので、離調周波数の収束時間を短縮でき、かつ比較演
算処理等の制御フローを簡略化できるものが得られる効
果がある。
【0041】請求項2の発明によれば、演算処理部にお
いて、第2中間周波数を第2の電圧制御発振器の感度お
よび該第2の電圧制御発振器に制御電圧を供給する第2
のデジタル/アナログ変換器の電圧精度にもとづく2の
べき乗にて近似演算制御するように構成したので、第2
中間周波数を高安定かつ迅速に制御できるものが得られ
る効果がある。
いて、第2中間周波数を第2の電圧制御発振器の感度お
よび該第2の電圧制御発振器に制御電圧を供給する第2
のデジタル/アナログ変換器の電圧精度にもとづく2の
べき乗にて近似演算制御するように構成したので、第2
中間周波数を高安定かつ迅速に制御できるものが得られ
る効果がある。
【0042】請求項3の発明によれば、演算処理部にお
いて、第1カウンタおよび第2カウンタの各カウント値
により求められる周波数偏差を、基準周波数発生器の制
御毎に更新される感度および該基準周波数発生器に制御
電圧を供給するデジタル/アナログ変換器の電圧精度に
もとづく2のべき乗にて近似演算制御するように構成し
たので、基準周波数発生器の感度を制御毎に更新するこ
とによって、基準周波数発生器の経年変化による特性の
変化を最適に制御できるものが得られる効果がある。
いて、第1カウンタおよび第2カウンタの各カウント値
により求められる周波数偏差を、基準周波数発生器の制
御毎に更新される感度および該基準周波数発生器に制御
電圧を供給するデジタル/アナログ変換器の電圧精度に
もとづく2のべき乗にて近似演算制御するように構成し
たので、基準周波数発生器の感度を制御毎に更新するこ
とによって、基準周波数発生器の経年変化による特性の
変化を最適に制御できるものが得られる効果がある。
【0043】請求項4の発明によれば、演算処理部にお
いて、第2中間周波数を第2の電圧制御発振器の制御毎
に更新される感度および該第2の電圧制御発振器に制御
電圧を供給する第2のデジタル/アナログ変換器の電圧
精度にもとづく2のべき乗にて近似演算制御するように
構成したので、基準周波数発生器および第2の電圧制御
発振器の感度を制御毎に更新することによって、基準周
波数発生器および第2の電圧制御発振器の経年変化によ
る特性の変化を最適に制御できるものが得られる効果が
ある。
いて、第2中間周波数を第2の電圧制御発振器の制御毎
に更新される感度および該第2の電圧制御発振器に制御
電圧を供給する第2のデジタル/アナログ変換器の電圧
精度にもとづく2のべき乗にて近似演算制御するように
構成したので、基準周波数発生器および第2の電圧制御
発振器の感度を制御毎に更新することによって、基準周
波数発生器および第2の電圧制御発振器の経年変化によ
る特性の変化を最適に制御できるものが得られる効果が
ある。
【図1】従来および請求項1の発明の実施例による周波
数安定化装置を示すブロック図である。
数安定化装置を示すブロック図である。
【図2】図1における周波数安定化装置における周波数
偏差の制御手順を示すフローチャートである。
偏差の制御手順を示すフローチャートである。
【図3】図1における周波数安定化装置における離調周
波数の追い込み手順を示す概念図である。
波数の追い込み手順を示す概念図である。
【図4】請求項2の発明の実施例による周波数安定化装
置を示すブロック図である。
置を示すブロック図である。
【図5】図4における周波数安定化装置における周波数
偏差の制御手順を示すフローチャートである。
偏差の制御手順を示すフローチャートである。
【図6】請求項3の発明の実施例による周波数安定化装
置における周波数偏差の制御手順を示すフローチャート
である。
置における周波数偏差の制御手順を示すフローチャート
である。
【図7】請求項4の発明の実施例による周波数安定化装
置における周波数偏差の制御手順を示すフローチャート
である。
置における周波数偏差の制御手順を示すフローチャート
である。
【図8】従来の周波数安定化装置における離調周波数の
追い込み手順を示す概念図である。
追い込み手順を示す概念図である。
【図9】従来の周波数安定化装置における周波数偏差の
制御手順を示すフローチャートである。
制御手順を示すフローチャートである。
1 基準周波数発生器 2 VCO(電圧制御発振器,第1の電圧制御発振器) 3 PLL回路(フェーズロックループ回路) 4 第1ミキサ 5 第2局発発振器 6 第2ミキサ 7 第1カウンタ 8 第2カウンタ 9 演算処理部 10 D/A(デジタル/アナログ変換器,第1のデジ
タル/アナログ変換器) 11 第2の電圧制御発振器 12 D/A(第2のデジタル/アナログ変換器)
タル/アナログ変換器) 11 第2の電圧制御発振器 12 D/A(第2のデジタル/アナログ変換器)
Claims (4)
- 【請求項1】 基準周波数発生器の出力に応じた周波数
を出力するフェーズロックループ回路と、該フェーズロ
ックループ回路の出力を周波数変換する電圧制御発振器
と、該電圧制御発振器の出力と受信波とをミキシングし
て第1中間周波数を得る第1ミキサと、該第1ミキサの
第1中間周波数と第2局発発振器の発振周波数とをミキ
シングして第2中間周波数を得る第2ミキサと、上記第
2局発発振器および上記第2ミキサの各出力周波数をカ
ウントする第1カウンタおよび第2カウンタと、該第1
カウンタおよび第2カウンタの各カウント値により求め
られる周波数偏差を、上記基準周波数発生器の感度およ
び該基準周波数発生器に制御電圧を供給するデジタル/
アナログ変換器の電圧精度にもとづく2のべき乗にて近
似演算制御する演算処理部とを備えた周波数安定化装
置。 - 【請求項2】 基準周波数発生器の出力に応じた周波数
を出力するフェーズロックループ回路と、該フェーズロ
ックループ回路の出力を周波数変換する第1の電圧制御
発振器と、該第1の電圧制御発振器の出力と受信波とを
ミキシングして第1中間周波数を得る第1ミキサと、該
第1ミキサの第1中間周波数と第2の電圧制御発振器の
発振周波数とをミキシングして第2中間周波数を得る第
2ミキサと、上記第2の電圧制御発振器および上記第2
ミキサの各出力周波数をカウントする第1カウンタおよ
び第2カウンタと、該第1カウンタおよび第2カウンタ
の各カウント値により求められる周波数偏差を、上記基
準周波数発生器の感度および該基準周波数発生器に制御
電圧を供給する第1のデジタル/アナログ変換器の電圧
精度にもとづく2のべき乗にて近似演算制御するととも
に、上記第2中間周波数を上記第2の電圧制御発振器の
感度および該第2の電圧制御発振器に制御電圧を供給す
る第2のデジタル/アナログ変換器の電圧精度にもとづ
く2のべき乗にて近似演算制御する演算処理部とを備え
た周波数安定化装置。 - 【請求項3】 基準周波数発生器の出力に応じた周波数
を出力するフェーズロックループ回路と、該フェーズロ
ックループ回路の出力を周波数変換する電圧制御発振器
と、該電圧制御発振器の出力と受信波とをミキシングし
て第1中間周波数を得る第1ミキサと、該第1ミキサの
第1中間周波数と第2局発発振器の発振周波数とをミキ
シングして第2中間周波数を得る第2ミキサと、上記第
2局発発振器および上記第2ミキサの各出力周波数をカ
ウントする第1カウンタおよび第2カウンタと、該第1
カウンタおよび第2カウンタの各カウント値により求め
られる周波数偏差を、上記基準周波数発生器の制御毎に
更新される感度および該基準周波数発生器に制御電圧を
供給するデジタル/アナログ変換器の電圧精度にもとづ
く2のべき乗にて近似演算制御する演算処理部とを備え
た周波数安定化装置。 - 【請求項4】 基準周波数発生器の出力に応じた周波数
を出力するフェーズロックループ回路と、該フェーズロ
ックループ回路の出力を周波数変換する第1の電圧制御
発振器と、該第1の電圧制御発振器の出力と受信波とを
ミキシングして第1中間周波数を得る第1ミキサと、該
第1ミキサの第1中間周波数と第2の電圧制御発振器の
発振周波数とをミキシングして第2中間周波数を得る第
2ミキサと、上記第2の電圧制御発振器および上記第2
ミキサの各出力周波数をカウントする第1カウンタおよ
び第2カウンタと、該第1カウンタおよび第2カウンタ
の各カウント値により求められる周波数偏差を、上記基
準周波数発生器の制御毎に更新される感度および該基準
周波数発生器に制御電圧を供給する第1のデジタル/ア
ナログ変換器の電圧精度にもとづく2のべき乗にて近似
演算制御するとともに、上記第2中間周波数を上記第2
の電圧制御発振器の制御毎に更新される感度および該第
2の電圧制御発振器に制御電圧を供給する第2のデジタ
ル/アナログ変換器の電圧精度にもとづく2のべき乗に
て近似演算制御する演算処理部とを備えた周波数安定化
装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5163803A JP2880376B2 (ja) | 1993-06-10 | 1993-06-10 | 周波数安定化装置 |
US08/246,632 US5499393A (en) | 1993-06-10 | 1994-05-20 | Receiver with function to adjust local frequency following reception frequency |
GB9411251A GB2278968B (en) | 1993-06-10 | 1994-06-06 | Receiver with function to adjust local frequency following reception frequency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5163803A JP2880376B2 (ja) | 1993-06-10 | 1993-06-10 | 周波数安定化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06350404A JPH06350404A (ja) | 1994-12-22 |
JP2880376B2 true JP2880376B2 (ja) | 1999-04-05 |
Family
ID=15781006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5163803A Expired - Fee Related JP2880376B2 (ja) | 1993-06-10 | 1993-06-10 | 周波数安定化装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5499393A (ja) |
JP (1) | JP2880376B2 (ja) |
GB (1) | GB2278968B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6002926A (en) * | 1989-09-27 | 1999-12-14 | Nec Corporation | Double superheterodyne type receiving circuit |
JP2689909B2 (ja) * | 1994-07-25 | 1997-12-10 | 日本電気株式会社 | 周波数制御回路 |
IT1277202B1 (it) * | 1995-06-30 | 1997-11-05 | Sits Soc It Telecom Siemens | Procedimento di stabilizzazione automatica della frequenza di oscillatore locale in radioricevitori impieganti un oscillatore |
JP2984614B2 (ja) * | 1997-01-24 | 1999-11-29 | 日本電気アイシーマイコンシステム株式会社 | 移動体通信装置の間欠受信方式 |
US6163710A (en) * | 1997-10-20 | 2000-12-19 | Ericsson, Inc. | Method and apparatus for compliance to multiple frequency plans |
US6823031B1 (en) * | 2000-01-20 | 2004-11-23 | Wavtrace, Inc. | Automated frequency compensation for remote synchronization |
JP3612506B2 (ja) * | 2001-09-04 | 2005-01-19 | Necアクセステクニカ株式会社 | 移動携帯端末装置 |
US6850745B2 (en) * | 2002-01-23 | 2005-02-01 | Broadcom Corp | Method and apparatus for generating a self-correcting local oscillation |
US7599662B2 (en) * | 2002-04-29 | 2009-10-06 | Broadcom Corporation | Method and system for frequency feedback adjustment in digital receivers |
US7154305B2 (en) * | 2004-12-22 | 2006-12-26 | Alcatel | Periodic electrical signal frequency monitoring systems and methods |
US10305498B1 (en) * | 2018-09-28 | 2019-05-28 | Cadence Design Systems, Inc. | Frequency and phase measurement circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4679246A (en) * | 1985-05-01 | 1987-07-07 | General Electric Company | One-shot tuning circuit |
JPH0744485B2 (ja) * | 1987-05-22 | 1995-05-15 | 三菱電機株式会社 | 自動車電話装置 |
US4859968A (en) * | 1988-08-16 | 1989-08-22 | Integrated Technologies Solutions, Inc. | Frequency generator |
US5163164A (en) * | 1990-12-31 | 1992-11-10 | Thomson Consumer Electronics, Inc. | Microprocessor controlled digital aft unit |
JPH05152989A (ja) * | 1991-12-02 | 1993-06-18 | Sony Corp | スーパーヘテロダイン受信機 |
DE4216714A1 (de) * | 1992-05-20 | 1993-12-02 | Siemens Ag | Verfahren zum Einstellen von PLL-Parametern |
JP3033654B2 (ja) * | 1993-08-23 | 2000-04-17 | 日本電気株式会社 | Pll周波数シンセサイザ |
-
1993
- 1993-06-10 JP JP5163803A patent/JP2880376B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-20 US US08/246,632 patent/US5499393A/en not_active Expired - Fee Related
- 1994-06-06 GB GB9411251A patent/GB2278968B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB9411251D0 (en) | 1994-07-27 |
JPH06350404A (ja) | 1994-12-22 |
GB2278968A (en) | 1994-12-14 |
US5499393A (en) | 1996-03-12 |
GB2278968B (en) | 1998-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2880376B2 (ja) | 周波数安定化装置 | |
US4932072A (en) | Mobile station equipment for a mobile radio telephone system | |
JP5841993B2 (ja) | Pll回路、キャリブレーション方法及び無線通信端末 | |
US6351164B1 (en) | PLL circuit | |
US6914489B2 (en) | Voltage-controlled oscillator presetting circuit | |
US6275115B1 (en) | PLL circuit having current control oscillator receiving the sum of two control currents | |
US5170492A (en) | Digitally frequency-locking a radio transceiver to the received signal | |
US5706315A (en) | Automatic frequency control device for tuning an intermediate frequency signal to a target frequency | |
JPH03224322A (ja) | 選局回路 | |
JPH07245563A (ja) | 自動周波数制御方式 | |
JPH11289270A (ja) | 受信機 | |
JPH10107590A (ja) | ディジタル受信機の周波数調整方法及び周波数調整回路 | |
US20020021177A1 (en) | PLL system for CRT monitor | |
JPH09270706A (ja) | Pll回路 | |
CA2034088C (en) | Digitally frequency-locking a radio transceiver to the received signal | |
JPH1093431A (ja) | Pll回路 | |
JPH0918336A (ja) | Pll回路制御方式 | |
JP4199899B2 (ja) | 同調装置 | |
JPH11220390A (ja) | 位相同期ループ回路 | |
US20050266816A1 (en) | PLL synthesizer | |
JPH08223035A (ja) | Pll周波数シンセサイザ | |
JPH01260926A (ja) | Pll発振回路 | |
JPS6178225A (ja) | 自動周波数制御装置 | |
JPS637022A (ja) | 位相同期発振器 | |
JPH0918335A (ja) | Pll回路制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |