JPS6234177B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電子同調回路を有する受信機等に用い
て好適な自動トラツキング装置に関する。

慣用のFM受信機がバリコン式のチユーナから
所謂バリキヤツプ（可変容量素子）を使用する電
子同調チユーナを搭載したものに大きく変りつゝ
ある中で、特に高級機が仲々電子同調化しにくい
理由としてバリキヤツプの容量―電圧特性の大き
なバラツキがある。

第１図は電子同調式の受信機、例えばFM受信
機の一部を概略的に示すものである。第１図にお
いて、アンテナ（図示せず）で捕えられたFM放
送電波はアンテナ入力端子１に供給され、アンテ
ナ同調回路２を通して第１高周波増幅回路３に供
給されて増幅され、更に複同調回路を構成する第
１同調回路RF₁及び同調回路RF₂を通して第２高
周波増幅回路４に供給され、増幅される。そして
高周波増幅回路４の出力信号は複同調回路を構成
する第３同調回路RF₃及び第４同調回路RF₄を通
して混合回路５に供給され、こゝで局部発振回路
６より供給される局部発振信号と混合されて
10.7MHzの中間周波信号に変換される。

混合回路５の出力側に得られる微小な中間周波
信号は中間周波増幅回路７で所定量の大きさまで
増幅されると共に受信に有害な妨害信号を除去さ
れて出力端子８に取り出され、図示せずもFM復
調回路、低周波増幅回路等を介してスピーカより
放音される。

局部発振回路６は代表的にコイル９ａとバリキ
ヤツプ９ｂで示す電圧制御型発振器（以下VCO
と云う）９と、バツフア回路１０と、PLL回路１
１とを有する。PLL回路１１は図示せずも制御回
路１２より各局の受信周波数に対応した分周比情
報を受け、この分周比情報に基づいてバツフア回
路１０を通して供給されるVCO９の出力信号を
分周するプログラマブルデバイダと、このプログ
ラマブルデバイダからの分周出力信号と基準信号
を比較する位相比較器と、位相比較器からの比較
誤差信号より直流信号を取り出しVCO９のバリ
キヤツプ９ｂに制御信号として供給する低域波
器とから成り、もつてVCO９の出力側には受信
周波数に位相ロツクされた局部発振信号が常に得
られることになる。

またPLL回路１１の出力信号すなわち低域波
器からの出力信号はアンテナ同調回路２のバリキ
ヤツプ１３及び各同調回路RF₁〜RF₄のバリキヤ
ツプ１４〜１７にもその制御信号として供給され
る。

したがつて第１図の如き従来回路の場合、PLL
回路１１から出力される単一の制御信号により全
ての同調回路が制御されるので、各同調回路に使
用されているバリキヤツプの容量対電圧特性のバ
ラツキにより所謂トラツキングずれが生じ、この
為各同調回路のＱが余り高くとれず、スプリアス
特性が悪化する欠点があつた。また各同調回路を
構成する素子の温度特性や経時変化により受信機
の特性が劣化する等の欠点があつた。

本発明は斯る点に鑑みてなされたもので、スプ
リアス特性等の諸特性が改善され、高級機の電子
同調化が可能な自動トラツキング装置を提供する
ものである。

本発明では各同調回路のバリキヤツプに従来の
如く同一の制御電圧を印加するのでなく、それぞ
れその容量―電圧特性のバラツキに応じて最適の
電圧を印加するようにする。つまりバリキヤツプ
の容量―電圧特性は一般に第４図に符号Ａで示す
ように容量が小さくなるすなわち受信周波数が大
きくなるにつれて印加電圧が大きくなり、したが
つて印加電圧の低い方で周波数で見た場合の感度
が高く、印加電圧の高い方で周波数で見た場合の
感度が悪くなる。そしてバリキヤツプに印加する
電圧も第４図に斜線で示すように特性Ａを中心に
前後にバラツキ、その程度は受信周波数が高くな
るにつれて大きくなる。そこで本発明ではこのバ
ラツキの範囲を64ステツプで振り、受信周波数の
高い方例えば90MHzで約±3V、受信周波数の低
い方例えば76MHzで約±1Vのバラツキ範囲を64
ステツプで分割して第４図の特性Ａで表わせる電
圧（バリキヤツプ制御電圧）に重畳した電圧つま
り90MHzで約26V±3V，76MHzで約6V±1Vをバ
リキヤツプに印加し、同調時バリキヤツプ制御電
圧を中心に64ステツプの内のある電圧をそのバリ
キヤツプの最適の印加電圧として設定しようとす
るものである。

以下本発明の一実施例を、FM受信機に適用し
た場合を例にとり、第２図乃至第５図に基づいて
詳しく説明する。

第２図は本実施例の回路構成を示すもので、第
２図において第１図と対応する部分には同一符号
を付し、その詳細説明は省略する。第２図におい
て、２１はバイナリカウンタであつて基準発振器
２２からのクロツクパルスに応答して出力端子
Q₁〜Q₆より６ビツトのバイナリ出力信号
〔000000〕〜〔111111〕のコード信号を発生す
る。２３はメモリであつて、バイナリカウンタ２
１からのバイナリ出力信号を後述されるデイジタ
ル―アナログ変換回路３１に通しており、同調時
ピーク電圧が検出されると、斯るバイナリ出力信
号を対応するバリキヤツプの最適印加電圧として
記憶するように働く。２４はカウンタを含むサン
プル・ホールド選択回路であつて、バイナリカウ
ンタ２１より６ビツトのバイナリ出力信号が供給
される毎にこれをカウントし、このカウントを上
述の同調回路RF₁〜RF₄の各回路のトラツキング
中64回繰返してそのカウント情報をそれぞれ出力
端子Q₁〜Q₄に出力する。そしてこれらの各出力
信号はサンプル・ホールド回路選択情報としてイ
ンタフエイス回路及び電圧変換回路から成る信号
処理回路２５を通りサンプル・ホールド回路２６
〜２９にそれぞれ供給される。例えばサンプル・
ホールド選択回路２４の出力端子Q₁の出力信号
は同調回路RF₁に対応するサンプル・ホールド回
路２６に供給され、以下同様にサンプル・ホール
ド選択回路２４の出力端子Q₂〜Q₄の出力信号は
それぞれ同調回路RF₂〜RF₄に対応するサンプ
ル・ホールド回路２７〜２９に供給されてこれら
の回路を付勢する。なおトラツキングの初期状態
では各同調回路のバリキヤツプには電圧フオロア
３３を介して局部発振電圧に略々等しい第４図の
特性Ａに沿つたバリキヤツプ制御電圧が与えられ
ている。このときの電圧をフローテイング電圧と
称し、トラツキング中の当該同調回路以外の同調
回路のバリキヤツプには順次このフローテイング
電圧が印加される。

またサンプル・ホールド選択回路２４の各出力
信号はアンドゲート３９を介してメモリ２３の各
端子W₁〜W₄にも供給され、トラツキング中の各
同調回路RF₁〜RF₄のデータ情報の記憶領域を指
定する。

メモリ２３を通るバイナリ出力信号はインタフ
エイス回路及び電圧変換回路から成る信号処理回
路３０を介してデイジタル―アナログ変換回路３
１に供給され、こゝで６ビツトのデイジタル信号
より所定電圧例えば±5Vのアナログ信号に変換
される。この±5Vのアナログ信号は更にレベル
変換回路３２で例えば76MHzで±1V，90MHzで±
3Vの間で変化する電圧に変換されてサンプル・
ホールド回路２６〜２９に供給される。

レベル変換回路３２は例えば第５図に示すよう
な回路構成をしており、いま入力端子５１にデイ
ジタル―アナログ変換回路３１（第２図）より±
5Vの一定電圧が印加されると、この電圧は電圧
フオロア３３（第２図）を介して制御端子５２に
印加されたバリキヤツプ制御電圧６〜26V（受信
周波数に対応）が演算増幅器５３を通して電圧可
変素子（例えばソニー製のSRG）５４に供給さ
れることにより分圧され、もつて出力端子５５に
は76MHzで±1V，90MHzで±3Vにレベル変換さ
れた電圧が発生し、各サンプル・ホールド回路２
６〜２９（第２図）に供給される。

再び第２図に戻り、３４は最大レベル検出回路
であつて、同調回路RF₄の後部に配された検波器
３５からの出力信号を供給されており、最大レベ
ル信号つまり同調信号が検出されると、その信号
を書込み信号としてメモリ２３の書込み端子Ｗに
印加して、その時の対応するバイナリカウンタ２
１からのバイナリ出力信号を所定領域に記憶す
る。

３６は例えばプログラマブルカウンタを用いた
フレームカウンタであつて、１回のトラツキング
を行うのに何フレーム（１フレームはRF₁より
RF₄までのトラツキング調整に要する時間）繰返
すかを設定でき、こゝでは例えば最大16回の範囲
で任意に設定可能である。そして例えば４フレー
ムを設定すると４フレーム毎にキヤリ端子CYよ
りキヤリ信号が出力される。このキヤリ信号をメ
モリ２３の読出し端子Ｒに供給してメモリ２３よ
り同調時記憶したデータに基づく電圧を読出して
同調回路RF₁〜RF₄のバリキヤツプに最終的に供
給する。またフレームカウンタ３６のキヤリ端子
CYの出力信号に同期してトラツキング中はスイ
ツチ３７を閉成するようにする。スイツチ３７の
閉成により発振器３８から局部発振周波数より例
えばロアーヘテロダイン方式の場合中間周波数だ
け高い周波数つまり任意の受信周波数がアンテナ
入力端子１に供給され、もつて上述の如く自動的
にトラツキングが可能となる。したがつて発振器
３８は局部発振回路６からの局部発振周波数より
常に中間周波数例えば10.7MHz高い周波数を発生
するように成されている。もつともアツパーヘテ
ロダイン方式の場合発振器３８の発生する周波数
は局部発振周波数だけ低い周波数とする。

次に本実施例の動作を説明する。先ずトラツキ
ング動作を開始させるに当りフレームカウンタ３
６にトラツキングを完全にとるに必要な所定のフ
レーム回数を設定する。そしてアンテナ入力端子
１よりある受信周波数例えば83MHzを受信すると
局部発振回路６の局部発振周波数はPLL回路１１
の作用により10.7MHz低い周波数に位相ロツクさ
れる。この時アンテナ同調回路２のバリキヤツプ
１３にも同じ局部発振電圧が与えられる。この位
相ロツクによりフレームカウンタ３６が動作開始
し、スイツチ３７が閉成して発振器３８より83M
Hzの信号がアンテナ入力端子１に供給され、トラ
ツキング態勢に入る。

一方バイナリカウンタ２１からの６ビツトの出
力信号はバリキヤツプ印加電圧制御情報としてメ
モリ２３及び信号処理回路３０を介してデイジタ
ル―アナログ変換回路３１に供給されると共に６
ビツト毎にサンプル・ホールド回路の選択つまり
各同調回路のバリキヤツプの選択情報としてサン
プル・ホールド選択回路２４へ供給される。

そしてサンプル・ホールド選択回路２４のカウ
ンタは第３図に示すように１同調回路トラツキン
グ期間を〔000000〕から〔111111〕の64ステツプ
で順次カウントしてゆき、出力端子Q₁から第３
図に示すような信号S₁を１ステツプ毎に同調回路
RF₁のバリキヤツプ選択情報として信号処理回路
２５を通してサンプル・ホールド回路２６に供給
し、この回路を付勢する。そしてこの情報はメモ
リ２３の端子W₁にも供給されて対応するバイナ
リ出力信号が記憶位置を指定する。

一方デイジタル―アナログ変換回路３１は供給
されたバイナリ出力信号を例えば±5Vの一定の
アナログ信号に変換する。そしてこのアナログ信
号は更に精度を上げるためにレベル変換回路３２
で例えば83MHzで約±1.5Vの電圧に変換される。
そしてこの電圧1.5Vは〔000000〕から
〔111111〕の64ステツプで分割されて付勢中のサ
ンプル・ホールド回路２６を通して同調回路RF₁
のバリキヤツプ１４に本来のバリキヤツプ制御電
圧、第４図の特性Ａで云えば約14Vと共に印加さ
れる。つまり同調回路RF₁のトラツキング中その
バリキヤツプ１４の印加電圧は約14Vを中心に上
下に±1.5Vの範囲で振られている。そしてこの
状態でアンテナ入力端子１より83MHzの信号が入
力されているので、同調回路RF₁がそのバリキヤ
ツプ１４に約14Vに加えて±1.5Vの64ステツプの
或る電圧が加わると同調がとれ、ピークを生ず
る。するとこの同調時検波器３５の出力側に現わ
れる信号が最大レベル検出回路３４で検出され、
第３図に示すような信号S₂がメモリ２３の書込み
端子Ｗに印加され、対応するバイナリ出力信号が
バリキヤツプ１４への最適な印加電圧としてメモ
リ２３の所定領域に記憶される。

そして64ステツプの最終ビツトコード
〔111111〕でサンプル・ホールド選択回路２４は
第３図に示すような信号S₃をメモリ２３の読出し
端子Ｒに供給して記憶しているピーク電圧を読出
して同調回路RF₁のバリキヤツプ１４に印加す
る。

なお同調回路RF₁をトラツキング調整中は電圧
フオロア３３を介して取り出される局部発振電圧
すなわちフローテイング電圧を後段の同調回路
RF₂〜RF₄の各バリキヤツプ１５〜１７に印加し
ておく。

また同調回路RF₂のトラツキング調整のときは
同調回路RF₁のバリキヤツプ１４に上述の如く得
たピーク電圧すなわち同調電圧を印加し、後段の
同調回路RF₃及びRF₄の各バリキヤツプ１６及び
１７にはフローテイング電圧を印加して、上述の
トラツキング動作を行い、同調回路RF₂の同調電
圧を得る。

同様に同調回路RF₃のトラツキング調整のとき
は同調回路RF₁及びRF₂のバリキヤツプ１４及び
１５にそれぞれトラツキング中に得た同調電圧を
印加し、後段の同調回路RF₄のバリキヤツプ１７
にフローテイング電圧を印加してトラツキング調
整を行い、同調回路RF₃の同調電圧を得る。

最終段の同調回路RF₄についても同様に、同調
回路RF₁〜RF₃の各バリキヤツプ１４〜１６にそ
れぞれトラツキング中に得た同調電圧を印加して
トラツキング調整を行い同調回路RF₄の同調電圧
を得る。

このようにして１フレームすなわち同調回路
RF₁からRF₄までのトラツキング調整が終了す
る。

そして上述の如く複同調回路でしかもこれらの
回路が複数個ある場合、これらの回路は所定の結
合関係で結合されているので入力側同調回路の同
調点をずらすとそれによつて出力側同調回路の同
調点もずれてしまう。そこでフレームカウンタ３
６に上述のトラツキングを何回繰り返すかを予め
フレーム回数で設定しておき、全体として最良の
同調点が得られるようにする。その時は各同調回
路のバリキヤツプには前のフレームのトラツキン
グ中に得た同調電圧をフローテイング電圧の代り
に印加して上述と同様のトラツキング動作を行
う。

そしてフレームカウンタ３６で設定したフレー
ム回数が終了するとフレームカウンタ３６のキヤ
リ端子CYよりキヤリ信号をメモリ２３の読出し
端子Ｒに印加して、記憶されている各同調時のデ
ータに基づく電圧を各同調回路RF₁〜RF₄のバリ
キヤツプ１４〜１７に印加して定常状態とする。

上述の如く本発明によれば各同調回路に使用さ
れているバリキヤツプにそれぞれ個別に最適の電
圧を印加するようにしたので、受信機の電気的特
性、特に２信号スプリアス特性が改善される。

またPLL回路で位相ロツクされた局部発振周波
数より中間周波数だけ異なる周波数にオフセツト
された受信周波数でトラツキング調整するので、
同調回路を構成する素子の温度特性や経時変化を
無視することができる。

なお上述の実施例ではバイナリ出力信号が６ビ
ツトの場合について説明したが、これに限定され
ることなく所望の精度が得られればその他のビツ
ト構成でもよい。

また上述の実施例では受信周波数が76MHzから
90MHzのFM受信機の場合に付いて説明したが、
これに限定されることなく、その他の受信周波数
或いはAM受信機の場合も同様に適用できること
は云うまでもない。

【図面の簡単な説明】

第１図は従来装置の一例を示す構成図、第２図
は本発明の一実施例を示す構成図、第３図及び第
４図は第２図の動作説明に供するための略線図、
第５図は第２図の要部の一部を詳細に示す回路図
である。 ６は局部発振回路、１３〜１７はバリキヤツ
プ、２１はバイナリカウンタ、２３はメモリ、２
４はサンプル・ホールド選択回路、２６〜２９は
サンプル・ホールド回路、３１はデイジタル―ア
ナログ変換回路、３４は最大レベル検出回路、３
６はフレームカウンタ、３８は発振器である。

Claims (1)

【特許請求の範囲】
1. １ 各同調回路の可変容量素子に対応して配され
   た複数個のサンプル・ホールド回路と、複数ビツ
   トのバイナリ出力信号を発生するカウンタ手段
   と、上記バイナリ出力信号を上記可変容量素子に
   印加する電圧の制御データとして記憶するメモリ
   手段と、上記バイナリ出力信号に応答して上記サ
   ンプル・ホールド回路を選択するサンプル・ホー
   ルド選択回路と、上記メモリ手段に記憶されてい
   る制御データを所定時読出してアナログ信号に変
   換した後上記選択されたサンプル・ホールド回路
   を介して上記可変容量素子に夫々印加する電圧制
   御手段とを具備して成る自動トラツキング装置。