JPH0666641B2 - プリセツトチユ−ナ - Google Patents
プリセツトチユ−ナInfo
- Publication number
- JPH0666641B2 JPH0666641B2 JP61047602A JP4760286A JPH0666641B2 JP H0666641 B2 JPH0666641 B2 JP H0666641B2 JP 61047602 A JP61047602 A JP 61047602A JP 4760286 A JP4760286 A JP 4760286A JP H0666641 B2 JPH0666641 B2 JP H0666641B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- tuning
- signal
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はプリセットチューナに関するものである。
従来の技術 近年、半導体技術の進歩と低コスト化は著しく、受信機
の分野でも、確実な選局を行うため、スーパーヘテロダ
イン型受信機の局部発振信号を周波数合成技術により作
り出すいわゆる電子チューナが主流を占めはじめた。
の分野でも、確実な選局を行うため、スーパーヘテロダ
イン型受信機の局部発振信号を周波数合成技術により作
り出すいわゆる電子チューナが主流を占めはじめた。
この電子チューナでは一般に、その逆方向電圧によりそ
の容量値が変えられるバラクターダイオードが局部発振
回路および高周波同調回路部に多用され、上記周波数合
成技術により発生される局部発振回路用バラクターダイ
オードの制御電圧はそのまま、高周波同調回路用バラク
ターダイオードにも加えられていたしかし、このような
構成の受信機では一般にバラクターダイオードの特性ば
らつきが大きいためトラッキング調整作業がやっかいで
あること、トラッキング調整は全受信周波数帯にわたっ
て本質的になし得ないため高周波同調回路を単に完全な
状態で使用し得ないこと、などの問題を有していた。
の容量値が変えられるバラクターダイオードが局部発振
回路および高周波同調回路部に多用され、上記周波数合
成技術により発生される局部発振回路用バラクターダイ
オードの制御電圧はそのまま、高周波同調回路用バラク
ターダイオードにも加えられていたしかし、このような
構成の受信機では一般にバラクターダイオードの特性ば
らつきが大きいためトラッキング調整作業がやっかいで
あること、トラッキング調整は全受信周波数帯にわたっ
て本質的になし得ないため高周波同調回路を単に完全な
状態で使用し得ないこと、などの問題を有していた。
上記の問題に対処するため、全受信周波数帯にわたって
高周波同調回路用可変リアクタンス素子の制御信号情報
を不揮発性メモリに記憶させ、選局時に、上記メモリの
番地を指定して、その受信周波数における上記の制御信
号情報を読み出し、Ｄ／Ａ変換によりアナログの制御信
号とする方式がたとえば公開特許公報昭56-32820“チュ
ーナの同調方式”に示されている。
高周波同調回路用可変リアクタンス素子の制御信号情報
を不揮発性メモリに記憶させ、選局時に、上記メモリの
番地を指定して、その受信周波数における上記の制御信
号情報を読み出し、Ｄ／Ａ変換によりアナログの制御信
号とする方式がたとえば公開特許公報昭56-32820“チュ
ーナの同調方式”に示されている。
第２図はその基本部を示すものであり、1A〜1Dは可変リ
アクタンス素子を含む同調回路、2A〜2DはDAコンバータ
（以下Ｄ／Ａと称す）、３は不揮発性メモリ、４はメモ
リ番地を指定する選局部である。
アクタンス素子を含む同調回路、2A〜2DはDAコンバータ
（以下Ｄ／Ａと称す）、３は不揮発性メモリ、４はメモ
リ番地を指定する選局部である。
第２図において、不揮発性メモリ３に蓄えられた同調用
情報は、選局部４にて選択され、Ｄ／Ａを介して各同調
回路の可変リアクタンス素子を制御し、完全な同調回路
の調整がなされる。
情報は、選局部４にて選択され、Ｄ／Ａを介して各同調
回路の可変リアクタンス素子を制御し、完全な同調回路
の調整がなされる。
発明が解決しようとする問題点 上記のような構成で可変リアクタンス素子として使用し
うるものに、前述のバラクターダイオードあるいは、直
流重畳電流によりその特性値が変えられるバリミューイ
ンダクターがある。しかし、これらの素子はいずれも温
度変化によりその特性値が変わるいわゆる温度特性を有
している、たとえば、バラクターダイオードではその値
は大略300ppm／℃である。
うるものに、前述のバラクターダイオードあるいは、直
流重畳電流によりその特性値が変えられるバリミューイ
ンダクターがある。しかし、これらの素子はいずれも温
度変化によりその特性値が変わるいわゆる温度特性を有
している、たとえば、バラクターダイオードではその値
は大略300ppm／℃である。
このため、以上のような構成では、温度変化に伴い同調
周波数がずれると云う問題がある。
周波数がずれると云う問題がある。
また、上記の構成ではＤ／Ａに要するビット数が大きく
なり、IC化に対して不利と云う別の問題も存する。
なり、IC化に対して不利と云う別の問題も存する。
たとえば、FM放送状帯を考えると、我が国では76MHz〜9
0MHzが受信受波数帯となるが一般には少なくとも100KHz
毎に受信周波数を調整しうるのが望ましい。したがって
76MHz〜90MHz帯では140チャンネルの選択が要望される
が、バラクターダイオードの電圧対容量特性の非直線性
を配慮するとＤ／Ａは少なくとも10ビット程度のものが
要望される。現状の技術で、出力側にリップル成分を含
まない上記のようなＤ／Ａを、合理的コストすなわち、
１チップ化された低コストICとして実現するのはむつか
しい。
0MHzが受信受波数帯となるが一般には少なくとも100KHz
毎に受信周波数を調整しうるのが望ましい。したがって
76MHz〜90MHz帯では140チャンネルの選択が要望される
が、バラクターダイオードの電圧対容量特性の非直線性
を配慮するとＤ／Ａは少なくとも10ビット程度のものが
要望される。現状の技術で、出力側にリップル成分を含
まない上記のようなＤ／Ａを、合理的コストすなわち、
１チップ化された低コストICとして実現するのはむつか
しい。
本発明は上記の２つの問題点を解決し、温度特性が良好
で、よりビット数の少ないＤ／Ａを使用しうるプリセッ
トチューナを実現せんとするものである。
で、よりビット数の少ないＤ／Ａを使用しうるプリセッ
トチューナを実現せんとするものである。
問題点を解決するための手段 スーパーヘテロダイン式受信機高周波同調回路の同調周
波数を制御するため、それに含まれた可変リアクタンス
素子を、あらかじめ各受信周波数に応じてトラッキング
誤差補正信号として不揮発性メモリに記憶されている信
号と、周波数合成技術により発生する局部発振回路用可
変リアクタンス素子の制御信号から合成された信号によ
り制御する。
波数を制御するため、それに含まれた可変リアクタンス
素子を、あらかじめ各受信周波数に応じてトラッキング
誤差補正信号として不揮発性メモリに記憶されている信
号と、周波数合成技術により発生する局部発振回路用可
変リアクタンス素子の制御信号から合成された信号によ
り制御する。
作用 本発明は上記の構成により、高周波同調回路に含まれる
可変リアクタンス素子の温度特性を、上記同調回路と、
局部発振回路に同種の可変リアクタンス素子を使用する
ことを前提として局部発振回路に適用される周波数合成
技術により補償し、さらに、上記局発振回路用可変リア
クタンス素子の制御信号を同調回路の粗調整用信号とみ
なしうることから、不揮発性メモリからの読み出し信号
で制御する同調回路の周波数調整範囲を大幅にわるくな
しうるため、Ｄ／Ａに要望されるビット数を大幅に削減
することができ、低コスト化のための１チップIC化を可
能ならしめる。
可変リアクタンス素子の温度特性を、上記同調回路と、
局部発振回路に同種の可変リアクタンス素子を使用する
ことを前提として局部発振回路に適用される周波数合成
技術により補償し、さらに、上記局発振回路用可変リア
クタンス素子の制御信号を同調回路の粗調整用信号とみ
なしうることから、不揮発性メモリからの読み出し信号
で制御する同調回路の周波数調整範囲を大幅にわるくな
しうるため、Ｄ／Ａに要望されるビット数を大幅に削減
することができ、低コスト化のための１チップIC化を可
能ならしめる。
実施例 以下、本発明のプリセットチューナの一実施例につき図
面を参照しながら説明する。
面を参照しながら説明する。
第１図は本発明のプリセットチューナの一実施例を示す
ブロック図である。第１図において、11は高周波信号入
力端子、12は中間周波信号出力端子、13は選局信号入力
端子、14,15,16は夫々高周波増幅回路およびその前後に
配置され、その内部にバラクターダイオードが含まれた
同調回路、17はミキサー回路、18,19は一体となって局
部発振回路を構成し、19はその発振周波数を定めるため
の、内部にバラクターダイオードが含まれた同調回路、
20は上記局部発振回路からの信号を受け局部発振回路の
周波数を精度良く制御するための、一般的には水晶発振
器、プログラマブル分周器、位相比較器などから構成さ
れる位相制御ループを主とする周波数合成回路、21,22
は上記周波数合成回路から得られる制御信号と、不揮発
性メモリから得られるトラッキング誤差補正用ディジタ
ル信号をＤ／Ａによりアナログ信号に変換した信号を加
算するための加算回路、23,24は上記Ｄ／Ａ、25は上記
の不揮発性メモリである。
ブロック図である。第１図において、11は高周波信号入
力端子、12は中間周波信号出力端子、13は選局信号入力
端子、14,15,16は夫々高周波増幅回路およびその前後に
配置され、その内部にバラクターダイオードが含まれた
同調回路、17はミキサー回路、18,19は一体となって局
部発振回路を構成し、19はその発振周波数を定めるため
の、内部にバラクターダイオードが含まれた同調回路、
20は上記局部発振回路からの信号を受け局部発振回路の
周波数を精度良く制御するための、一般的には水晶発振
器、プログラマブル分周器、位相比較器などから構成さ
れる位相制御ループを主とする周波数合成回路、21,22
は上記周波数合成回路から得られる制御信号と、不揮発
性メモリから得られるトラッキング誤差補正用ディジタ
ル信号をＤ／Ａによりアナログ信号に変換した信号を加
算するための加算回路、23,24は上記Ｄ／Ａ、25は上記
の不揮発性メモリである。
第３図において高周波信号入力端子11に加えられた高周
波信号は、加算回路21からの出力信号で制御される同調
回路14により周波数選択がなされた後、増幅され、再
度、加算回路22からの出力信号により制御される同調回
路16にて周波数選択がなされ、ミキサー17に加えられ
る、ミキサー17にはさらに、18,19で構成される局部発
振回路から得られる局部発振信号が加えられ、中間周波
信号出力端子から、中間周波数信号が得られる。
波信号は、加算回路21からの出力信号で制御される同調
回路14により周波数選択がなされた後、増幅され、再
度、加算回路22からの出力信号により制御される同調回
路16にて周波数選択がなされ、ミキサー17に加えられ
る、ミキサー17にはさらに、18,19で構成される局部発
振回路から得られる局部発振信号が加えられ、中間周波
信号出力端子から、中間周波数信号が得られる。
上記の局部発振回路の発振周波数設定は、従来の電子同
調用チューナと同様であり、選局信号入力端子13に加え
られるディジタル信号により、周波数合成回路20に含ま
れるプログラマブル分周器の分周比が設定されることに
よりなされる。
調用チューナと同様であり、選局信号入力端子13に加え
られるディジタル信号により、周波数合成回路20に含ま
れるプログラマブル分周器の分周比が設定されることに
よりなされる。
周波数合成回路20から得られる局部発振回路用のリアク
タンス素子を制御する信号は加算回路21,22を介して高
周波同調回路14,16に加えられるが、この信号は上記同
調回路に含まれるバラクターダイオードを粗調整するた
めに用いられる。不揮発性メモリから得られるトラッキ
ング誤差補正用ディジタル信号は、選局信号入力端子13
に加えられる信号により受信周波数に適合する番地が選
択されて読み出され、Ｄ／Ａ（23,24）を介して同調回
路14,16に含まれたバラクターダイオードの容量を必要
な値に正確に調整する。
タンス素子を制御する信号は加算回路21,22を介して高
周波同調回路14,16に加えられるが、この信号は上記同
調回路に含まれるバラクターダイオードを粗調整するた
めに用いられる。不揮発性メモリから得られるトラッキ
ング誤差補正用ディジタル信号は、選局信号入力端子13
に加えられる信号により受信周波数に適合する番地が選
択されて読み出され、Ｄ／Ａ（23,24）を介して同調回
路14,16に含まれたバラクターダイオードの容量を必要
な値に正確に調整する。
不揮発性メモリ25に必要なトラッキング誤差補正用ディ
ジタル信号を記憶させる手段は、通常のトラッキング調
整技術を利用して容易に実現できるため、詳述は省略す
る。
ジタル信号を記憶させる手段は、通常のトラッキング調
整技術を利用して容易に実現できるため、詳述は省略す
る。
以上の実施例において温度が変化した場合を考慮する。
温度が変化すると前述のようにバラクターダイオード30
0ppm／℃程度の温度特性を有しているため、このバラク
ターダイオードに一定の制御電圧を印加している場合に
は、その同調周波数、発振周波数は変化する。しかし、
ここでは周波数合成回路、局部発振回路は閉ループを構
成しているため、そのループがリニアーな動作領域にあ
る限り温度変化に基づく、局部発振周波数の変化は生じ
得ない。これは結局、バラクターダイオードに、温度変
化の影響をなくする補正電圧が加えられていることを意
味する。第１図の実施例では、この補正電圧はそのま
ま、加算回路を介して高周波同調回路に加えられている
ため、その中に含まれるバラクターダイオードについて
も温度補償がなされることになる。
温度が変化すると前述のようにバラクターダイオード30
0ppm／℃程度の温度特性を有しているため、このバラク
ターダイオードに一定の制御電圧を印加している場合に
は、その同調周波数、発振周波数は変化する。しかし、
ここでは周波数合成回路、局部発振回路は閉ループを構
成しているため、そのループがリニアーな動作領域にあ
る限り温度変化に基づく、局部発振周波数の変化は生じ
得ない。これは結局、バラクターダイオードに、温度変
化の影響をなくする補正電圧が加えられていることを意
味する。第１図の実施例では、この補正電圧はそのま
ま、加算回路を介して高周波同調回路に加えられている
ため、その中に含まれるバラクターダイオードについて
も温度補償がなされることになる。
次にＤ／Ａの必要なビット数について考察する。前述の
ように局部発振回路に含まれるバラクターダイオード制
御電圧は高周波同調回路の粗調整用として利用しうる。
ように局部発振回路に含まれるバラクターダイオード制
御電圧は高周波同調回路の粗調整用として利用しうる。
したがって、不揮発性メモリから得られる信号により上
記同期回路の同期周波数を調整する範囲はわずかでよ
い、たとえば、我が国のFM放送波帯を考えるとせいぜい
MHzもあれば十分である。したがって、前述のように100
KHz単位の調整と行おうとすれば、バラクターダイオー
ドの電圧対容量特性の非直線性を考慮しても６〜８ビッ
トもあれば十分である。このことは、Ｄ／Ａ入りの１チ
ップICの実現を容易にする。
記同期回路の同期周波数を調整する範囲はわずかでよ
い、たとえば、我が国のFM放送波帯を考えるとせいぜい
MHzもあれば十分である。したがって、前述のように100
KHz単位の調整と行おうとすれば、バラクターダイオー
ドの電圧対容量特性の非直線性を考慮しても６〜８ビッ
トもあれば十分である。このことは、Ｄ／Ａ入りの１チ
ップICの実現を容易にする。
以上の説明では、可変リアクタンス素子としてバラクタ
ーダイオードを用いた場合を示したが、バリミューイン
ダクターを全く同様に用いうることは云うまでもない。
ーダイオードを用いた場合を示したが、バリミューイン
ダクターを全く同様に用いうることは云うまでもない。
また、コストを配慮した場合、不揮発性メモリの容量が
わるい方が良いのは当然であるが、このためにはたとえ
ば全受信チャンネルに対し独立のトラッキング誤差補正
信号用メモリを設けるのでなく受信周波数帯を数ブロッ
クに分け、この各ブロックに対しトラッキング誤差補正
用信号用メモリを設けてもよいのは云うまでもない。
わるい方が良いのは当然であるが、このためにはたとえ
ば全受信チャンネルに対し独立のトラッキング誤差補正
信号用メモリを設けるのでなく受信周波数帯を数ブロッ
クに分け、この各ブロックに対しトラッキング誤差補正
用信号用メモリを設けてもよいのは云うまでもない。
発明の効果 以上のように本発明は周波数合成技術により発生する局
部発振回路用可変リアクタンスを制御する信号と、不揮
発性メモリに記憶されたトラッキング誤差補正信号を用
いて高周波同調回路を制御するため、可変リアクタンス
素子の温度特性による同調周波ずれの問題を除去し得、
さらに、トラッキング誤差補正信号をＤ／Ａするときの
ビット数も削減すくことができ、１チップIC化も可能と
なるなどの極めて実用的効果は大きい。
部発振回路用可変リアクタンスを制御する信号と、不揮
発性メモリに記憶されたトラッキング誤差補正信号を用
いて高周波同調回路を制御するため、可変リアクタンス
素子の温度特性による同調周波ずれの問題を除去し得、
さらに、トラッキング誤差補正信号をＤ／Ａするときの
ビット数も削減すくことができ、１チップIC化も可能と
なるなどの極めて実用的効果は大きい。
第１図は本発明のプリセットチューナ構成を示すブロッ
ク図、第２図は、従来の不揮発性メモリを用いたプリセ
ットチューナの一構成例を示すブロック図である。 1A〜1D……同調回路、2A〜2D……Ｄ／Ａ、３……不揮発
性メモリ、４……選局部、11……高周波信号入力端子、
12……中間周波信号出力端子、13……選局信号入力端
子、14,16……同調回路、15……高周波増幅回路、17…
…ミキサー、18……局部発振回路、19……局部発振回路
用同調回路、20……周波数合成回路、21,22……加算回
路、23,24……DA変換器（Ｄ／Ａ）、25……不揮発性メ
モリ。
ク図、第２図は、従来の不揮発性メモリを用いたプリセ
ットチューナの一構成例を示すブロック図である。 1A〜1D……同調回路、2A〜2D……Ｄ／Ａ、３……不揮発
性メモリ、４……選局部、11……高周波信号入力端子、
12……中間周波信号出力端子、13……選局信号入力端
子、14,16……同調回路、15……高周波増幅回路、17…
…ミキサー、18……局部発振回路、19……局部発振回路
用同調回路、20……周波数合成回路、21,22……加算回
路、23,24……DA変換器（Ｄ／Ａ）、25……不揮発性メ
モリ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 知弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭62−198211（ＪＰ，Ａ) 特開 昭61−170116（ＪＰ，Ａ) 特開 昭61−184915（ＪＰ，Ａ) 特開 昭59−95720（ＪＰ，Ａ) 実開 昭59−149720（ＪＰ，Ｕ) 実開 昭58−30356（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】電子的手段により特性が変化する可変リア
クタンス素子を有する局部発振回路と前記局部発振回路
を制御する周波数合成回路と、トラッキング誤差補正信
号を記録した不揮発性メモリーの出力信号をアナログ信
号に変換するＤ／Ａ変換器と、前記周波数合成回路の出
力信号と前記Ｄ／Ａ変換器の出力信号を合成する加算回
路と、前記加算回路の出力信号により制御される電子的
手段により特性が変化する可変リアクタンス素子を有し
た同調回路を有することを特徴とするプリセットチュー
ナ。 - 【請求項２】前記不揮発性メモリーに離散的なチャンネ
ルに対するトラッキング誤差補正信号を記憶したことを
特徴とする特許請求の範囲第（１）項記載のプリセット
チューナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61047602A JPH0666641B2 (ja) | 1986-03-05 | 1986-03-05 | プリセツトチユ−ナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61047602A JPH0666641B2 (ja) | 1986-03-05 | 1986-03-05 | プリセツトチユ−ナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62204609A JPS62204609A (ja) | 1987-09-09 |
| JPH0666641B2 true JPH0666641B2 (ja) | 1994-08-24 |
Family
ID=12779785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61047602A Expired - Lifetime JPH0666641B2 (ja) | 1986-03-05 | 1986-03-05 | プリセツトチユ−ナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666641B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02141119A (ja) * | 1988-11-22 | 1990-05-30 | Chichibu Cement Co Ltd | 可変コンデンサ装置 |
| JPH04358423A (ja) * | 1991-06-05 | 1992-12-11 | Sharp Corp | 受信機 |
| WO2009021533A1 (de) * | 2007-08-13 | 2009-02-19 | Siemens Aktiengesellschaft | Digital-analog-wandler |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5830356U (ja) * | 1981-08-21 | 1983-02-28 | 三菱電機株式会社 | ラジオ受信機 |
| JPS5995720A (ja) * | 1982-11-24 | 1984-06-01 | Matsushita Electric Ind Co Ltd | 受信装置 |
-
1986
- 1986-03-05 JP JP61047602A patent/JPH0666641B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62204609A (ja) | 1987-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7505746B2 (en) | IC receiver to minimize tracking error | |
| US5428829A (en) | Method and apparatus for tuning and aligning an FM receiver | |
| US8306491B2 (en) | Controlling fine frequency changes in an oscillator | |
| JPS627728B2 (ja) | ||
| US6337976B1 (en) | Selective-calling radio receiver using direct conversion method | |
| JPH0251288B2 (ja) | ||
| JPS588771B2 (ja) | プリセツトチユ−ナ | |
| JPH0666641B2 (ja) | プリセツトチユ−ナ | |
| US6091943A (en) | Combining oscillator with a phase-indexed control circuit for a radio receiver | |
| US20070004362A1 (en) | Methods and apparatus to generate small frequency changes | |
| JP2814638B2 (ja) | ヘテロダイン無線受信機における発振器の自動較正 | |
| JP2553219B2 (ja) | Ｒｆモジュレータ及びそれを内蔵するビデオカセットレコーダ | |
| EP0629045B1 (en) | Tuning device for a receiver of radioelectric signals with coils obtained by printing | |
| JPS5852374B2 (ja) | 周波数シンセサイザ受信機 | |
| JPS6234177B2 (ja) | ||
| JPH11168399A (ja) | 受信回路 | |
| KR0171048B1 (ko) | 위성 방송 수신기에서의 채널 선국 방법 및 그 장치 | |
| JPH0514569Y2 (ja) | ||
| KR840000227B1 (ko) | 수신기의 동조제어장치 | |
| JPH0744429B2 (ja) | 受信装置 | |
| JP2516355B2 (ja) | 同調用制御電圧発生回路 | |
| JPH0344460B2 (ja) | ||
| JPH0750853B2 (ja) | 受信装置 | |
| JPS6322493B2 (ja) | ||
| JPH05252002A (ja) | 受信装置 |