WO2009021533A1 - Digital-analog-wandler - Google Patents

Digital-analog-wandler Download PDF

Info

Publication number
WO2009021533A1
WO2009021533A1 PCT/EP2007/007149 EP2007007149W WO2009021533A1 WO 2009021533 A1 WO2009021533 A1 WO 2009021533A1 EP 2007007149 W EP2007007149 W EP 2007007149W WO 2009021533 A1 WO2009021533 A1 WO 2009021533A1
Authority
WO
WIPO (PCT)
Prior art keywords
digital
analog converter
setpoint
analog
error
Prior art date
Application number
PCT/EP2007/007149
Other languages
English (en)
French (fr)
Inventor
Harald GÜNTHER
Dieter Munz
Torsten Vogt
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to PCT/EP2007/007149 priority Critical patent/WO2009021533A1/de
Publication of WO2009021533A1 publication Critical patent/WO2009021533A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/089—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of temperature variations

Definitions

  • the invention relates to a system and a method for converting a digital setpoint into an analog setpoint.
  • Test and trim effort can be applied in semiconductor manufacturing to produce digital-to-analog converter with high accuracy. Also, by using expensive and high-precision voltage references and resistors with a low temperature drift, the accuracy of the converter can be increased. Finally, the overall accuracy of the digital-to-analog converter can also be increased by adjusting the production, for example, by means of a corresponding module calibration. Since even with very expensive converters always a residual inaccuracy remains, they usually have a feedback path over which the errors can be partially corrected. However, the overall characteristics of such a transducer system are highly dependent on those of the feedback path.
  • the invention has for its object to provide a cost-effective and accurate as possible system for digital-to-analog conversion of a signal.
  • control unit for correcting the digital setpoint value as a function of at least one error variable which describes an individual module-specific deviation of the system from an ideal digital-analogue converter and a digital-analogue converter for converting the corrected setpoint value into an analog setpoint value ,
  • the object is achieved by a method for digital-to-analog conversion of a digital setpoint value with a system, wherein the digital setpoint value is present at an input of the system, with the following method steps:
  • the control unit In the manufacture of semiconductor devices, some dispersion of the parameters of the individual semiconductor chips produced is unavoidable. Therefore, the behave also the naturally not all the same in a mass production process.
  • the control unit according to the invention is designed to correct the digital setpoint value as a function of the at least one error variable which describes an individual component-specific deviation of the system from an ideal digital-to-analogue converter. As a result, a larger tolerance can also be allowed in the production process, as a scattering of the component parameters by the control unit can be compensated by correcting the predetermined digital setpoint accordingly.
  • an embodiment of the invention is advantageous in which the system comprises a measuring unit for measuring an operating size of the system and the control unit for correcting the digital setpoint in Dependence of the operating size is formed.
  • the operating variable characterizes an operating state such as the component temperature or faults at an input or output of the system or a
  • Environmental condition such as the ambient temperature or humidity.
  • a cost-effective and compact implementation of the system in the form of an IC is made possible in a further advantageous embodiment of the invention in that the system comprises a semiconductor chip on which a memory for storing the error size is monolithically integrated.
  • the error detected by the test after production can be deposited directly in such an IC in a simple manner.
  • the system may comprise a semiconductor chip having an ID memory for storing an identifier unambiguously identifying the digital-to-analog converter monolithically integrated and the system
  • Access means for identifying the error size based on the identifier and for reading the identified identifier from an external memory include.
  • the error size can be stored on a central database with reference to the identifier.
  • control unit is monolithically integrated on the semiconductor chip in a further advantageous embodiment.
  • the measuring unit comprises a temperature sensor for measuring the temperature as the operating variable of the digital-to-analog converter.
  • a digital-to-analog conversion can be falsified by so-called common mode noise at the output of the digital-to-analog converter.
  • the measuring unit comprises a common-mode sensor for measuring occurring at the output of the digital-to-analog converter common mode noise as an operating variable. If such a common mode disturbance is detected, it can be compensated by the control unit by correcting the digital setpoint signal.
  • a particularly compact design results in a further advantageous embodiment of the invention, when the measuring unit and the digital-to-analog converter are monolithically integrated on the semiconductor chip.
  • FIG. 1 shows a first embodiment of the system for digital-analogue conversion of a digital setpoint value
  • FIG. 2 shows a second embodiment of the system for digital-analogue conversion of a digital setpoint value
  • FIG. 3 shows a third embodiment of the system for digital analog conversion of a digital setpoint value
  • FIG. 4 shows a flow chart of a method for digital-to-analog conversion of a digital setpoint.
  • FIG. 1 shows a first embodiment of the system 1 for digital-to-analog conversion of a digital setpoint value 2, which at a
  • Input of the system 1 is applied.
  • the aim of the illustrated system 1 is to convert the digital setpoint 2 as error-free as possible into an analog setpoint value 7, which is to be finally output at an output of the system 1.
  • error-free as possible means that the system 1 should come as close as possible to an ideal digital-to-analogue converter in its operating behavior.
  • a digital-to-analog converter 8 is monolithically integrated, which performs the actual digital-to-analog conversion.
  • a reference 13 specifies to the digital / analog converter 8 to which analog value a specific digital value, for example an LSB (Least Significant Bit), corresponds.
  • a memory 10 is implemented on the chip 9, are stored on the component-specific error sizes. The error quantities have been determined in a manufacturing test after the production of the semiconductor chip 9 and subsequently written into the memory 10. The error quantities describe component-specific deviations from an ideal pattern.
  • the temperature of the semiconductor chip 9 and present at the output of the system 1 common-mode noise is detected and applied to a multiplexer 14.
  • the output signal of the multiplexer 14 is digitized by an analog-to-digital converter 15 and sent to a control unit 5.
  • the control unit 5 is an external component which, in addition to the digital output signal of the analog-to-digital converter 15, also has access to the error variables stored in the memory 10.
  • FIG. 2 shows a second embodiment of the system 1 for the digital-to-analogue conversion of a digital setpoint value 2.
  • Functionally identical components are provided with the same reference numerals as in FIG. 1.
  • the embodiment of the system 1 shown here differs from that of FIG - Far, that on the semiconductor chip 9 now no longer the error sizes are stored themselves.
  • the semiconductor chip 9 comprises an ID memory 11, on which an identifier is deposited, with which the semiconductor chip 9 can be identified.
  • the error quantities themselves are stored on an external memory 12, which is implemented as part of the control unit 5 in the example shown here.
  • the external memory 12 can also be located in a further separate component, which can be accessed by the control unit 5.
  • control unit 5 comprises a digital signal processor 16 which, as already described in FIG. 1, generates a corrected digital desired value 6 based on the error quantities stored in the external memory 12 and the digitized semiconductor chip temperature and the common mode disturbances. which is converted by the digital-to-analog converter 8 in the analog setpoint 7.
  • FIG. 3 shows a third embodiment of the system 1 for digital-to-analog conversion of a digital setpoint value 2.
  • the control unit 5 which is embodied, for example, as a microcontroller, is located in the same IC as the other components which have already been explained in FIGS. 1 and 2.
  • the same reference numerals have been chosen for the same components as in the previous figures.
  • control unit 5 may consist of a hard-wired control unit instead of a microcontroller or a digital signal processor 16.
  • the reference 13 does not necessarily have to be implemented together with the digital-to-analog converter 8 on a semiconductor chip 9, but can also be realized as an external component.
  • the common mode sensor 4, the temperature sensor 3, the multiplexer 14 and the digital-to-analog converter 15 need not necessarily be monolithically integrated into the semiconductor chip 9 but can also be implemented as external components, provided that the control unit 5 as an external component is realized, it can also have a plurality of signal output channels in order to provide 8 corrected digital setpoint values 6 for a plurality of digital-to-analogue converters.
  • FIG. 4 shows a flow chart of a method for digital-to-analog conversion of a digital setpoint.
  • the process is divided into five process steps 20 ... 24.
  • these method steps are as follows:
  • a correction parameter for the digital-to-analog converter 8 is fetched, which describes the previously mentioned error quantity and thus component-specific deviations from an ideal digital-to-analog converter.
  • the digital setpoint value 2 is read.
  • a third method step 22 the current temperature value determined by the temperature sensor 3 is read.
  • the corrected setpoint value 6 is then output to the digital-to-analog converter 8.
  • the digital setpoint 2 is read.
  • the current temperature is read.
  • the corrected digital desired value 6 is calculated.
  • the corrected setpoint value 6 is output to the digital / analog converter 8.

Abstract

Die Erfindung betrifft ein System und ein Verfahren zur Wandlung eines digitalen Sollwertes (2) in einen analogen Sollwert (7). Ein kostengünstiges und möglichst genaues System (1) hierfür umfasst eine Steuereinheit (5) zur Korrektur des digitalen SoIlwertes (2) in Abhängigkeit mindestens einer Fehlergröße, die eine individuelle bausteinspezifische Abweichung des Systems (1) von einem idealen Digital-Analog-Wandler beschreibt und einen Digital-Analog-Wandler (8) zur Wandlung des korrigierten Sollwertes (6) in einen analogen Sollwert (7).

Description

Beschreibung
Digital-Analog-Wandler
Die Erfindung betrifft ein System und ein Verfahren zur Wandlung eines digitalen Sollwertes in einen analogen Sollwert.
Im Bereich der Schaltungstechnik ist die Verwendung von Digi- tal-Analog-Wandlern sehr verbreitet. Es handelt sich hierbei um integrierte Schaltkreise (ICs), die häufig eingesetzt werden, um von digitalen Signalprozessoren, Mikrocontrollern o- der ähnlichen Bausteinen berechnete digitale Ausgangssignale in einen entsprechenden Analogwert umzuwandeln. Beispielsweise im Bereich der industriellen Automatisierungstechnik wer- den analoge Signale in Form von Strom- und Spannungswerten bei der Steuerung von Fertigungsprozessen benötigt. Hierbei werden in der Regel sehr hohe Anforderungen an die Genauigkeit des analogen Signals gestellt, was eine entsprechende Genauigkeit der eingesetzten Digital-Analog-Wandler erfor- dert.
Das Verhalten realer Digital-Analog-Wandlerbausteine weicht von dem eines idealen Digital-Analog-Wandlers aufgrund verschiedener Fehlergrößen wie Offset, Gainfehler, INL, DNL, Lastabhängigkeit und deren Temperaturdrift ab. Digital- Analog-Wandler ICs, deren Verhalten dem eines idealen Digital-Analog-Wandlers sehr nahe kommen, sind sehr teuer, da ihre Herstellung sehr aufwändig ist. So sind Design und Flächenaufwand bei der Implementierung derartiger Wandler auf einem Siliziumsubstrat sehr hoch. Weiterhin muss ein hoher
Test- und Trimmaufwand in der Halbleiterfertigung aufgebracht werden, um Digital-Analog-Wandler mit hoher Genauigkeit zu produzieren. Auch durch die Verwendung teurer und hochgenauer Spannungsreferenzen und Widerstände mit einer niedrigen Tem- peraturdrift kann die Genauigkeit des Wandlers erhöht werden. Schließlich kann auch durch einen Abgleich der Fertigung z.B. durch eine entsprechende Baugruppenkalibrierung die Gesamtgenauigkeit des Digital-Analog-Wandlers erhöht werden. Da auch bei sehr teuren Wandlern stets eine Restungenauigkeit verbleibt, haben diese in der Regel einen Rückkopplungspfad, über den die Fehler teilweise korrigiert werden können. Die Gesamteigenschaften eines derartigen Wandlersystems hängen jedoch stark von denen des Rückkopplungspfades ab.
Der Erfindung liegt die Aufgabe zugrunde, ein kostengünstiges und möglichst genaues System zur Digital-Analog-Wandlung eines Signals zur Verfügung zu stellen.
Diese Aufgabe wird durch ein System zur Digital-Analog- Wandlung eines digitalen Sollwertes gelöst, der an einem Eingang des Systems anliegt, mit
- einer Steuereinheit zur Korrektur des digitalen Sollwer- tes in Abhängigkeit mindestens einer Fehlergröße, die eine individuelle bausteinspezifische Abweichung des Systems von einem idealen Digital-Analog-Wandler beschreibt und einem Digital-Analog-Wandler zur Wandlung des korrigier- ten Sollwertes in einen analogen Sollwert.
Ferner wird die Aufgabe durch ein Verfahren gelöst zur Digital-Analog-Wandlung eines digitalen Sollwertes mit einem System, wobei der digitale Sollwert an einem Eingang des Systems anliegt, mit folgenden Verfahrenschritten:
Korrigieren des digitalen Sollwertes in Abhängigkeit mindestens einer Fehlergröße, die eine individuelle Abweichung eines bausteinspezifischen Parameters des Systems von einem idealen Digital-Analog-Wandler beschreibt, und - Wandeln des korrigierten Sollwertes in einen analogen Sollwert mit einem Digital-Analog-Wandler.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen beschrieben.
Bei der Herstellung von Halbleiterbauelementen ist eine gewisse Streuung der Parameter der einzelnen hergestellten Halbleiterchips unvermeidbar. Daher verhalten sich auch die in einen Massenfertigungsprozess hergestellten Halbleiterbau- elemente naturgemäß nicht alle gleich. Um dem Rechnung zu tragen, wird die Steuereinheit erfindungsgemäß zur Korrektur des digitalen Sollwertes in Abhängigkeit der mindestens einen Fehlergröße ausgebildet, die eine individuelle bausteinspezifische Abweichung des Systems von einem idealen Digital- Analog-Wandler beschreibt. Hierdurch kann auch bei dem Her- stellungsprozess eine größere Toleranz zugelassen werden, da eine Streuung der Bauteilparameter durch die Steuereinheit kompensiert werden kann, indem der vorgegebene digitale Sollwert entsprechend korrigiert wird. Der Einfluss der Fehlergröße, die zu einer Verfälschung des Ausgangswertes bei der Digital-Analog-Wandlung führt, wird dadurch kompensiert, dass der Eingangswert des Digital-Analog-Wandlers selbst - also der digitale Sollwert - verändert wird. Hierzu werden insbesondere softwarebasierte skalierbare Korrekturalgorithmen von der Steuereinheit auf die vorliegenden Digitalwerte angewandt, die vergleichsweise aufwändige in Hardware implementierte Korrekturmaßnahmen, wie sie aus dem Stand der Technik bekannt sind, ersetzen.
Da das Betriebsverhalten des Systems nicht in jedem Betriebszustand gleich ist und zudem von den Umgebungsbedingungen des Systems abhängen kann, ist ein Ausgestaltung der Erfindung vorteilhaft, bei der das System eine Messeinheit zum Messen einer Betriebsgröße des Systems umfasst und die Steuereinheit zur Korrektur des digitalen Sollwertes in Abhängigkeit der Betriebsgröße ausgebildet ist. Die Betriebsgröße charakterisiert einen Betriebszustand wie die Bauteiltemperatur oder Störungen an einem Ein- oder Ausgang des Systems oder eine
Umgebungsbedingung wie beispielsweise die Umgebungstemperatur oder eine Luftfeuchtigkeit.
Eine kostengünstige und kompakte Realisierung des Systems in Form eines ICs wird in weiterer vorteilhafter Ausgestaltung der Erfindung dadurch ermöglicht, dass das System einen Halbleiterchip umfasst, auf dem ein Speicher zum Speichern der Fehlergröße monolithisch integriert ist. Eine beim Manufactu- ring Test nach der Fertigung festgestellte Fehlergröße kann hierbei auf einfache Art und Weise direkt in einem solchen IC hinterlegt werden.
Um zu ermöglichen, dass die Fehlergröße nicht zwangsläufig in dem System selbst abgespeichert werden muss, kann alternativ in vorteilhafter Ausgestaltung der Erfindung das System einen Halbleiterchip aufweisen, auf dem ein ID-Speicher zum Speichern einer den Digital-Analog-Wandler eindeutig bezeichnen- den Kennung monolithisch integriert ist und das System
Zugriffsmittel zum Identifizieren der Fehlergröße anhand der Kennung und zum Auslesen der identifizierten Kennung aus einem externen Speicher umfassen. So kann die Fehlergröße auf einer zentralen Datenbank mit Referenz auf die Kennung hin- terlegt sein.
Weiterhin kann die Kompaktheit des Systems dadurch erhöht werden, dass die Steuereinheit auf dem Halbleiterchip in weiterer vorteilhafter Ausgestaltung monolithisch integriert ist.
Da die Temperatur des Digital-Analog-Wandlers das Ergebnis der Wandlung im Allgemeinen beeinflusst, ist eine Ausgestaltung der Erfindung vorteilhaft, bei der die Messeinheit einen Temperatursensor zur Messung der Temperatur als Betriebsgröße des Digital-Analog-Wandler umfasst.
Weiterhin kann eine Digital-Analog-Wandlung durch sogenannte Gleichtaktstörungen am Ausgang des Digital-Analog-Wandlers verfälscht werden. Entsprechend ist eine Ausführungsform der Erfindung als vorteilhaft anzusehen, bei der die Messeinheit einen Common-Mode-Sensor zur Messung von am Ausgang des Digital-Analog-Wandlers auftretenden Gleichtaktstörungen als Betriebsgröße umfasst. Wird eine solche Common-Mode-Störung er- fasst, so kann diese von der Steuereinheit durch Korrektur des digitalen Sollwertsignales kompensiert werden. Eine besonders kompakte Bauform ergibt sich in weiterer vorteilhafter Ausgestaltung der Erfindung, wenn auf dem Halbleiterchip die Messeinheit und der Digital-Analogwandler monolithisch integriert sind.
Im Folgenden wird die Erfindung anhand der in den Figuren dargestellten Ausführungsformen näher beschrieben und erläutert. Es zeigen:
FIG 1 eine erste Ausführung des Systems zur Digital-Ana- log-Wandlung eines digitalen Sollwertes, FIG 2 eine zweite Ausführung des Systems zur Digital-Ana- log-Wandlung eines digitalen Sollwertes,
FIG 3 eine dritte Ausführung des Systems zur Digital-Ana- log-Wandlung eines digitalen Sollwertes, und
FIG 4 ein Ablaufdiagramm eines Verfahrens zur Digital- Analog-Wandlung eines digitalen Sollwertes.
FIG 1 zeigt eine erste Ausführung des Systems 1 zur Digital- Analog-Wandlung eines digitalen Sollwertes 2, der an einem
Eingang des Systems 1 anliegt. Ziel des dargestellten Systems 1 ist es, den digitalen Sollwert 2 möglichst fehlerfrei in einen analogen Sollwert 7 zu wandeln, der an einem Ausgang des Systems 1 schließlich ausgegeben werden soll. Möglichst fehlerfrei bedeutet, dass das System 1 einem idealen Digital- Analog-Wandler in seinem Betriebsverhalten möglichst nahe kommen soll.
Während einer Digital-Analog-Wandlung wirken jedoch verschie- dene Betriebsgrößen auf das System 1 ein, die zu einer Verfälschung des analogen Sollwertes 7 aufgrund einer nicht idealen Wandlung führen können. Als Beispiel für derartige Betriebsgrößen seien an dieser Stelle die Temperatur des Systems 1 und Gleichtaktstörungen am Ausgang des Systems 1 ge- nannt.
Zur Digital-Analog-Wandlung eingesetzte Systeme werden in einer Halbleitermassenfertigung hergestellt. Bei den hierbei eingesetzten halbleitertechnologischen Prozessen kommt es stets zu einer Streuung der Bauteileparameter zwischen den verschiedenen Bauteilen einer Serie. Aufgrund dessen hat auch die Verfälschung des Sollwertes bei einer Digital-Analog- Wandlung in der Regel bauteilspezifischen Charakter.
Im Folgenden wird erläutert, wie derartige Verfälschungen auf ein Minimum reduziert werden können, in dem der zu wandelnde digitale Sollwert geeignet korrigiert wird.
Auf einem Halbleiterchip 9 des Systems 1 ist ein Digital- Analog-Wandler 8 monolithisch integriert, der die eigentliche Digital-Analog-Wandlung durchführt. Eine Referenz 13 gibt dem Digital-Analog-Wandler 8 vor, welchem Analogwert ein bestimm- ter Digitalwert, beispielsweise ein LSB (Least Significant Bit), entspricht. Ferner ist auf dem Chip 9 ein Speicher 10 implementiert, auf dem bauteilspezifische Fehlergrößen hinterlegt sind. Die Fehlergrößen sind bei einem Manufacturing Test nach der Herstellung des Halbleiterchips 9 ermittelt und anschließend in den Speicher 10 geschrieben worden. Die Fehlergrößen beschreiben bauteilspezifische Abweichungen von einem Idealmuster.
Als Betriebsgrößen werden mit Hilfe eines Temperatursensors 3 und eines Common-Mode-Sensors 4 die Temperatur des Halbleiterchips 9 und am Ausgang des Systems 1 vorhandene Gleichtaktstörungen erfasst und auf einen Multiplexer 14 gegeben. Das Ausgangssignal des Multiplexers 14 wird von einem Analog- Digital-Wandler 15 digitalisiert und an eine Steuereinheit 5 gegeben.
Bei der Steuereinheit 5 handelt es sich um einen externen Baustein, der neben dem digitalen Ausgangssignal des Analog- Digital-Wandlers 15 auch Zugriff auf die im Speicher 10 hin- terlegten Fehlergrößen hat. Die Steuereinheit 5 des Systems 1, an deren Eingang der digitale Sollwert 2 anliegt, berechnet nun anhand der bauteilspezifischen Fehlergrößen und der digitalisierten Betriebsgrößen Temperatur und Common-Mode- Störung einen korrigierten Sollwert 6 und leitet diesen an den Digital-Analog-Wandler 8 auf dem Halbleiterchip 9 weiter, Somit wandelt der Digital-Analog-Wandler 8 anstelle des ursprünglichen Eingangssignals, des digitalen Sollwerts 2, den korrigierten Sollwert 6 in den analogen Sollwert 7 um. Auf diese Art und Weise werden schon im Vorfeld Störgrößen und Bauteiltoleranzen mit Hilfe dieses Systems 1 derart kompensiert, dass die Fehler bei einer Digital-Analog-Wandlung weitgehend eliminiert werden können. Man erhält ein System zur Digital-Analog-Wandlung, welches mit nur geringem Hardwareaufwand eine Genauigkeit erreicht, die nach heutigem Stand der Technik nur unter Verwendung hochpräziser Halbleiterbauelemente erzielt werden kann.
FIG 2 zeigt eine zweite Ausführung des Systems 1 zur Digital- Analog-Wandlung eines digitalen Sollwertes 2. Funktionell gleich wirkende Komponente sind mit denselben Bezugszeichen versehen wie in FIG 1. Die hier dargestellte Ausführungsform des Systems 1 unterscheidet sich von der aus FIG 1 nur inso- fern, dass auf dem Halbleiterchip 9 nun nicht mehr die Fehlergrößen selbst abgespeichert sind. Stattdessen umfasst der Halbleiterchip 9 einen ID-Speicher 11, auf dem eine Kennung hinterlegt ist, mit der der Halbleiterchip 9 identifiziert werden kann. Die Fehlergrößen selbst sind auf einem externen Speicher 12 abgelegt, der in dem hier dargestellten Beispiel als Teil der Steuereinheit 5 implementiert ist. Alternativ kann sich der externe Speicher 12 auch in einem weiteren separaten Bauteil befinden, auf die die Steuereinheit 5 zugreifen kann. Neben dem externen Speicher 12 umfasst die Steuer- einheit 5 einen Digitalen Signalprozessor 16 der wie bereits in der FIG 1 beschrieben, anhand der im externen Speicher 12 hinterlegten Fehlergrößen und der digitalisierten Halbleiterchiptemperatur sowie den Common-Mode-Störungen einen korrigierten digitalen Sollwert 6 erzeugt, der von dem Digital- Analog-Wandler 8 in den analogen Sollwert 7 gewandelt wird.
FIG 3 zeigt eine dritte Ausführung des Systems 1 zur Digital- Analog-Wandlung eines digitalen Sollwertes 2. In dem hier dargestellten Beispiel sind sämtliche Komponenten auf einem einzigen Halbleiterchip monolithisch integriert. Somit befindet sich die Steuereinheit 5, die beispielsweise als Mikro- controller ausgebildet ist, im selben IC wie die übrigen Kom- ponenten, die bereits in den FIG 1 bzw. FIG 2 erläutert wurden. Auch hier sind für gleich werdende Komponenten die gleichen Bezugszeichen gewählt worden wie in den vorherigen Figuren.
Die hardwaretechnische Umsetzung des erfindungsgemäßen Systems 1 soll nicht auf die hier in den FIG 1 bis FIG 3 dargestellten Ausführungsformen beschränkt bleiben. So kann die Steuereinheit 5 aus einem fest verdrahteten Steuerwerk anstelle eines Mikrocontrollers oder eines digitalen Signalpro- zessors 16 bestehen. Die Referenz 13 muss nicht zwangsläufig zusammen mit dem Digital-Analog-Wandler 8 auf einem Halbleiterchip 9 implementiert sein sondern kann auch als externes Bauelement realisiert werden. Auch der Common-Mode-Sensor 4, der Temperatursensor 3, der Multiplexer 14 und der Digital- Analog-Wandler 15 müssen nicht zwangsläufig in den Halbleiterchip 9 monolithisch integriert werden sondern können ebenfalls als externe Komponenten realisiert werden, sofern die Steuereinheit 5 als externes Bauteil realisiert ist, kann sie auch mehrere Signalausgabekanäle aufweisen, um für mehrere Digital-Analog-Wandler 8 korrigierte digitale Sollwerte 6 zur Verfügung zu stellen.
FIG 4 zeigt ein Ablaufdiagramm eines Verfahrens zur Digital- Analog-Wandlung eines digitalen Sollwertes. Das Verfahren gliedert sich in fünf Verfahrensschritte 20...24. In einer ersten Variante des Verfahrens gestalten sich diese Verfahrensschritte wie folgt:
In einem ersten Verfahrensschritt 20 wird ein Korrektur- parameter für den Digital-Analog-Wandler 8 geholt, der die zuvor bereits erwähnte Fehlergröße beschreibt und damit bauteilspezifische Abweichungen von einem idealen Digital-Analog-Wandler . In einem zweiten Verfahrensschritt 21 wird der digitale Sollwert 2 eingelesen.
In einem dritten Verfahrensschritt 22 wird der von dem Temperatursensor 3 ermittelte aktuelle Temperaturwert eingelesen.
In einem vierten Verfahrensschritt 23 wird daraufhin der korrigierte Sollwert 6 berechnet.
In einem fünften Verfahrensschritt 24 wird daraufhin der korrigierte Sollwert 6 an den Digital-Analog-Wandler 8 ausgegeben.
Anschließend wird wieder auf den zweiten Verfahrensschritt 21 zurückgesprungen .
In einer zweiten Variante des Verfahrens gestalten sich die fünf Verfahrensschritte 20...24 wie folgt:
Im ersten Verfahrensschritt 20 wird der digitale Sollwert 2 eingelesen. - Im zweiten Verfahrensschritt 21 wird die aktuelle Temperatur eingelesen.
Im dritten Verfahrensschritt 22 wird der Korrekturpa'rame- ter für den Digital-Analog-Wandler 8 aus dem Speicher 10 ausgelesen. - Im vierten Verfahrensschritt 23 wird der korrigierte digitale Sollwert 6 berechnet.
Im fünften Verfahrensschritt 24 wird der korrigierte Sollwert 6 an den Digital-Analog-Wandler 8 ausgegeben.
Anschließend wird wieder auf den zweiten Verfahrensschritt 21 gesprungen.

Claims

Patentansprüche
1. System (1) zur Digital-Analog-Wandlung eines digitalen Sollwertes (2), der an einem Eingang des Systems (1) anliegt, mit
- einer Steuereinheit (5) zur Korrektur des digitalen Sollwertes (2) in Abhängigkeit mindestens einer Fehlergröße, die eine individuelle bausteinspezifische Abweichung des Systems (1) von einem idealen Digital-Analog-Wandler be- schreibt und
- einem Digital-Analog-Wandler (8) zur Wandlung des korrigierten Sollwertes (6) in einen analogen Sollwert (7).
2. System (1) nach Anspruch 1, wobei das System (1) eine Messeinheit (3,4) zum Messen einer Betriebsgröße des Systems (1) umfasst und die Steuereinheit (5) zur Korrektur des digitalen Sollwertes (2) in Abhängigkeit der Betriebsgröße ausgebildet ist.
3. System (1) nach Anspruch 1 oder 2, wobei das System (1) einen Halbleiterchip (9) umfasst auf dem ein Speicher (10) zum Speichern der Fehlergröße monolithisch integriert ist.
4. System (1) nach Anspruch 1 oder 2, wobei das System einen Halbleiterchip (9) aufweist, auf dem ein ID-Speicher (11) zum
Speichern einer den Digital-Analog-Wandler (8) eindeutig bezeichnenden Kennung monolithisch integriert ist und das System (1) Zugriffsmittel zum Identifizieren der Fehlergröße anhand der Kennung und zum Auslesen der identifizierten Kennung aus einem externen Speicher (12) umfasst.
5. System (1) nach Anspruch 2 und einem der Ansprüche 3 oder 4, wobei auf dem Halbleiterchip (9) die Messeinheit (3,4) und der Digital-Analogwandler (8) monolithisch integriert sind.
6. System (1) nach einem der Ansprüche 3 bis 5, wobei die Steuereinheit (5) auf dem Halbleiterchip (9) monolithisch integriert ist.
7. System (1) nach Anspruch 2 oder 5, wobei die Messeinheit (3,4) einen Temperatursensor (3) zur Messung der Temperatur als Betriebsgröße des Digital-Analog-Wandlers (8) umfasst.
8. System (1) nach Anspruch 2, 5 oder 7, wobei die Messeinheit (3,4) einen Common-Mode-Sensor (4) zur Messung von am Ausgang des Digital-Analog-Wandlers (8) auftretenden Gleichtaktstörungen als Betriebsgröße umfasst.
9. Verfahren zur Digital-Analog-Wandlung eines digitalen
Sollwertes (2) mit einem System (1), wobei der digitale Sollwert (2) an einem Eingang des Systems (1) anliegt, mit folgenden Verfahrenschritten:
- Korrigieren des digitalen Sollwertes (2) in Abhängigkeit mindestens einer Fehlergröße, die eine individuelle Abweichung eines bausteinspezifischen Parameters des Systems (1) von einem idealen Digital-Analog-Wandler (8) beschreibt, und
- Wandeln des korrigierten Sollwertes (6) in einen analogen Sollwert (7) mit einem Digital-Analog-Wandler (8) .
10. Verfahren nach Anspruch 9, wobei eine Betriebsgröße des Systems (1) gemessen wird und der digitale Sollwert (2) in Abhängigkeit der Betriebsgröße korrigiert wird.
11. Verfahren nach Anspruch 10, wobei die Temperatur des Digital-Analog-Wandlers (8) gemessen und als Betriebsgröße verwendet wird.
12. Verfahren nach Anspruch 10 oder 11, wobei am Ausgang des Digital-Analog-Wandlers (8) auftretende Gleichtaktstörungen gemessen und als Betriebsgrößen verwendet werden.
13. Verfahren nach Anspruch 9 bis 12, wobei der Digital- Analog-Wandler (8) anhand einer in einem ID-Speicher (11) des Systems hinterlegten Kennung identifiziert wird und die Fehlergröße anhand der Kennung identifiziert und aus einem externen Speicher (12) ausgelesen wird.
PCT/EP2007/007149 2007-08-13 2007-08-13 Digital-analog-wandler WO2009021533A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/EP2007/007149 WO2009021533A1 (de) 2007-08-13 2007-08-13 Digital-analog-wandler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2007/007149 WO2009021533A1 (de) 2007-08-13 2007-08-13 Digital-analog-wandler

Publications (1)

Publication Number Publication Date
WO2009021533A1 true WO2009021533A1 (de) 2009-02-19

Family

ID=39223015

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2007/007149 WO2009021533A1 (de) 2007-08-13 2007-08-13 Digital-analog-wandler

Country Status (1)

Country Link
WO (1) WO2009021533A1 (de)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58136134A (ja) * 1982-02-08 1983-08-13 Hitachi Ltd デイジタル・アナログ変換装置
JPS6261426A (ja) * 1985-09-11 1987-03-18 Fuji Electric Co Ltd Ｄ／ａ変換装置
JPS62204609A (ja) * 1986-03-05 1987-09-09 Matsushita Electric Ind Co Ltd プリセツトチユ−ナ
US4734873A (en) * 1984-02-02 1988-03-29 Honeywell Inc. Method of digital process variable transmitter calibration and a process variable transmitter system utilizing the same
US5103298A (en) * 1989-09-19 1992-04-07 Ikegami Tsushinki Co., Ltd. Error correction method and circuit for nonlinear quantization circuit
JPH06204870A (ja) * 1992-12-29 1994-07-22 Ando Electric Co Ltd 自動補正機能付ｄ／ａ変換器
US5412343A (en) * 1992-07-30 1995-05-02 U.S. Philips Corporation Common-mode signal sensor
EP0655841A1 (de) * 1993-11-30 1995-05-31 Nokia Mobile Phones Ltd. Offset-Gleichspannungskompensation
JPH08181610A (ja) * 1994-12-22 1996-07-12 Advantest Corp 高速高精度ａｄ変換装置
JPH09148931A (ja) * 1995-11-17 1997-06-06 Advantest Corp Ｄ／ａコンバータの補正回路
DE19710972A1 (de) * 1997-03-17 1998-10-01 Ulrich Kretzschmar Verfahren und Vorrichtung zur Datenübertragung
US6329825B1 (en) * 1998-11-26 2001-12-11 Denso Corporation Sensing apparatus having a sensing bridge circuit and a temperature detecting bridge circuit for detecting a physical quantity and a related temperature compensating method
EP1437832A2 (de) * 2003-01-10 2004-07-14 Matsushita Electric Industrial Co., Ltd. D/A-Wandler mit Versatzkompensationsfunktion und Verfahren zur Kompensation des Versatzes in einem D/A-Wandler
DE102005029464A1 (de) * 2005-06-24 2006-12-28 Infineon Technologies Ag Konzept zum Kompensieren von Piezo-Einflüssen auf eine integrierte Halbleiterschaltung

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58136134A (ja) * 1982-02-08 1983-08-13 Hitachi Ltd デイジタル・アナログ変換装置
US4734873A (en) * 1984-02-02 1988-03-29 Honeywell Inc. Method of digital process variable transmitter calibration and a process variable transmitter system utilizing the same
JPS6261426A (ja) * 1985-09-11 1987-03-18 Fuji Electric Co Ltd Ｄ／ａ変換装置
JPS62204609A (ja) * 1986-03-05 1987-09-09 Matsushita Electric Ind Co Ltd プリセツトチユ−ナ
US5103298A (en) * 1989-09-19 1992-04-07 Ikegami Tsushinki Co., Ltd. Error correction method and circuit for nonlinear quantization circuit
US5412343A (en) * 1992-07-30 1995-05-02 U.S. Philips Corporation Common-mode signal sensor
JPH06204870A (ja) * 1992-12-29 1994-07-22 Ando Electric Co Ltd 自動補正機能付ｄ／ａ変換器
EP0655841A1 (de) * 1993-11-30 1995-05-31 Nokia Mobile Phones Ltd. Offset-Gleichspannungskompensation
JPH08181610A (ja) * 1994-12-22 1996-07-12 Advantest Corp 高速高精度ａｄ変換装置
JPH09148931A (ja) * 1995-11-17 1997-06-06 Advantest Corp Ｄ／ａコンバータの補正回路
DE19710972A1 (de) * 1997-03-17 1998-10-01 Ulrich Kretzschmar Verfahren und Vorrichtung zur Datenübertragung
US6329825B1 (en) * 1998-11-26 2001-12-11 Denso Corporation Sensing apparatus having a sensing bridge circuit and a temperature detecting bridge circuit for detecting a physical quantity and a related temperature compensating method
EP1437832A2 (de) * 2003-01-10 2004-07-14 Matsushita Electric Industrial Co., Ltd. D/A-Wandler mit Versatzkompensationsfunktion und Verfahren zur Kompensation des Versatzes in einem D/A-Wandler
DE102005029464A1 (de) * 2005-06-24 2006-12-28 Infineon Technologies Ag Konzept zum Kompensieren von Piezo-Einflüssen auf eine integrierte Halbleiterschaltung

Similar Documents

Publication Publication Date Title
DE3002208C2 (de)
DE2814754C2 (de) Digital/Analog-Umsetz-System
EP1920259B1 (de) Verfahren zur kalibrierung eines sensors, insbesondere eines gierratensensors
DE10392816B4 (de) Vorrichtung und Verfahren zur Kompensation des Ausgangssignals eines Sensors
DE3446248A1 (de) Sensor zur messung physikalischer groessen und verfahren zum abgleich des sensors
DE102009005770A1 (de) SAR-ADC und Verfahren mit INL-Kompensation
EP2187175B1 (de) Messumformer
DE10314189A1 (de) Verfahren und Vorrichtung zur Kalibrierung eines gewichteten Netzwerks
DE102018114091B4 (de) Verfahren zur Datenwandlung, bei denen ein Zustand basierend auf zeitpunktzugehörigen Linearitätsparametern bestimmt wird, sowie Vorrichtungen und Systeme zur Datenwandlung, eingerichtet, einen Zustand basierend auf zeitpunktzugehörigen Linearitätsparametern zu bestimmen
EP2197117B1 (de) Schaltungseinheit zum Erzeugen einer Ausgangsspannung in Abhängigkeit von einem digitalen Datenwert und Verfahren zum Kalibrieren der Schaltungseinheit
EP0513033B1 (de) Verfahren und anordnung zur umwandlung von digitalen signalen in analoge signale
WO2010106098A1 (de) Feldgerät zur prozessinstrumentierung
DE102018114092B4 (de) Verfahren, Vorrichtungen und Systeme zur Überwachung von Datenwandlern welche einen Kalibrierungsdatensatz aufweisen
DE102010062657A1 (de) Bereitstellung von Kalibrierungsdaten zu Messeinrichtungen
DE102010030845A1 (de) Druckmessvorrichtung und Verfahren zur Druckwertermittlung
EP1776563B1 (de) Adaptive regelvorrichtung, verwendung der regelvorrichtung, sensor mit einer derartigen regelvorrichtung und adaptives verfahren zur selbstkompensation von störsignalen eines sensors
DE4116666A1 (de) Verfahren zur korrektur von messfehlern
WO2009021533A1 (de) Digital-analog-wandler
DE102007022842A1 (de) Verfahren und Messanordnung zur Differenzdruckmessung
DE102018217814B4 (de) Verfahren zur Offsetkalibrierung eines Drehratensensorsignals eines Drehratensensors, System, Computerprogramm
DE10231447B4 (de) Mechanisch elektrischer Wandler
DE10050962A1 (de) Verfahren und Vorrichtung zur Erfassung von Signalen
DE102014109746B4 (de) Verfahren und Vorrichtungen zum Speichern von Parametern
EP2169831B1 (de) Verfahren und Korrekturvorrichtung zur Korrektur eines Offsetfehlers eines Signalwandlers
DE10393178B4 (de) Anordnung aus einem Sensormodul und einem Steuergerät

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07801635

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07801635

Country of ref document: EP

Kind code of ref document: A1