DE10050962A1 - Verfahren und Vorrichtung zur Erfassung von Signalen - Google Patents

Verfahren und Vorrichtung zur Erfassung von Signalen

Info

Publication number
DE10050962A1
DE10050962A1 DE10050962A DE10050962A DE10050962A1 DE 10050962 A1 DE10050962 A1 DE 10050962A1 DE 10050962 A DE10050962 A DE 10050962A DE 10050962 A DE10050962 A DE 10050962A DE 10050962 A1 DE10050962 A1 DE 10050962A1
Authority
DE
Germany
Prior art keywords
signal
reference signal
converted
computer
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10050962A
Other languages
English (en)
Inventor
Axel Aue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE10050962A priority Critical patent/DE10050962A1/de
Priority to US09/975,024 priority patent/US6549149B2/en
Priority to JP2001316184A priority patent/JP3884257B2/ja
Publication of DE10050962A1 publication Critical patent/DE10050962A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1033Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters

Abstract

Verfahren und Vorrichtung zur Erfassung wenigstens eines ersten Signals bei einem Rechner, mit einer Wandlungsvorrichtung, die das erste Signal in ein zweites Signal wandelt, wobei eine Referenzvorrichtung enthalten ist, an welche ein erstes Referenzsignal angelegt wird und welche dieses in ein zweites Referenzsignal wandelt, wobei erste Schaltmittel enthalten sind, durch welche das zweite Referenzsignal zur Wandlervorrichtung schaltbar ist, wobei die Wandlervorrichtung das zweite Referenzsignal in ein drittes Referenzsignal wandelt, wobei weiterhin eine Anpassungsanordnung enthalten ist, welche ebenfalls das zweite Referenzsignal erhält und welche das zweite Referenzsignal in ein viertes Referenzsignal anpasst, wobei wenigstens zweite Schaltmittel enthalten sind, durch welche das vierte Referenzsignal zu der Wandlervorrichtung schaltbar ist und von dieser dann in ein fünftes Referenzsignal gewandelt wird, wobei Vergleichsmittel enthalten sind mit deren Hilfe aus dem dritten und dem fünften Referenzsignal eine Korrekturgröße ermittelt wird, wobei das erste Signal abhängig von der Korrekturgröße erfasst wird.

Description

Stand der Technik
Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Erfassung wenigstens eines Signals bei einem Rechner, wobei das Signal von einer Wandlervorrichtung gewandelt wird gemäß den Oberbegriffen der unabhängigen Ansprüche.
Wandlervorrichtungen, insbesondere Analog-/Digitalwandler und Digital-/Analogwandlerschaltungen, sind aus dem Stand der Technik vielfach bekannt. Solche Wandlervorrichtungen oder auch Signalumsetzer werden im Stand der Technik zur Umwandlung physikalischer Größen, beispielsweise in eine Spannung eingesetzt.
Entsprechende Wandlerbausteine sind aus dem Fachbuch "PC- gesteuerte Meßtechnik" von Klaus Dembowski aus dem Markt- und Technik-Verlag im Jahr 1993 (ISBN 3-87791-516-7), Seiten 169 bis 206 bekannt. Darin ist gezeigt, dass ein Wandlerbaustein in vielen Fällen eine zusätzliche Peripherie aus analogen und digitalen Bauelementen benötigt, um entsprechend arbeiten zu können. Um Signale mehrerer Kanäle erfassen zu können, ist beispielsweise ein Multiplexer nötig.
In der DE 37 00 987 A1 wird eine Einrichtung zur Erfassung eines elektrischen Spannungssignals zur Verarbeitung in einem Mikrorechner vorgeschlagen, in der wenigstens ein Analog-/Digitalwandler mit einer Wortbreite von n Bit vorgesehen ist und bei dem eine Darstellung der zu messenden Spannung durch einen zusätzlichen Digital-/Analogwandler und eine externe Beschaltung zwar mit der gleichen Genauigkeit von n Bit, aber mit einer höheren monotonen Auflösung über den gesamten Messbereich möglich ist. Die vollständige Monotonie des höher aufgelösten Messergebnisses wird dann durch Softwareroutinen im Mikrorechner anhand einfacher Grenzwertvergleiche erzielt.
Die Genauigkeit solcher Wandlervorrichtungen hängt einerseits von dem Signalpegel, insbesondere der Spannung, ab, für den die Wandlervorrichtung bzw. der diese enthaltende Rechner, vorgesehen ist und zum Anderen von der Auflösung der Wandlervorrichtung selbst.
Allgemein ist bekannt mit Hilfe einer Anpassungsanordnung, wie z. B. einem Spannungsteiler eine Signalanpassung durchzuführen.
Ist also der Pegel des zu erfassenden Signals verschieden von dem vorgesehenen Signalpegel am Eingang der Wandlervorrichtung, so könnte zwar eine Signalanpassung über eine Anpassungsanordnung erfolgen, wobei sich aber Ungenauigkeiten der Anpassungsanordnung direkt im Wandlungsergebnis niederschlagen. Ist also der Signalpegel des zu messenden bzw. des zu wandelnden Signals gegenüber dem für die Wandlervorrichtung, insbesondere dem A/D-Wandler vorgesehenen maximalen Signalpegel, verschieden, insbesondere höher, so könnte diese über eine Anpassungsanordnung, insbesondere einen Spannungsteiler, nur mit geringerer Genauigkeit gewandelt werden. Einflussgrößen dabei sind beispielsweise die Temperatur, Ungenauigkeiten der Anpassungsanordnung insbesondere der Widerstände eines Spannungsteilers sowie Alterungserscheinungen, insbesondere der Widerstände des Spannungsteilers. Dieser Genauigkeitsverlust macht sich insofern sehr störend bemerkbar, da die Ungenauigkeiten der Wandlervorrichtung selbst, beispielsweise durch Nichtlinearitäten bzw. Offset, in der Regel um eine 10er-Potenz geringer ausfallen als die Ungenauigkeiten der Anpassungsanordnung, insbesondere des Spannungsteilers.
Ziel der Erfindung ist es somit, den Genauigkeitsverlust bei Verwendung einer Anpassungsanordnung, welche die Eingangssignale bzw. den Eingangssignalpegel an die vorgesehenen Signale der Wandlervorrichtung bzw. des die Wandlervorrichtung enthaltenden Rechners anpasst, zu kompensieren bzw. eine Erhöhung der Genauigkeit zu erreichen. Es soll also eine diesbezügliche Verbesserung der Eigenschaften einer Wandlervorrichtung insbesondere eines Analog-/Digitalwandlers zu erzielen. Im konkreten Fall des Analog-/Digitalwandlers heißt das, dass beispielsweise ein 5 V-Eingangssignal über einen Spannungsteiler als Anpassungsanordnung an einen 3 V-Analog-/Digitalwandler bzw. den entsprechenden Eingang eines Rechners aufgeschalten und ohne Genauigkeitsverlust gewandelt werden kann.
Vorteile der Erfindung
Erreicht wird dieses Ziel durch ein Verfahren und eine Vorrichtung zur Erfassung wenigstens eines ersten Signals bei einem Rechner, wobei das erste Signal in ein zweites Signal durch eine Wandlervorrichtung gewandelt wird. Dabei wird vorteilhafter Weise ein erstes Referenzsignal an einer Referenzvorrichtung angelegt, welche dieses in ein zweites Referenzsignal wandelt, wobei das zweite Referenzsignal zu einer Wandlervorrichtung geschaltet und von dieser in ein drittes Referenzsignal gewandelt wird, wobei das zweite Referenzsignal ebenfalls zu einer Anpassungsanordnung geschaltet wird, welche das zweite Referenzsignal in ein viertes Referenzsignal anpasst, wobei das vierte Referenzsignal ebenfalls zur Wandlervorrichtung geschaltet und von dieser in ein fünftes Referenzsignal gewandelt wird, wobei aus einem Vergleich des dritten Referenzsignals und des fünften Referenzsignals in dem Rechner eine Korrekturgröße ermittelt wird und das erste Signal abhängig von dieser Korrekturgröße erfasst wird.
In einer zweckmäßigen Ausführungsform wird das erste Signal abhängig von der Korrekturgröße derart erfasst, dass das erste Signal abhängig von der Korrekturgröße in das zweite Signal gewandelt und das erste Signal durch Auswertung des zweiten Signals erfasst wird, die ermittelte Korrekturgröße also bei der Wandlung selbst Einfluss findet.
Eine nächste zweckmäßige Ausführungsform ist dadurch gekennzeichnet, dass das erste Signal abhängig von der Korrekturgröße derart erfasst wird, dass das erste Signal in das zweite Signal gewandelt wird und das zweite Signal abhängig von der Korrekturgröße in ein drittes Signal angepasst wird, wobei das erste Signal dann durch Auswertung des dritten Signals erfasst wird, also das aus dem ersten Signal gewandelte zweite Signal mit der Korrekturgröße verknüpft bzw. beaufschlagt wird.
Dadurch kann vorteilhafter Weise ein Rechner mit einer ersten Spannung, z. B. 3 V, Signale mit davon verschiedener, insbesondere höherer Spannung, z. B. 5 V, mit einer normalen Anpassungsanordnung, wie beispielsweise einem externen oder internen Spannungsteiler mit stark verbesserter Genauigkeit wandeln, insbesondere bei einem Eingangssignal mit einer Spannung, die höher liegt als die Spannung, mit welcher der Rechner arbeitet.
Dadurch können Prozesskosten im Rechner für eine spezielle, meist zusätzliche Wandlervorrichtung, insbesondere einen Analog-/Digitalwandler, mit einer von der Rechnerspannung verschiedenen Spannung entfallen. Dem gegenüber entstehen nur geringe zusätzliche Kosten durch die Integration bzw. Anbringung der erfindungsgemäßen Vorrichtung bzw. der noch nicht enthaltenen Elemente und Verbindungen davon.
Die Korrekturgröße ist vorteilhafter Weise wiederholt in vorgebbaren gleichen oder unterschiedlichen Zeitabständen und/oder abhängig von Zeitpunkten bestimmter Ereignisse, beispielsweise der getakteten Signalerfassung, ermittelbar. Somit kann vorteilhafter Weise dieses Verfahren mehrfach auch im Betrieb des Rechners angewendet werden, um beispielsweise temperaturabhängige Veränderungen oder Leckströme zu kompensieren. Auch alterungsbedingte Veränderungen bezüglich der Anpassungsanordnung sind so eliminierbar, wodurch auch ein diesbezüglicher Genauigkeitsverlust zumindest ausgeglichen, im allgemeinen sogar eine deutliche Genauigkeitserhöhung erzielt werden kann, da auch interne Ungenauigkeiten, also solche, die nicht ausschließlich in der Anpassungsanordnung begründet liegen erfindungsgemäß kompensierbar sind.
Weiterhin von Vorteil ist, dass das erste Referenzsignal derart variabel vorgebbar ist, dass das durch die Wandlungsvorrichtung gewandelte dritte Referenzsignal und das erste Referenzsignal innerhalb vorgebbarer Toleranzen übereinstimmen, insbesondere dass diese bei einer gewünschten Toleranz von 0 identisch sind. Bei einem Digital-/Analogumsetzer als Referenzvorrichtung heißt das konkret, dass die Spannung sehr genau angelegt werden kann, da über die gleiche bzw. gleich dimensionierte Schaltung, Spannung zurückgelesen wird und damit die digitalanalog umgesetzte Spannung nachgeregelt werden kann. Zweckmäßiger­ weise können durch diesen Regelmechanismus Anpassungsanordnungen geringerer Genauigkeit und damit kostengünstigere Anpassungsanordnungen Verwendung finden.
Weitere Vorteile und vorteilhafte Ausgestaltungen ergeben sich aus der nachfolgenden Beschreibung sowie den Ansprüchen.
Zeichnung
Die Erfindung wird nachfolgend anhand der in der Zeichnung dargestellten Figuren näher erläutert.
Dabei zeigt Fig. 1 schematisch eine erfindungsgemäße Anordnung mit bzw. in einem Rechner.
Fig. 2 zeigt ein spezielles Ausführungsbeispiel mit einem Analog-/Digitalwandler, einem Digital-/Analogwandler, Transistoren als Schaltmittel und einem Spannungsteiler.
In Fig. 3 ist ein Ablaufdiagramm des erfindungsgemäßen Verfahrens dargestellt.
Beschreibung der Ausführungsbeispiele
Fig. 1 zeigt einen Rechner 100, der beispielsweise zur Steuerung von Betriebsabläufen bei einem Fahrzeug eingesetzt wird mit einer Recheneinheit bzw. Verarbeitungseinheit 106 und einem dieser zugeordneten Speicher 105. Dabei sind aus Gründen der Übersichtlichkeit die Ein-/Ausgangssignalpfade symbolisch mit Doppelpfeilen 110 und 111 dargestellt. 101 zeigt eine Anpassungsanordnung zur Anpassung eines angelegten Signals S1 und die Eigenschaften der im Rechner 100 verarbeiteten Signale. Mit 103 ist eine Referenzvorrichtung dargestellt, an welche ein Referenzsignal Rs1 angelegt wird und welche dieses gewandelt (Rs2) an Punkt I zur Verfügung stellt. Das Referenzsignal Rs1 ist dabei vorgebbar und kann insbesondere automatisch, beispielsweise durch die Recheneinheit 106, generiert werden. Mit 107 ist dabei ein erstes Schaltmittel dargestellt, mit welchem das gewandelte erste Referenzsignal, also Referenzsignal Rs2 an Punkt I zu Punkt III durchschaltbar ist. Das Signal wird durchgeschalten durch Anlegen eines Ansteuersignals As107.
Dann liegt das Signal an der Wandlervorrichtung 102 im Punkt III an und kann von dieser gewandelt werden. Dieses gewandelte Signal Rs3 kann dann in einer Speichereinrichtung, beispielsweise 105, oder einer speziell dafür vorgesehenen weiteren Speichereinrichtung abgelegt werden. Gleichzeitig liegt das als Referenzsignal Rs1 gewandelte Signal Rs2 in Punkt V an der Anpassungsanordnung 101 an, wird dort angepasst und liegt in Punkt IV als Referenzsignal Rs4 vor. Optional kann mit 108 ein weiteres Schaltmittel vorgesehen sein, welches das Referenzsignal Rs2 aktiv von Punkt I nach Punkt V durchschaltet, was durch anlegen eines Ansteuersignals As108 erfolgen kann.
Mit Schaltmittel 109 wird dann das Referenzsignal Rs4 von Punkt IV nach Punkt III durchgeschaltet, was durch Aufschalten eines Ansteuersignals As109 geschehen kann. Dieses über die Anpassungsschaltung 101 geführte Referenzsignal Rs4 wird dann ebenfalls in der Wandlervorrichtung 102 gewandelt (Rs5) und in einem Speicher, insbesondere Speicher 105 oder einem extra dafür vorgesehenen Speicher abgelegt oder auch sofort mit dem vorherigen Referenzsignal Rs3 verglichen.
Dieser Vergleich kann einerseits von der Verarbeitungs- bzw. Recheneinheit 106 ausgeführt werden oder optional von einer speziell dafür vorgesehenen Vergleichsvorrichtung 104. Während der Referenzierung, also der Durchschaltung und Verarbeitung der Referenzsignale liegt zweckmäßigerweise kein zusätzliches Eingangssignal S1 an.
Das erfindungsgemäße Prinzip ist also das Einspeisen eines genauen Signals an Punkt I, die Messung bzw. Erfassung dieses Signals über die Wandlervorrichtung 102, wobei das genaue Signal an Punkt I zusätzlich über die Anpassungsanordnung 101 geführt wird. Ein Vergleich der beiden gewandelten Signale (Rs3 und Rs5) ermöglicht dann die Ermittlung eines Korrekturfaktors, welcher Temperatureinflüsse, Alterungserscheinungen und sonstige Einflussgrößen, bezogen auf die Genauigkeit der Wandlung, ausgleicht.
Die Anpassungsanordnung und die Zuleitungen dazu können einerseits außerhalb des Rechners 100 angebracht und verbunden sein oder auch in diesen integriert sein, was durch die Darstellung des Rechners 100a optional angedeutet ist.
Als Schaltmittel sind Transistoren, gesteuerte Schalter usw. einsetzbar. Ebenso ist als Anpassungsanordnung eine Komparatoranordnung, insbesondere mit Schwellwertvergleich, oder eine Spannungsteilerschaltung usw. verwendbar. Die Referenzvorrichtung kann ein Wandler, z. B. ein Frequenz- Spannungs-Wandler oder ein Digital-Analog (D/A)-Wandler, ein Signalgenerator, usw. sein. Ebenso sind für die Wandlervorrichtung verschiedene Ausführungsformen, wie ein A/D-Wandler, Spannungs-Frequenz-Wandler, usw. denkbar.
Fig. 2 zeigt ein konkretes Ausführungsbeispiel der erfindungsgemäßen Vorrichtung, bei welchem als Wandlervorrichtung ein Analog-/Digitalwandler 102e und als Referenzvorrichtung ein Digital-/Analogwandler 103e eingesetzt werden.
Wie bereits in der Einleitung erwähnt, wird bei Einsatz mehrerer Signalkanäle ein Analog-/Digital- Eingangsmultiplexer, hier angedeutet durch die Transistoren 202, 109e und 204, im Rechner 100ae eingesetzt. Um den Fehler bei den Transistoren gering zu halten, können diese jeweils gleich gewählt werden, wobei für 201, 108e, 205 sowie 202, 109e und 204 jeweils als Gruppe unterschiedlich ausgebildet sein können.
Die Benummerung in Fig. 2 ist so gewählt, dass Elemente, die gegenüber Fig. 1 für diese spezielle Ausführungsform genauer spezifiziert sind, mit "e" wie "example" ergänzt sind, d. h. die Wandlervorrichtung 102 und die Referenzvorrichtung 103 aus Fig. 1 sind in der speziellen Ausführungsform durch einen A/D-Wandler 102e und einen D/A- Wandler 103e dargestellt.
Entsprechend der Anzahl der Kanäle wird für jeden Kanal ein Eingangspin P benötigt, wodurch entsprechend eine Transistoranordnung, bestehend aus den Transistoren 201, 108e und 205, dargestellt ist.
Die Anpassungsanordnung, hier 101e als Spannungsteiler, bestehend aus den Widerständen 206 und 207, ist im Ausführungsbeispiel in Fig. 2 in den Rechner 100ae integriert, kann aber, wie in Fig. 1 dargestellt, ebenso außerhalb des Rechners lokalisiert sein und lediglich erfindungsgemäß mit diesem verbunden sein.
Weitere sonstige Transistoren entsprechend der Verwendung mehrerer Kanäle sind mit 204 und 205 angedeutet. Die Transistoren 201 und 202 werden dabei zweckmäßiger Weise als Schaltmittel 107e verwendet und entsprechend zur Durchschaltung von Punkt I nach Punkt III angesteuert. Schaltmittel 109 entspricht Transistor 109e und Schaltmittel 108 entspricht Transistor 108e. Die in Fig. 1 dargestellten Ansteuersignale schalten über die Steuerpins der Transistoren.
Die beiden Widerstände 206 und 207 der Anpassungsanordnung 101e weisen z. B. eine Genauigkeit von 1% auf. Dies liegt üblicherweise um wenigstens eine 10er-Potenz über den Genauigkeiten eines üblichen Analog-/Digitalwandlers, die in der Größenordnung von 0,1% liegen. Diese Genauigkeitseinbuße kann erfindungsgemäß kompensiert werden. Signal S1 entspricht hier in Fig. 2 einer vor Widerstand 203 anliegenden Spannung Us1, der am Pin in Punkt V dem Rechner zugeführt wird. Diese Spannung Us1 bzw. das Signal S1 wird mit vorhergehender Referenzierung der erfindungsgemäßen Vorrichtung dann mit sehr hoher Genauigkeit durch die Wandlervorrichtung, insbesondere den A/D-Wandler 102e, in Signal 52 gewandelt und damit erfasst. Bei Verwendung mehrerer Kanäle ist der Analog-/Digital-Eingangsmultiplexer, bestehend aus den Transistoren 202, 109e und 204, durch eine Multiplexersoftware angesteuert. Diese Multiplexersoftware kann auch zur Ansteuerung der Transistoren 201, 108e und 205 entsprechend der Kanalzahl eingesetzt werden.
Der konkrete Ablauf der Ansteuerung bzw. des Verfahrens wird in Fig. 3 anhand eines Flussdiagramms nochmals erläutert.
In Block 300 erfolgt der Start des Verfahrens. In Block 301 wird ein Referenzsignal Rs1 an der Referenzvorrichtung 103 eingespeist und von dieser zu einem Referenzsignal Rs2 am Punkt I gewandelt. Bezogen auf das konkrete Ausführungsbeispiel in Fig. 2 heißt das, dass aus einem vorgebbaren, insbesondere durch die Recheneinheit 106, digitalen Referenzsignal durch den Digital-/Analogumsetzer 103e am Punkt I eine analoge Spannung als Referenzsignal Rs2 eingestellt wird.
Nachfolgend wird dieses Referenzsignal Rs2 in Block 302 zu Punkt III durchgeschaltet, was durch Schaltmittel 107 und Ansteuersignal As107 geschieht. Bezogen auf das konkrete Ausführungsbeispiel bedeutet dies, dass die Transistoren 201 und 202 durch ein Ansteuersignal an den Ansteuerpin leitend bzw. durchgeschalten werden, also das Schaltmittel 107e durchschaltet, so dass die eingestellte Spannung als Referenzsignal Rs2 am Punkt III an der Wandlervorrichtung, hier speziell dem Analog-/Digitalwandler 102e anliegt.
In Block 303 wird dann das im Punkt III anliegende Referenzsignal Rs2 durch die Wandlervorrichtung 102 in ein Referenzsignal Rs3 gewandelt. Insbesondere wird dieses Referenzsignal Rs3 in einem dafür vorgesehenen Speicher, beispielsweise Speicher 105 abgelegt. Auf Fig. 2 bezogen bedeutet dies wieder, dass die eingestellte Spannung als Referenzsignal Rs2 im Punkt III durch den Analog-/Digitalwandler 102e in eine digitale Größe als Referenzsignal Rs3 rückgewandelt und abgespeichert wird. Diese Signalhaltung bzw. Signalspeicherung von Rs3 muss dabei nur so lange erfolgen, bis nachfolgend Rs5 zum Vergleich vorliegt und kann auch durch flüchtige andere Speichermedien erfolgen.
Nachfolgend wird in Block 304 das Referenzsignal Rs2 an die Anpassungsanordnung 101 geleitet. Dies kann beispielsweise gesteuert durch Verwendung des Schaltmittels 108 und Ansteuersignal As108 geschehen. Wieder bezogen auf Fig. 2 bedeutet dies, dass der Transistor 108e die eingestellte Spannung als Referenzsignal Rs2 an Punkt I auf Punkt V vor die Anpassungsanordnung 101e, hier ein Spannungsteiler mit den Widerständen 206 und 207, durchschaltet.
Im nachfolgenden Block 305 wird nun das durch die Anpassungsvorrichtung bzw. Anpassungsanordung das Referenzsignal Rs2 in Referenzsignal Rs4 in Punkt IV gewandelt bzw. angepasst und im Weiteren durch Schaltmittel 109 und Ansteuersignal As109 zu Punkt III durchgeschalten, wobei das anstehende Referenzsignal Rs4 nun durch die Wandlervorrichtung 102 in ein Referenzsignal Rs5 umgesetzt wird. Bezogen auf Fig. 2 bedeutet dies wieder, dass das zum Punkt V durchgeschaltene Referenzsignal Rs2 über den Spannungsteiler 101e in das Referenzsignal Rs4 in Punkt IV verändert wird. Der Transistor 109e schaltet dann bedingt durch eine Ansteuerung an seinem Steuerpin dieses Signal Rs4, also die dort anliegende Spannung auf Punkt III, wo sie durch den Analog-/Digitumsetzer 102e in ein digitales Signal Rs5 gewandelt wird.
In Block 306 erfolgt nun der Vergleich der beiden erzeugten Referenzsignale Rs3 und Rs5. Dies kann einerseits durch Differenzbildung, Schwellwertvergleich, Verhältnisbildung usw. geschehen. In einer speziellen Ausführungsform wird hier die Differenz der Referenzsignale Rs3 und Rs5 gebildet. Durch den Vergleich entsteht dabei eine Korrekturgröße, die im Weiteren eingesetzt wird und welche die herrschende Situation, bezogen auf die Genauigkeit bzw. Ungenauigkeit mit Blick auf Temperatureinfluss, Ungenauigkeiten der Anpassungsanordnung usw. widerspiegelt.
Im Block 307 wird nun die ermittelte Korrekturgröße gespeichert. Diese kann dann je nach gewünschter Kompensation bzw. Ermittlung der Korrekturgröße an diese dann als Korrekturfaktor, Korrektursummant usw. eingesetzt werden.
In Abfrage 308 wird festgestellt, ob das Verfahren weiter fortgesetzt werden soll oder beendet ist. Dies bedeutet, ob noch weiterhin entweder wie beschrieben referenziert werden soll oder ein am Eingang anliegendes Signal S1 bzw. die Spannung Us1 gewandelt wird oder nicht. Ein Abbruch an dieser Stelle kann beispielsweise durch eine vorgebbare Abbruchbedingung ausgeführt werden, wodurch dann zum Ende des Verfahrens in Block 310 verzweigt wird.
Wird das Verfahren fortgesetzt, gelangt man zur Abfrage 309. Darin wird abgefragt, ob wie vorab beschrieben eine Referenzierung stattfindet oder ob mit Hilfe der ermittelten Korrekturgröße ein anstehendes Signal S1 bzw. Us1 gewandelt werden soll. Ist dies der Fall, gelangt man zu Block 310; ansonsten wird die Referenzierung ab Block 301 erneut durchlaufen. Dabei können die Bedingungen (auch in Block 308) vorgegeben oder als Zeitbedingung (Takt) oder auch ereignisgesteuert zugrundegelegt werden.
In Block 311 wird die anliegende Spannung Us1 bzw. das anliegende Signal S1 an Pin P durch die Anpassungsanordnung angepasst und auf Punkt III durchgeschaltet; entweder durch Schaltmittel 109 mit Ansteuersignal As109 oder die Spannung mit Transistor 109e.
Im nachfolgenden Block 312 wird das im Punkt III anliegende Signal bzw. die dort anliegende Spannung durch die Wandlervorrichtung 102, insbesondere den Analog-/Digitalwandler 102e in das Signal S2, insbesondere ein digitales Signal gewandelt.
Die Wandlung kann dann einerseits so erfolgen, dass die Wandlungsvorrichtung das im Punkt III anliegende Signal unter Berücksichtigung der Korrekturgröße in Signal S2 umsetzt, so dass bereits bei der Umsetzung bzw. Signalwandlung die Ungenauigkeiten kompensiert werden. Zum Anderen kann eine Wandlung des Signals im Punkt III einfach erfolgen und mit dem entstehenden Signal S2 wird dann die Korrekturgröße beispielsweise als Faktor oder Summand verknüpft, um ein Signal S3 zu erhalten, welches dann das Signal S1 repräsentiert, wodurch also Signal S1 erfasst wird und welches dann mit kompensierten Ungenauigkeiten vorliegt. Dies kann beispielsweise durch die Verarbeitungseinheit 106 oder auch optional durch die spezielle Vergleichsvorrichtung 104 bezüglich der Referenzierung erfolgen.
Das gezeigte Verfahren bzw. die einzelnen Schritte sind auch in Software z. B. als Rechnerprogramm mit Programm-Code- Mitteln darstellbar. Dabei werden die einzelnen Schritte z. B. ablauf- oder zeitgesteuert aus einem Steuer- bzw. Rechnerprogramm heraus ausgeführt, welches dann seinerseits als Rechnerprogrammprodukt mit Programm-Code-Mitteln auf einem beliebigen rechnerlesbaren Datenträger (CD-ROM, EEPROM, Flash, RAM, Diskette, usw.) gespeichert werden kann.
Bei einem speziellen Ausführungsbeispiel wird ein 3 V- oder 3,3 V-A/D-Wandler mit einem 5 V-Eingangssignal unter Zuhilfenahme eines Spannungsteilers beaufschlagt. Bezogen auf dieses Ausführungsbeispiel sind prinzipiell auch geringere als 3,3 V-Rechner bzw. entsprechende A/D-Wandler mit diesem Verfahren betreibbar. Das heißt, es kann die Auflösung auch bei geringerer Spannung erreicht bzw. die Genauigkeit erhalten bzw. verbessert werden. Damit sind die bereits genannten Vorteile sowie die weiteren sich aus der Beschreibung und den Ansprüchen ergebenden Vorteile erzielbar.

Claims (14)

1. Verfahren zur Erfassung wenigstens eines ersten Signals bei einem Rechner, wobei das erste Signal in ein zweites Signal gewandelt wird, dadurch gekennzeichnet, dass ein erstes Referenzsignal an einer Referenzvorrichtung angelegt wird, welche dieses in ein zweites Referenzsignal wandelt, wobei das zweite Referenzsignal zu einer Wandlervorrichtung geschaltet und von dieser in ein drittes Referenzsignal gewandelt wird, wobei das zweite Referenzsignal ebenfalls zu einer Anpassungsanordnung geschaltet wird, welche das zweite Referenzsignal in ein viertes Referenzsignal anpasst, wobei das Vierte Referenzsignal ebenfalls zur Wandlervorrichtung geschaltet und von dieser in ein fünftes Referenzsignal gewandelt wird, wobei aus einem Vergleich des dritten Referenzsignals und des fünften Referenzsignals in dem Rechner eine Korrekturgröße ermittelt wird und das erste Signal abhängig von dieser Korrekturgröße erfasst wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das erste Signal abhängig von der Korrekturgröße derart erfasst wird, dass das erste Signal abhängig von der Korrekturgröße in das zweite Signal gewandelt wird und das erste Signal durch Auswertung des zweiten Signals erfasst wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das erste Signal abhängig von der Korrekturgröße derart erfasst wird, dass das erste Signal in das zweite Signal gewandelt wird und das zweite Signal abhängig von der Korrekturgröße in ein drittes Signal angepasst wird, wobei das erste Signal dann durch Auswertung des dritten Signals erfasst wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das erste Signal einen maximalen Pegel aufweist, welcher höher ist als der maximale Pegel des zweiten Referenzsignals.
5. Verfahren nach Anspruch 1 oder 2 oder 3, dadurch gekennzeichnet, dass die Korrekturgröße wiederholt in vorgebbaren, gleichen oder unterschiedlichen Zeitabständen und/oder abhängig von Zeitpunkten bestimmter Ereignisse, insbesondere der Signalerfassung, ermittelt wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das erste Referenzsignal derart variabel vorgebbar ist, dass das durch die Wandlungsvorrichtung gewandelte dritte Referenzsignal und das erste Referenzsignal innerhalb vorgebbarer Toleranzen übereinstimmen, insbesondere identisch sind.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass Signale erster und zweiter Art unterschieden werden, wobei das zweite und das vierte Referenzsignal, sowie das erste Signal Signale erster Art sind und das erste, das dritte und das fünfte Referenzsignal sowie das zweite Signal Signale zweiter Art sind.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Signale erster Art kontinuierlichen, insbesondere analogen, Signalen entsprechen und dass die Signale zweiter Art diskreten, insbesondere digitalen, Signalen entsprechen.
9. Vorrichtung zur Erfassung wenigstens eines ersten Signals bei einem Rechner, mit einer Wandlungsvorrichtung, die das erste Signal in ein zweites Signal wandelt, dadurch gekennzeichnet, dass eine Referenzvorrichtung enthalten ist, an welche ein erstes Referenzsignal angelegt wird und welche dieses in ein zweites Referenzsignal wandelt, wobei erste Schaltmittel enthalten sind, durch welche das zweite Referenzsignal zur Wandlervorrichtung schaltbar ist, wobei die Wandlervorrichtung das zweite Referenzsignal in ein drittes Referenzsignal wandelt, wobei weiterhin eine Anpassungsanordnung enthalten ist, welche ebenfalls das zweite Referenzsignal erhält und welche das zweite Referenzsignal in ein viertes Referenzsignal anpasst, wobei wenigstens zweite Schaltmittel enthalten sind, durch welche das vierte Referenzsignal zu der Wandlervorrichtung schaltbar ist und von dieser dann in ein fünftes Referenzsignal gewandelt wird, wobei Vergleichsmittel enthalten sind mit deren Hilfe aus dem dritten und dem fünften Referenzsignal eine Korrekturgröße ermittelt wird, wobei das erste Signal abhängig von der Korrekturgröße erfasst wird.
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass dritte Schaltmittel enthalten sind, durch welche das zweite Referenzsignal zur Anpassungsanordnung schaltbar ist.
11. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die Wandlervorrichtung als ein Analog-Digital-Wandler, die Referenzvorrichtung als ein Digital-Analog-Wandler und die Anpassungsanordnug als eine Spanunngsteilerschaltung ausgebildet ist.
12. Rechner, welcher mit einer Vorrichtung gemäß einem der Ansprüche 9 bis 11 in Verbindung steht und/oder diese enthält.
13. Rechnerprogramm mit Programmcodemitteln, um alle Schritte des Verfahrens nach wenigstens einem der Ansprüche 1 bis 8 durchzuführen wenn das Programm auf einem Rechner unter Verwendung einer Vorrichtung nach einem der Ansprüche 9 bis 11 ausgeführt wird.
14. Rechnerprogrammprodukt mit Programmcodemitteln, die auf einem rechnerlesbaren Datenträger gespeichert sind, um das Verfahren nach wenigstens einem der Ansprüche 1 bis 8 durchzuführen, wenn das Programmprodukt auf einem Rechner unter Verwendung einer Vorrichtung nach einem der Ansprüche 9 bis 11 ausgeführt wird.
DE10050962A 2000-10-13 2000-10-13 Verfahren und Vorrichtung zur Erfassung von Signalen Ceased DE10050962A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10050962A DE10050962A1 (de) 2000-10-13 2000-10-13 Verfahren und Vorrichtung zur Erfassung von Signalen
US09/975,024 US6549149B2 (en) 2000-10-13 2001-10-10 Method and device for detecting signals
JP2001316184A JP3884257B2 (ja) 2000-10-13 2001-10-15 信号検出方法,その装置,計算機,コンピュータプログラム,記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10050962A DE10050962A1 (de) 2000-10-13 2000-10-13 Verfahren und Vorrichtung zur Erfassung von Signalen

Publications (1)

Publication Number Publication Date
DE10050962A1 true DE10050962A1 (de) 2002-04-18

Family

ID=7659788

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10050962A Ceased DE10050962A1 (de) 2000-10-13 2000-10-13 Verfahren und Vorrichtung zur Erfassung von Signalen

Country Status (3)

Country Link
US (1) US6549149B2 (de)
JP (1) JP3884257B2 (de)
DE (1) DE10050962A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012219592B4 (de) 2011-10-26 2018-09-13 Htc Corporation Elektronisches Gerät und Verfahren zum Ansteuern eines internen Funktionsblocks eines Prozessors des elektronischen Geräts zum Betrieb im linearen Bereich

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030034987A1 (en) * 2001-08-17 2003-02-20 William Webb Handheld computer having moveable segments that can be adjusted to affect a size of the handheld computer
JP4798610B2 (ja) * 2006-01-13 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US8126519B2 (en) * 2007-08-31 2012-02-28 Hewlett-Packard Development Company, L.P. Housing for mobile computing device having construction to slide and pivot into multiple positions
US8233948B2 (en) * 2007-12-11 2012-07-31 Hewlett-Packard Development Company, L.P. Slider assembly for a housing of a mobile computing device
GB2476987B (en) * 2010-01-19 2013-11-27 Haim Cohen Transaction card with improved security features

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3700987C2 (de) 1987-01-15 1995-12-07 Bosch Gmbh Robert Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung in einem Mikrorechner
US4942401A (en) * 1989-02-24 1990-07-17 John Fluke Mfg. Co., Inc. Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset
US5673047A (en) * 1995-06-06 1997-09-30 Analog Devices, Inc. Gain-compensating differential reference circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012219592B4 (de) 2011-10-26 2018-09-13 Htc Corporation Elektronisches Gerät und Verfahren zum Ansteuern eines internen Funktionsblocks eines Prozessors des elektronischen Geräts zum Betrieb im linearen Bereich

Also Published As

Publication number Publication date
US20020084926A1 (en) 2002-07-04
JP3884257B2 (ja) 2007-02-21
US6549149B2 (en) 2003-04-15
JP2002185326A (ja) 2002-06-28

Similar Documents

Publication Publication Date Title
DE3902313C2 (de) Analog /Digitalwandler
DE3836812C2 (de)
DE3002992C2 (de) Verfahren und Vorrichtung zur Analog/Digital-Umsetzung
EP1154565B1 (de) Verstärkerschaltung mit Offset-Kompensation, insbesondere für digitale Modulationseinrichtungen
DE2713714A1 (de) Abtast-speicher-schaltung
EP0169414A2 (de) Verfahren zur Temperaturkompensation und Messschaltung hierfür
DE3020606A1 (de) Datensammeleinrichtung fuer ein automobil
DE102007046560A1 (de) Feldgerät mit einem Analogausgang
DE2847857C2 (de) Verfahren zur optischen Zeichenerkennung
DE2125897A1 (de) Vorrichtung und Verfahren zur Um Setzung von digitalen in analoge Signale
EP1039357A2 (de) Einrichtung zum Einstellen von Betriebsgrössen in mehreren programmierbaren integrierten Schaltungen
DE2800645B2 (de) Schaltungsanordnung zum Erfassen und Umwandlen von analogdaten in digitale Daten
DE19511381A1 (de) Steuerungssystem für einen Elektromotor sowie System und Verfahren zur A/D-Umsetzung
DE102004035503B4 (de) Nichtlinearitätskorrekturverfahren und -vorrichtung für Ausgangsdaten einer A/D-Wandlung
DE102012201711A1 (de) Empfangsanordnung für ein Steuergerät in einem Fahrzeug und Verfahren zum Erzeugen eines Synchronisationspulses
DE10050962A1 (de) Verfahren und Vorrichtung zur Erfassung von Signalen
DE102019210566A1 (de) Vorrichtung und Verfahren zum Messen eines durch eine PWM-angesteuerte induktive Last fließenden Stromes
DE4310859A1 (de) Verfahren und Vorrichtung zur Positionierung einer Verstelleinrichtung
WO1991012668A1 (de) Verfahren zum umsetzen einer analogen spannung in einen digitalwert
EP2190121B1 (de) Mehrkanaliger AD-Wandler
DE19860465A1 (de) Verfahren und Vorrichtung zur Kodierung der Adressen von baugleichen Funktionseinheiten
EP1636906B1 (de) Elektronischer schaltkreis zur messgrössenerfassung
DE3700987C2 (de) Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung in einem Mikrorechner
DE60023838T2 (de) Verfahren und Vorrichtung zum Erzeugen von Steuerparametern in einem Steuersystem
EP1552616B1 (de) Verfahren und vorrichtung zur wandlung eines analogen signals in ein digitales signal

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection