JP2002185326A - 信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体 - Google Patents
信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体Info
- Publication number
- JP2002185326A JP2002185326A JP2001316184A JP2001316184A JP2002185326A JP 2002185326 A JP2002185326 A JP 2002185326A JP 2001316184 A JP2001316184 A JP 2001316184A JP 2001316184 A JP2001316184 A JP 2001316184A JP 2002185326 A JP2002185326 A JP 2002185326A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference signal
- converter
- computer
- correction amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 入力信号の変換器装置の予め設定される信号
レベルに適合させる適合装置を使用する場合において，
精度損失を補償し，精度を向上させる。 【解決手段】 第１の基準信号が基準装置に印加され
て，基準装置は，第１の基準信号を第２の基準信号に変
換し，第２の基準信号が変換器装置に接続されて，変換
器装置は第３の基準信号に変換し，第２の基準信号が適
合装置に接続されて，適合装置は第２の基準信号を第４
の基準信号になるように適合し，第４の基準信号が変換
器装置に接続されて，変換器装置は第５の基準信号に変
換し，第３の基準信号と第５の基準信号との比較に基づ
いて，計算機内で補正量を求め，かつ求められた補正量
に従って第１の信号が検出される。
レベルに適合させる適合装置を使用する場合において，
精度損失を補償し，精度を向上させる。 【解決手段】 第１の基準信号が基準装置に印加され
て，基準装置は，第１の基準信号を第２の基準信号に変
換し，第２の基準信号が変換器装置に接続されて，変換
器装置は第３の基準信号に変換し，第２の基準信号が適
合装置に接続されて，適合装置は第２の基準信号を第４
の基準信号になるように適合し，第４の基準信号が変換
器装置に接続されて，変換器装置は第５の基準信号に変
換し，第３の基準信号と第５の基準信号との比較に基づ
いて，計算機内で補正量を求め，かつ求められた補正量
に従って第１の信号が検出される。
Description
【０００１】
【発明の属する技術分野】本発明は，信号検出方法，そ
の装置，計算機，コンピュータプログラム，記録媒体に
関し，計算機における信号検出方法等に関する。
の装置，計算機，コンピュータプログラム，記録媒体に
関し，計算機における信号検出方法等に関する。
【０００２】
【従来の技術】従来においては，各種変換器装置（例え
ばアナログ／デジタル変換器及びデジタル／アナログ変
換器回路）が既知である。かかる変換器装置又は信号変
換器も，物理的な変量を，例えば電圧に変換するために
使用される。
ばアナログ／デジタル変換器及びデジタル／アナログ変
換器回路）が既知である。かかる変換器装置又は信号変
換器も，物理的な変量を，例えば電圧に変換するために
使用される。
【０００３】上記変換器モジュールは，マルクト ウン
ト テヒニーク（Ｍａｒｋｔ−ｕｎｄ Ｔｅｃｈｎｉ
ｋ）出版から１９９３年に出された，クラウス・デムボ
ウスキー（Ｋｌａｕｓ Ｄｅｍｂｏｗｓｋｉ）の専門書
「ＰＣ−制御される測定技術（ＰＣ−ｇｅｓｔｅｕｅｒ
ｅｔｅ Ｍｅｓｓｔｅｃｈｎｉｋ）」（ＩＳＢＮ３−８
７７９１−５１６−７），第１６９〜２０６ページから
既知である。上記文献には，変換器モジュールは，好適
に作用可能とするためには，通常，アナログとデジタル
の構成素子からなる付加的な周辺素子を必要とすること
が記載されている。複数のチャネルの信号を検出可能と
するために，例えばマルチプレクサが必要である。
ト テヒニーク（Ｍａｒｋｔ−ｕｎｄ Ｔｅｃｈｎｉ
ｋ）出版から１９９３年に出された，クラウス・デムボ
ウスキー（Ｋｌａｕｓ Ｄｅｍｂｏｗｓｋｉ）の専門書
「ＰＣ−制御される測定技術（ＰＣ−ｇｅｓｔｅｕｅｒ
ｅｔｅ Ｍｅｓｓｔｅｃｈｎｉｋ）」（ＩＳＢＮ３−８
７７９１−５１６−７），第１６９〜２０６ページから
既知である。上記文献には，変換器モジュールは，好適
に作用可能とするためには，通常，アナログとデジタル
の構成素子からなる付加的な周辺素子を必要とすること
が記載されている。複数のチャネルの信号を検出可能と
するために，例えばマルチプレクサが必要である。
【０００４】ＤＥ３７００９８７Ａ１においては，マイ
クロ計算機内で処理するために電気的な電圧信号検出装
置が提案され，前記装置においてはｎビットのワード幅
を有する少なくとも１つのアナログ／デジタル変換器が
設けられており，かつその場合に付加的なデジタル／ア
ナログ変換器及びｎビットの等しい精度を有するが，全
測定領域にわたってより高いモノトーンの分解能を有す
る外部の配線により，測定電圧の表示が可能である。高
精度で分解された測定結果の完全なモノトーン性は，マ
イクロ計算機内のソフトウェアルーチンにより簡単な限
界値比較を用いて得られる。
クロ計算機内で処理するために電気的な電圧信号検出装
置が提案され，前記装置においてはｎビットのワード幅
を有する少なくとも１つのアナログ／デジタル変換器が
設けられており，かつその場合に付加的なデジタル／ア
ナログ変換器及びｎビットの等しい精度を有するが，全
測定領域にわたってより高いモノトーンの分解能を有す
る外部の配線により，測定電圧の表示が可能である。高
精度で分解された測定結果の完全なモノトーン性は，マ
イクロ計算機内のソフトウェアルーチンにより簡単な限
界値比較を用いて得られる。
【０００５】かかる変換器装置の精度は，一方では，変
換器装置又はそれを含む計算機が予め設定された信号レ
ベル（例えば電圧）に依存し，他方では変換器装置自体
の分解能に依存する。一般的に，例えば分圧器などの適
合装置を用いて，信号適合を実施することが既知であ
る。
換器装置又はそれを含む計算機が予め設定された信号レ
ベル（例えば電圧）に依存し，他方では変換器装置自体
の分解能に依存する。一般的に，例えば分圧器などの適
合装置を用いて，信号適合を実施することが既知であ
る。
【０００６】
【発明が解決しようとする課題】しかしながら，上記検
出すべき信号のレベルが変換器装置の入力に設けられる
信号レベルと異なる場合には，適合装置を介して信号適
合を行うことは可能であるが，適合装置の不正確さが直
接変換結果に現れるという問題がある。
出すべき信号のレベルが変換器装置の入力に設けられる
信号レベルと異なる場合には，適合装置を介して信号適
合を行うことは可能であるが，適合装置の不正確さが直
接変換結果に現れるという問題がある。
【０００７】したがって，測定あるいは変換すべき信号
の信号レベルが，変換器装置（例えばＡ／Ｄ変換器のた
めに予め設定された最大の信号レベルに対して異なる場
合（特にそれより高い場合）には，適合装置（例えば分
圧器）を介しては，より低い精度でしか変換できない。
このとき，影響量として，例えば温度，適合装置（例え
ば分圧器）の抵抗の不正確さ及び，例えば分圧器の抵抗
の老化現象である。かかる精度損失は，その限りにおい
て非常な障害として認められる。これは，例えば非線形
性あるいはオフセットによる変換器装置自体の不正確さ
は，通常，適合装置（例えば分圧器）の不正確さよりも
１０累乗しか低下しないからである。
の信号レベルが，変換器装置（例えばＡ／Ｄ変換器のた
めに予め設定された最大の信号レベルに対して異なる場
合（特にそれより高い場合）には，適合装置（例えば分
圧器）を介しては，より低い精度でしか変換できない。
このとき，影響量として，例えば温度，適合装置（例え
ば分圧器）の抵抗の不正確さ及び，例えば分圧器の抵抗
の老化現象である。かかる精度損失は，その限りにおい
て非常な障害として認められる。これは，例えば非線形
性あるいはオフセットによる変換器装置自体の不正確さ
は，通常，適合装置（例えば分圧器）の不正確さよりも
１０累乗しか低下しないからである。
【０００８】従って，本発明の目的は，入力信号の変換
器装置の予め設定される信号レベルに適合させる適合装
置を使用する場合において，精度損失を補償し，精度を
向上することが可能な新規かつ改良された信号検出方
法，その装置，計算機，コンピュータプログラム，記録
媒体を提供することにある。
器装置の予め設定される信号レベルに適合させる適合装
置を使用する場合において，精度損失を補償し，精度を
向上することが可能な新規かつ改良された信号検出方
法，その装置，計算機，コンピュータプログラム，記録
媒体を提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め，本発明の第１の観点においては，計算機において，
少なくとも１つの第１の信号を検出するために，前記第
１の信号が第２の信号に変換される信号検出方法であっ
て，第１の基準信号が基準装置に印加されて，前記基準
装置は前記第１の基準信号を第２の基準信号に変換し，
前記第２の基準信号が変換器装置に接続されて，前記変
換器装置は前記第２の基準信号を第３の基準信号に変換
し，前記第２の基準信号が適合装置に接続されて，前記
適合装置は前記第２の基準信号を第４の基準信号になる
ように適合し，前記第４の基準信号が前記変換器装置に
接続されて，前記変換器装置は前記第４の基準信号を第
５の基準信号に変換し，前記第３の基準信号と前記第５
の基準信号との比較に基づいて，前記計算機内で補正量
を求め，かつ前記求められた補正量に従って前記第１の
信号が検出される，ことを特徴とする信号検出方法が提
供される。
め，本発明の第１の観点においては，計算機において，
少なくとも１つの第１の信号を検出するために，前記第
１の信号が第２の信号に変換される信号検出方法であっ
て，第１の基準信号が基準装置に印加されて，前記基準
装置は前記第１の基準信号を第２の基準信号に変換し，
前記第２の基準信号が変換器装置に接続されて，前記変
換器装置は前記第２の基準信号を第３の基準信号に変換
し，前記第２の基準信号が適合装置に接続されて，前記
適合装置は前記第２の基準信号を第４の基準信号になる
ように適合し，前記第４の基準信号が前記変換器装置に
接続されて，前記変換器装置は前記第４の基準信号を第
５の基準信号に変換し，前記第３の基準信号と前記第５
の基準信号との比較に基づいて，前記計算機内で補正量
を求め，かつ前記求められた補正量に従って前記第１の
信号が検出される，ことを特徴とする信号検出方法が提
供される。
【００１０】上記記載の発明では，入力信号あるいは入
力信号レベルを変換器装置あるいは変換器装置を含む計
算機の予め設定された信号レベルに適合させる適合装置
を使用する場合において，精度損失を補償し，精度の向
上を図ることができる。
力信号レベルを変換器装置あるいは変換器装置を含む計
算機の予め設定された信号レベルに適合させる適合装置
を使用する場合において，精度損失を補償し，精度の向
上を図ることができる。
【００１１】また，前記第１の信号は，補正量に従って
以下のように検出される，即ち，前記第１の信号が補正
量に従って第２の信号に変換され，かつ前記第１の信号
は前記第２の信号の評価によって検出される，如く構成
すれば，求められた補正量は，変換自体の際に影響を与
える。
以下のように検出される，即ち，前記第１の信号が補正
量に従って第２の信号に変換され，かつ前記第１の信号
は前記第２の信号の評価によって検出される，如く構成
すれば，求められた補正量は，変換自体の際に影響を与
える。
【００１２】また，前記第１の信号は，補正量に従って
以下のように検出される，即ち，前記第１の信号が第２
の信号に変換され，前記第２の信号が補正量に従って第
３の信号になるように適合され，前記第１の信号が前記
第３の信号の評価によって検出される，如く構成すれ
ば， 求められた補正量は変換自体の際に影響を与え
る。第１の信号から変換された第２の信号は補正量と結
合され，あるいは補正量を供給される。
以下のように検出される，即ち，前記第１の信号が第２
の信号に変換され，前記第２の信号が補正量に従って第
３の信号になるように適合され，前記第１の信号が前記
第３の信号の評価によって検出される，如く構成すれ
ば， 求められた補正量は変換自体の際に影響を与え
る。第１の信号から変換された第２の信号は補正量と結
合され，あるいは補正量を供給される。
【００１３】また，前記第１の信号は，前記第２の基準
信号の最大のレベルよりも高い最大のレベルを有する，
如く構成すれば，好ましい方法で，例えば第１の電圧
（例えば３Ｖ）を有する計算機は，それとは異なる，特
にそれより高い電圧（例えば５Ｖ）を有する信号を，例
えば外部又は内部の分圧器などの通常の適合装置を使用
して，例えば計算機がそれによって作動する電圧よりも
高い電圧を有する入力信号において，著しく改良された
精度で変換することができる。このことにより，計算機
電圧とは異なる電圧を有する，別途の，多くは付加的な
変換器装置のための計算機内のプロセスコストを省略す
ることができる。本発明に基づく装置あるいはまだ含ま
れていない素子とその接続を内蔵し，あるいは取り付け
ることによる，わずかな付加的コストしか発生しない。
信号の最大のレベルよりも高い最大のレベルを有する，
如く構成すれば，好ましい方法で，例えば第１の電圧
（例えば３Ｖ）を有する計算機は，それとは異なる，特
にそれより高い電圧（例えば５Ｖ）を有する信号を，例
えば外部又は内部の分圧器などの通常の適合装置を使用
して，例えば計算機がそれによって作動する電圧よりも
高い電圧を有する入力信号において，著しく改良された
精度で変換することができる。このことにより，計算機
電圧とは異なる電圧を有する，別途の，多くは付加的な
変換器装置のための計算機内のプロセスコストを省略す
ることができる。本発明に基づく装置あるいはまだ含ま
れていない素子とその接続を内蔵し，あるいは取り付け
ることによる，わずかな付加的コストしか発生しない。
【００１４】また，前記補正量は，予め設定可能な時間
間隔，等しい時間間隔又は異なる時間間隔において，及
び／又は所定の事象の時点に従って繰り返し求められ
る，如く構成すれば，例えば適合装置の老化による変化
も除去されるので，少なくとも精度損失も補償すること
ができ，著しい精度向上を図ることができる。また，計
算機の各種駆動においても，例えば温度に依存する変化
又は漏れ電流を補償するために使用することができる。
これは，内部の不正確さ（即ち適合装置内だけを理由と
しない不正確さ）を，補償することができるからであ
る。
間隔，等しい時間間隔又は異なる時間間隔において，及
び／又は所定の事象の時点に従って繰り返し求められ
る，如く構成すれば，例えば適合装置の老化による変化
も除去されるので，少なくとも精度損失も補償すること
ができ，著しい精度向上を図ることができる。また，計
算機の各種駆動においても，例えば温度に依存する変化
又は漏れ電流を補償するために使用することができる。
これは，内部の不正確さ（即ち適合装置内だけを理由と
しない不正確さ）を，補償することができるからであ
る。
【００１５】また，前記第１の基準信号は，前記変換器
装置によって変換された第３の基準信号と前記第１の基
準信号とが予め設定可能な許容誤差内で一致するように
可変に設定可能である，如く構成すれば，さらに効果的
である。例えばデジタル／アナログ変換器などの基準装
置においては，電圧を極めて正確に印加することができ
る。これは，同一のあるいは等しく設計された回路を介
して電圧を読み直すので，デジタル／アナログ変換され
た電圧を調節することができるからである。かかる制御
機構により，より低精度のあるいはより安価の適合装置
を使用することができる。
装置によって変換された第３の基準信号と前記第１の基
準信号とが予め設定可能な許容誤差内で一致するように
可変に設定可能である，如く構成すれば，さらに効果的
である。例えばデジタル／アナログ変換器などの基準装
置においては，電圧を極めて正確に印加することができ
る。これは，同一のあるいは等しく設計された回路を介
して電圧を読み直すので，デジタル／アナログ変換され
た電圧を調節することができるからである。かかる制御
機構により，より低精度のあるいはより安価の適合装置
を使用することができる。
【００１６】また，第１と第２の種類の信号が区別され
ると共に，前記第２，前記第４の基準信号及び前記第１
の信号が前記第１の種類の信号であって，かつ，前記第
１，前記第３及び前記第５の基準信号並びに前記第２の
信号が前記第２の種類の信号である，如く構成するのが
好ましい。
ると共に，前記第２，前記第４の基準信号及び前記第１
の信号が前記第１の種類の信号であって，かつ，前記第
１，前記第３及び前記第５の基準信号並びに前記第２の
信号が前記第２の種類の信号である，如く構成するのが
好ましい。
【００１７】前記第１の種類の信号は連続的な信号（例
えばアナログ信号）に相当し，かつ前記第２の種類の信
号は離散的な信号（例えばデジタル信号）に相当する，
如く構成するのが好ましい。
えばアナログ信号）に相当し，かつ前記第２の種類の信
号は離散的な信号（例えばデジタル信号）に相当する，
如く構成するのが好ましい。
【００１８】上記課題を解決するため，本発明の第２の
観点によれば，第１の信号を第２の信号に変換する変換
器装置を有する計算機において，少なくとも１つの第１
の信号を検出する信号検出装置において，前記信号検出
装置には，基準装置が設けられていると共に，前記基準
装置に第１の基準信号が印加され，かつ前記基準装置は
前記第１の基準信号を第２の基準信号に変換し，第１の
切換え手段が設けられていると共に，前記第１の切換え
手段により前記第２の基準信号が前記変換器装置に接続
可能であって，その場合に前記変換器装置は前記第２の
基準信号を第３の基準信号に変換し，適合装置が設けら
れていると共に，前記適合装置は同様に前記第２の基準
信号を得て，かつ前記適合装置が前記第２の基準信号を
第４の基準信号になるように適合し，少なくとも第２の
切換え手段が設けられていると共に，前記第２の切換え
手段により前記第４の基準信号が前記変換器装置へ接続
可能であり，かつ前記変換器装置により第５の基準信号
に変換され，比較手段が設けられていると共に，前記比
較手段を用いて前記第３と前記第５の基準信号から補正
量が求められ，前記第１の信号が補正量に従って検出さ
れる，ことを特徴とする信号検出装置が提供される。
観点によれば，第１の信号を第２の信号に変換する変換
器装置を有する計算機において，少なくとも１つの第１
の信号を検出する信号検出装置において，前記信号検出
装置には，基準装置が設けられていると共に，前記基準
装置に第１の基準信号が印加され，かつ前記基準装置は
前記第１の基準信号を第２の基準信号に変換し，第１の
切換え手段が設けられていると共に，前記第１の切換え
手段により前記第２の基準信号が前記変換器装置に接続
可能であって，その場合に前記変換器装置は前記第２の
基準信号を第３の基準信号に変換し，適合装置が設けら
れていると共に，前記適合装置は同様に前記第２の基準
信号を得て，かつ前記適合装置が前記第２の基準信号を
第４の基準信号になるように適合し，少なくとも第２の
切換え手段が設けられていると共に，前記第２の切換え
手段により前記第４の基準信号が前記変換器装置へ接続
可能であり，かつ前記変換器装置により第５の基準信号
に変換され，比較手段が設けられていると共に，前記比
較手段を用いて前記第３と前記第５の基準信号から補正
量が求められ，前記第１の信号が補正量に従って検出さ
れる，ことを特徴とする信号検出装置が提供される。
【００１９】上記記載の発明では，入力信号あるいは入
力信号レベルを変換器装置あるいは変換器装置を含む計
算機の予め設定された信号レベルに適合させる適合装置
を使用する場合において，補正により，変換の精度に関
する，温度影響，老化現象及びその他の影響量などの精
度損失が補償され，精度向上を図ることができる。
力信号レベルを変換器装置あるいは変換器装置を含む計
算機の予め設定された信号レベルに適合させる適合装置
を使用する場合において，補正により，変換の精度に関
する，温度影響，老化現象及びその他の影響量などの精
度損失が補償され，精度向上を図ることができる。
【００２０】また，前記信号検出装置には，第３の切換
え手段が設けられており，前記第３の切換え手段によっ
て前記第２の基準信号が適合装置へ接続可能である，如
く構成することができる。
え手段が設けられており，前記第３の切換え手段によっ
て前記第２の基準信号が適合装置へ接続可能である，如
く構成することができる。
【００２１】また，前記変換器装置はアナログ−デジタ
ル変換器として形成され，前記基準装置はデジタル−ア
ナログ変換器として形成され，かつ前記適合装置は分圧
器回路として形成されている，如く構成することができ
る。
ル変換器として形成され，前記基準装置はデジタル−ア
ナログ変換器として形成され，かつ前記適合装置は分圧
器回路として形成されている，如く構成することができ
る。
【００２２】上記課題を解決するため，本発明の第３の
観点によれば，前記請求項９から１１のうちいずれか１
項に記載の信号検出装置と接続されている及び／又は前
記信号検出装置を有することを特徴とする計算機が提供
される。
観点によれば，前記請求項９から１１のうちいずれか１
項に記載の信号検出装置と接続されている及び／又は前
記信号検出装置を有することを特徴とする計算機が提供
される。
【００２３】上記課題を解決するため，本発明の第４の
観点によれば，コンピュータに，請求項１から８に記載
の方法を実行させるためのコンピュータプログラムが提
供される。
観点によれば，コンピュータに，請求項１から８に記載
の方法を実行させるためのコンピュータプログラムが提
供される。
【００２４】上記課題を解決するため，本発明の第５の
観点によれば，前記請求項１３に記載のプログラムを記
録したコンピュータ読み取り可能な記録媒体が提供され
る。
観点によれば，前記請求項１３に記載のプログラムを記
録したコンピュータ読み取り可能な記録媒体が提供され
る。
【００２５】
【発明の実施の形態】以下，本発明の好適な実施の形態
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，同一の機能及び
構成を有する構成要素については，同一符号を付するこ
とにより，重複説明を省略する。
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，同一の機能及び
構成を有する構成要素については，同一符号を付するこ
とにより，重複説明を省略する。
【００２６】（第１の実施の形態）まず，図１を参照し
ながら，第１の実施の形態にかかる計算機について説明
する。なお，図１は，本実施形態にかかる計算機の構成
を示すブロック図である。
ながら，第１の実施の形態にかかる計算機について説明
する。なお，図１は，本実施形態にかかる計算機の構成
を示すブロック図である。
【００２７】まず，図１に示すように，本実施形態にか
かる計算機１００は，計算ユニットあるいは処理ユニッ
ト１０６とそれに付設されたメモリ１０５とを有してお
り，例えば車両において駆動シーケンスを制御するため
に使用される。理解を容易にするために，入／出力路
は，二重矢印１１０，１１１により示している。
かる計算機１００は，計算ユニットあるいは処理ユニッ
ト１０６とそれに付設されたメモリ１０５とを有してお
り，例えば車両において駆動シーケンスを制御するため
に使用される。理解を容易にするために，入／出力路
は，二重矢印１１０，１１１により示している。
【００２８】符号１０１は，印加信号Ｓ１を適合させる
ための適合装置と計算機１００内で処理される信号の特
性を示す。
ための適合装置と計算機１００内で処理される信号の特
性を示す。
【００２９】符号１０３は，基準装置を示し，かかる基
準装置には基準信号Ｒｓ１が印加され，かつ基準装置は
変換された信号Ｒｓ２を点Ｉに供給する。上記基準信号
Ｒｓ１は，予め設定可能であり，かつ，例えば計算ユニ
ット１０６によって自動的に生成される。
準装置には基準信号Ｒｓ１が印加され，かつ基準装置は
変換された信号Ｒｓ２を点Ｉに供給する。上記基準信号
Ｒｓ１は，予め設定可能であり，かつ，例えば計算ユニ
ット１０６によって自動的に生成される。
【００３０】符号１０７は，第１の切換え手段を示し，
かかる第１の切換え手段により，変換された第１の基準
信号，点Ｉにおける基準信号Ｒｓ２が点IIIに接続可能
である。かかる基準信号は，駆動信号Ａｓ１０７の印加
により接続される。その後，基準信号が点IIIにおいて
変換器装置１０２に印加され，基準信号Ｒｓ３に変換さ
れる。
かかる第１の切換え手段により，変換された第１の基準
信号，点Ｉにおける基準信号Ｒｓ２が点IIIに接続可能
である。かかる基準信号は，駆動信号Ａｓ１０７の印加
により接続される。その後，基準信号が点IIIにおいて
変換器装置１０２に印加され，基準信号Ｒｓ３に変換さ
れる。
【００３１】基準信号Ｒｓ３は，その後，例えばメモリ
装置１０５又は別途に設けられる他のメモリ装置（図示
せず）に格納することができる。同時に，基準信号Ｒｓ
１として変換された基準信号Ｒｓ２が，点Ｖで適合装置
１０１に印加されて適合され，点IVにおいて基準信号Ｒ
ｓ４として存在する。
装置１０５又は別途に設けられる他のメモリ装置（図示
せず）に格納することができる。同時に，基準信号Ｒｓ
１として変換された基準信号Ｒｓ２が，点Ｖで適合装置
１０１に印加されて適合され，点IVにおいて基準信号Ｒ
ｓ４として存在する。
【００３２】選択的に，他の切換え手段１０８を設ける
ことができる。例えば切換え手段１０８は，例えば印加
された駆動信号ＡＳ１０８により，基準信号Ｒｓ２を点
Ｉから点Ｖにアクティブに接続することができる。
ことができる。例えば切換え手段１０８は，例えば印加
された駆動信号ＡＳ１０８により，基準信号Ｒｓ２を点
Ｉから点Ｖにアクティブに接続することができる。
【００３３】切換え手段１０９によって，例えば駆動信
号ＡＳ１０９の接続により，基準信号Ｒｓ４は点IVから
点IIIに接続される。適合回路１０１を介して案内され
たこの基準信号Ｒｓ４は，その後同様に変換器装置１０
２において基準信号Ｒｓ５に変換され，例えばメモリ１
０５又は別途に設けられたメモリ（図示せず）に格納さ
れ，あるいは即座に前述の基準信号Ｒｓ３と比較され
る。
号ＡＳ１０９の接続により，基準信号Ｒｓ４は点IVから
点IIIに接続される。適合回路１０１を介して案内され
たこの基準信号Ｒｓ４は，その後同様に変換器装置１０
２において基準信号Ｒｓ５に変換され，例えばメモリ１
０５又は別途に設けられたメモリ（図示せず）に格納さ
れ，あるいは即座に前述の基準信号Ｒｓ３と比較され
る。
【００３４】上記比較は，処理あるいは計算ユニット１
０６により実行することができ，あるいは選択的に別途
に設けられる比較装置１０４により実施することができ
る。参照の間（即ち基準信号の接続と処理の間），好ま
しくは付加的な入力信号Ｓ１は印加されない。
０６により実行することができ，あるいは選択的に別途
に設けられる比較装置１０４により実施することができ
る。参照の間（即ち基準信号の接続と処理の間），好ま
しくは付加的な入力信号Ｓ１は印加されない。
【００３５】従って，本実施形態にかかる原理は，点Ｉ
において正確な信号を供給し，変換器装置１０２を介し
てかかる信号を測定あるいは検出することであって，そ
の場合に点Ｉでの正確な信号はさらに適合装置１０１を
介して案内される。このとき，２つの変換された基準信
号（Ｒｓ３とＲｓ５）を比較することにより，補正係数
を求めることができる。かかる補正係数は，変換の精度
に関する，温度影響，老化現象及びその他の影響量を補
償する。
において正確な信号を供給し，変換器装置１０２を介し
てかかる信号を測定あるいは検出することであって，そ
の場合に点Ｉでの正確な信号はさらに適合装置１０１を
介して案内される。このとき，２つの変換された基準信
号（Ｒｓ３とＲｓ５）を比較することにより，補正係数
を求めることができる。かかる補正係数は，変換の精度
に関する，温度影響，老化現象及びその他の影響量を補
償する。
【００３６】適合装置及びそのための供給導線は，計算
機１００の外部に取り付けて接続することができるほ
か，計算機内に統合することもできる。これは，計算機
１００ａにより選択的に図示されている。
機１００の外部に取り付けて接続することができるほ
か，計算機内に統合することもできる。これは，計算機
１００ａにより選択的に図示されている。
【００３７】また，切換え手段として，トランジスタ，
制御スイッチなどを使用することができる。同様に，適
合装置として，比較器装置（例えばしきい値との）又は
分圧器回路などを使用することができる。基準装置は，
変換器，例えば周波数−電圧−変換器又はデジタル−ア
ナログ（Ｄ／Ａ）変換器，信号発生器などとすることが
できる。同様に，変換器装置について，Ａ／Ｄ変換器，
電圧−周波数−変換器などの各種実施形態が考えられ
る。
制御スイッチなどを使用することができる。同様に，適
合装置として，比較器装置（例えばしきい値との）又は
分圧器回路などを使用することができる。基準装置は，
変換器，例えば周波数−電圧−変換器又はデジタル−ア
ナログ（Ｄ／Ａ）変換器，信号発生器などとすることが
できる。同様に，変換器装置について，Ａ／Ｄ変換器，
電圧−周波数−変換器などの各種実施形態が考えられ
る。
【００３８】図２は，本実施形態にかかる信号検出装置
の具体的な実施形態を示しており，変換器装置としてア
ナログ／デジタル変換器１０２ｅ，基準装置としてデジ
タル／アナログ変換器１０３ｅが使用される。
の具体的な実施形態を示しており，変換器装置としてア
ナログ／デジタル変換器１０２ｅ，基準装置としてデジ
タル／アナログ変換器１０３ｅが使用される。
【００３９】上記のように，複数の信号チャネルを使用
する場合には，アナログ／デジタル−入力マルチプレク
サ（ここではトランジスタ２０１，１０９ｅ及び２０４
により示される）が計算機１００ｅ内で使用される。こ
のとき，トランジスタにおけるエラーを最小限に抑える
ために，各々同一のトランジスタを選択することがで
き，その場合に２０１，１０８ｅ，２０５と２０２，１
０９ｅ，２０４を各々グループとして異なるように形成
することもできる。
する場合には，アナログ／デジタル−入力マルチプレク
サ（ここではトランジスタ２０１，１０９ｅ及び２０４
により示される）が計算機１００ｅ内で使用される。こ
のとき，トランジスタにおけるエラーを最小限に抑える
ために，各々同一のトランジスタを選択することがで
き，その場合に２０１，１０８ｅ，２０５と２０２，１
０９ｅ，２０４を各々グループとして異なるように形成
することもできる。
【００４０】また，図２においては，図１に対して，明
確に具体化した素子について，選択的に，「ｅｘａｍｐ
ｌｅ」の「e」を付加した番号が付加されている。例え
ば，図１に示した変換器装置１０２及び基準装置１０３
は，図２においては，Ａ／Ｄ変換器１０２ｅ及びＤ／Ａ
変換器１０３ｅとして示している。
確に具体化した素子について，選択的に，「ｅｘａｍｐ
ｌｅ」の「e」を付加した番号が付加されている。例え
ば，図１に示した変換器装置１０２及び基準装置１０３
は，図２においては，Ａ／Ｄ変換器１０２ｅ及びＤ／Ａ
変換器１０３ｅとして示している。
【００４１】チャネルの数に応じて，各チャネルのため
に入力ピンＰが必要とされるので，トランジスタ２０
１，１０８ｅ及び２０５からなるトランジスタ装置がそ
れに応じて示されている。図２においては，適合装置
（ここでは，抵抗２０６，２０７からなる分圧器として
の１０１ｅ）は計算機１００ａｅ内に統合されている
が，例えば図１に示すように計算機の外部に位置づけ
て，計算機と接続することもできる。また，複数のチャ
ネルの使用に応じた他のトランジスタは，符号２０４，
２０５で示されている。
に入力ピンＰが必要とされるので，トランジスタ２０
１，１０８ｅ及び２０５からなるトランジスタ装置がそ
れに応じて示されている。図２においては，適合装置
（ここでは，抵抗２０６，２０７からなる分圧器として
の１０１ｅ）は計算機１００ａｅ内に統合されている
が，例えば図１に示すように計算機の外部に位置づけ
て，計算機と接続することもできる。また，複数のチャ
ネルの使用に応じた他のトランジスタは，符号２０４，
２０５で示されている。
【００４２】トランジスタ２０１，２０２は，好ましく
は切換え手段１０７ｅとして使用され，それに応じて点
Ｉから点IIIへ接続されるように駆動される。切換え手
段１０９は，トランジスタ１０９ｅに相当し，切換え手
段１０８はトランジスタ１０８ｅに相当する。図１に示
されている駆動信号は，トランジスタの制御ピンを介し
て切換えを実行する。
は切換え手段１０７ｅとして使用され，それに応じて点
Ｉから点IIIへ接続されるように駆動される。切換え手
段１０９は，トランジスタ１０９ｅに相当し，切換え手
段１０８はトランジスタ１０８ｅに相当する。図１に示
されている駆動信号は，トランジスタの制御ピンを介し
て切換えを実行する。
【００４３】適合装置１０１ｅの２つの抵抗２０６，２
０７は，例えば１％の精度を有する。これは，通常のア
ナログ／デジタル変換器の精度（例えば０．１％）を少
なくとも１０累乗だけ上回っている。かかる精度損失
は，本実施形態にかかる信号検出装置において補償する
ことができる。
０７は，例えば１％の精度を有する。これは，通常のア
ナログ／デジタル変換器の精度（例えば０．１％）を少
なくとも１０累乗だけ上回っている。かかる精度損失
は，本実施形態にかかる信号検出装置において補償する
ことができる。
【００４４】また，図２において，信号Ｓ１は，抵抗２
０３の前で印加される電圧Ｕｓ１に相当し，点Ｖのピン
において計算機に供給される。かかる電圧Ｕｓ１（信号
Ｓ１）は，予め参照することにより，本実施形態にかか
る装置においては，極めて高い精度で変換器装置（例え
ばＡ／Ｄ変換器）１０２ｅを介して変換されて，検出さ
れる。
０３の前で印加される電圧Ｕｓ１に相当し，点Ｖのピン
において計算機に供給される。かかる電圧Ｕｓ１（信号
Ｓ１）は，予め参照することにより，本実施形態にかか
る装置においては，極めて高い精度で変換器装置（例え
ばＡ／Ｄ変換器）１０２ｅを介して変換されて，検出さ
れる。
【００４５】複数のチャネルを使用する場合には，トラ
ンジスタ２０２，１０９ｅ，２０４からなるアナログ／
デジタル入力マルチプレクサは，マルチプレクサソフト
ウェアにより駆動される。かかるマルチプレクサソフト
ウェアは，チャネル数に応じてトランジスタ２０１，１
０８ｅ及び２０５を駆動するためにも使用することがで
きる。
ンジスタ２０２，１０９ｅ，２０４からなるアナログ／
デジタル入力マルチプレクサは，マルチプレクサソフト
ウェアにより駆動される。かかるマルチプレクサソフト
ウェアは，チャネル数に応じてトランジスタ２０１，１
０８ｅ及び２０５を駆動するためにも使用することがで
きる。
【００４６】次に，図３に基づいて，本実施形態にかか
る駆動あるいは処理のシーケンスについて説明する。な
お，図３は，本実施形態にかかる駆動あるいは処理のシ
ーケンスを示すフローチャートである。
る駆動あるいは処理のシーケンスについて説明する。な
お，図３は，本実施形態にかかる駆動あるいは処理のシ
ーケンスを示すフローチャートである。
【００４７】まず，ステップＳ３００で，本実施形態に
かかる駆動あるいは処理シーケンスが開始される（ステ
ップＳ３００）。
かかる駆動あるいは処理シーケンスが開始される（ステ
ップＳ３００）。
【００４８】次いで，ステップＳ３０１で，図１に示す
ように，基準信号Ｒｓ１が基準装置１０３に供給され，
この基準装置により点Ｉの基準信号Ｒｓ２に変換される
（ステップＳ３０１）。これは，図２における具体的な
実施例においては，例えば計算ユニットによって，予め
設定可能なデジタルの基準信号からデジタル／アナログ
変換器１０３ｅにより点Ｉで基準信号Ｒｓ２としてのア
ナログ電圧が調節されることを意味している。
ように，基準信号Ｒｓ１が基準装置１０３に供給され，
この基準装置により点Ｉの基準信号Ｒｓ２に変換される
（ステップＳ３０１）。これは，図２における具体的な
実施例においては，例えば計算ユニットによって，予め
設定可能なデジタルの基準信号からデジタル／アナログ
変換器１０３ｅにより点Ｉで基準信号Ｒｓ２としてのア
ナログ電圧が調節されることを意味している。
【００４９】次いで，ステップＳ３０２で，図１に示す
ように，切換え手段１０７及び駆動信号Ａｓ１０７によ
り，基準信号Ｒｓ２が点IIIに接続される（ステップＳ
３０２）。これは，図２における具体的な実施例におい
ては，トランジスタ２０１，２０２が駆動ピンに印加さ
れた駆動信号により導通あるいは接続され，従って切換
え手段１０７ｅが接続されるので，調節された電圧が基
準信号Ｒｓ２として点IIIで変換器装置（ここではアナ
ログ／デジタル変換器）１０２ｅに印加されることを意
味する。
ように，切換え手段１０７及び駆動信号Ａｓ１０７によ
り，基準信号Ｒｓ２が点IIIに接続される（ステップＳ
３０２）。これは，図２における具体的な実施例におい
ては，トランジスタ２０１，２０２が駆動ピンに印加さ
れた駆動信号により導通あるいは接続され，従って切換
え手段１０７ｅが接続されるので，調節された電圧が基
準信号Ｒｓ２として点IIIで変換器装置（ここではアナ
ログ／デジタル変換器）１０２ｅに印加されることを意
味する。
【００５０】その後，ステップＳ３０３で，図１に示す
ように，点IIIで印加された基準電圧Ｒｓ２が変換器装
置１０２により基準信号Ｒｓ３に変換される（ステップ
Ｓ３０３）。この基準信号Ｒｓ３は，例えばメモリ１０
５に格納される。これは，図２における具体的な実施例
においては，基準信号Ｒｓ２として調節された電圧が，
点IIIにおいてアナログ／デジタル変換器１０２ｅによ
り，基準信号Ｒｓ３としてのデジタル量に逆変換され
て，格納されることを意味する。このように基準信号Ｒ
ｓ３を保持あるいは格納することは，次にＲｓ５が比較
のために存在するまでの間だけ行えばよく，他の揮発性
のメモリ媒体によっても行うことができる。
ように，点IIIで印加された基準電圧Ｒｓ２が変換器装
置１０２により基準信号Ｒｓ３に変換される（ステップ
Ｓ３０３）。この基準信号Ｒｓ３は，例えばメモリ１０
５に格納される。これは，図２における具体的な実施例
においては，基準信号Ｒｓ２として調節された電圧が，
点IIIにおいてアナログ／デジタル変換器１０２ｅによ
り，基準信号Ｒｓ３としてのデジタル量に逆変換され
て，格納されることを意味する。このように基準信号Ｒ
ｓ３を保持あるいは格納することは，次にＲｓ５が比較
のために存在するまでの間だけ行えばよく，他の揮発性
のメモリ媒体によっても行うことができる。
【００５１】さらに，ステップＳ３０４で，図１に示す
ように，基準信号Ｒｓ２が，適合装置１０１へ案内され
る（ステップＳ３０４）。これは，例えば切換え手段１
０８と駆動信号Ａｓ１０８を使用した制御により実行す
ることができる。これは，図２における具体的な実施例
においては，トランジスタ１０８ｅが点Ｉにおいて基準
信号Ｒｓ２として調節された電圧を，適合装置１０１ｅ
（ここでは抵抗２０６と２０７を有する分圧器）の前の
点Ｖへ接続することを意味する。
ように，基準信号Ｒｓ２が，適合装置１０１へ案内され
る（ステップＳ３０４）。これは，例えば切換え手段１
０８と駆動信号Ａｓ１０８を使用した制御により実行す
ることができる。これは，図２における具体的な実施例
においては，トランジスタ１０８ｅが点Ｉにおいて基準
信号Ｒｓ２として調節された電圧を，適合装置１０１ｅ
（ここでは抵抗２０６と２０７を有する分圧器）の前の
点Ｖへ接続することを意味する。
【００５２】次いで，ステップＳ３０５では，適合装置
あるいは適合配置により基準信号Ｒｓ２が点IVの基準信
号Ｒｓ４に変換あるいは適合され，切換え手段１０９と
駆動信号Ａｓ１０９により点IIIに接続され，存在して
いる基準信号Ｒｓ４は変換器装置１０２により基準信号
Ｒｓ５に変換される（ステップＳ３０５）。これは，図
２における具体的な実施例においては，点Ｖに接続され
た基準信号Ｒｓ２が分圧器１０１ｅを介して点IVの基準
信号Ｒｓ４に変化されることを意味する。このとき，ト
ランジスタ１０９ｅは，制御ピンの駆動によって，基準
信号Ｒｓ４（即ち印加電圧）を点IIIに接続し，この電
圧はアナログ／デジタル変換器１０２ｅによりデジタル
の基準信号Ｒｓ５に変換される。
あるいは適合配置により基準信号Ｒｓ２が点IVの基準信
号Ｒｓ４に変換あるいは適合され，切換え手段１０９と
駆動信号Ａｓ１０９により点IIIに接続され，存在して
いる基準信号Ｒｓ４は変換器装置１０２により基準信号
Ｒｓ５に変換される（ステップＳ３０５）。これは，図
２における具体的な実施例においては，点Ｖに接続され
た基準信号Ｒｓ２が分圧器１０１ｅを介して点IVの基準
信号Ｒｓ４に変化されることを意味する。このとき，ト
ランジスタ１０９ｅは，制御ピンの駆動によって，基準
信号Ｒｓ４（即ち印加電圧）を点IIIに接続し，この電
圧はアナログ／デジタル変換器１０２ｅによりデジタル
の基準信号Ｒｓ５に変換される。
【００５３】その後，ステップＳ３０６では，生成され
た２つの基準信号Ｒｓ３とＲｓ５の比較が実行される
（ステップＳ３０６）。かかる比較は，例えば差形成，
しきい値比較，比率形成などにより実行することができ
る。本実施形態においては，例えば基準信号Ｒｓ３とＲ
ｓ５の差が形成される。
た２つの基準信号Ｒｓ３とＲｓ５の比較が実行される
（ステップＳ３０６）。かかる比較は，例えば差形成，
しきい値比較，比率形成などにより実行することができ
る。本実施形態においては，例えば基準信号Ｒｓ３とＲ
ｓ５の差が形成される。
【００５４】上記比較により補正量が形成されて後で使
用される。なお，かかる補正量は，温度影響に関する精
度あるいは不正確さ，適合装置の不正確さなどに関し
て，支配している状況を反映している。
用される。なお，かかる補正量は，温度影響に関する精
度あるいは不正確さ，適合装置の不正確さなどに関し
て，支配している状況を反映している。
【００５５】さらに，ステップＳ３０７で，求められた
補正量が格納される（ステップＳ３０７）。このとき，
各々，それに関して望まれる補償あるいは補正量を求め
ることにより，その後，補正係数，補正被加数などとし
て使用することができる。
補正量が格納される（ステップＳ３０７）。このとき，
各々，それに関して望まれる補償あるいは補正量を求め
ることにより，その後，補正係数，補正被加数などとし
て使用することができる。
【００５６】次いで，ステップＳ３０８で，さらに処理
を続行すべきかあるいは終了すべきかが判断される（ス
テップＳ３０８）。これは，上記のように，参照すべき
かあるいは入力に印加されている信号Ｓ１（電圧Ｕｓ
１）を変換するか否かということを意味する。
を続行すべきかあるいは終了すべきかが判断される（ス
テップＳ３０８）。これは，上記のように，参照すべき
かあるいは入力に印加されている信号Ｓ１（電圧Ｕｓ
１）を変換するか否かということを意味する。
【００５７】処理を終了すると判断される場合には，ス
テップＳ３１０に移行し，処理を終了する（ステップＳ
３１０）。かかる処理の終了は，例えば予め設定可能な
終了条件により実行することができる。
テップＳ３１０に移行し，処理を終了する（ステップＳ
３１０）。かかる処理の終了は，例えば予め設定可能な
終了条件により実行することができる。
【００５８】一方，処理を続行すると判断される場合に
は，ステップＳ３０９に移行し，上記のように，参照を
実行すべきかあるいは求められた補正量を使用して，存
在する信号Ｓ１（電圧Ｕｓ１）を変換すべきか否かが判
断される（ステップＳ３０９）。
は，ステップＳ３０９に移行し，上記のように，参照を
実行すべきかあるいは求められた補正量を使用して，存
在する信号Ｓ１（電圧Ｕｓ１）を変換すべきか否かが判
断される（ステップＳ３０９）。
【００５９】信号Ｓ１（電圧Ｕｓ１）を変換すべきであ
ると判断される場合には，ステップＳ３１１に移行す
る。他の場合には，ステップＳ３０１に移行し，新たな
参照が実行される。この場合には，条件を設けることが
でき，あるいは時間条件（クロック）として，又は事象
制御に基づくことができる。なお，かかる条件は，ステ
ップＳ３０８においても，同様に設けることができる。
ると判断される場合には，ステップＳ３１１に移行す
る。他の場合には，ステップＳ３０１に移行し，新たな
参照が実行される。この場合には，条件を設けることが
でき，あるいは時間条件（クロック）として，又は事象
制御に基づくことができる。なお，かかる条件は，ステ
ップＳ３０８においても，同様に設けることができる。
【００６０】ステップＳ３１１では，駆動信号Ａｓ１０
９，切換え手段１０９，あるいはトランジスタ１０９ｅ
による電圧によって，ピンＰに印加されている電圧Ｕｓ
１（信号Ｓ１）が，適合装置により適合されて，点III
に接続される（ステップＳ３１１）。
９，切換え手段１０９，あるいはトランジスタ１０９ｅ
による電圧によって，ピンＰに印加されている電圧Ｕｓ
１（信号Ｓ１）が，適合装置により適合されて，点III
に接続される（ステップＳ３１１）。
【００６１】次いで，ステップＳ３１２で，点IIIでの
印加信号（印加電圧）が，変換器装置１０２（例えばア
ナログ／デジタル変換器１０２ｅ）により信号Ｓ２（例
えばデジタルの信号）に変換される（ステップＳ３１
２）。このとき，変換器装置が，点IIIでの印加信号を
補正量を考慮して信号Ｓ２に変換するので，変換あるい
は信号変換の際に不正確さが補償される。
印加信号（印加電圧）が，変換器装置１０２（例えばア
ナログ／デジタル変換器１０２ｅ）により信号Ｓ２（例
えばデジタルの信号）に変換される（ステップＳ３１
２）。このとき，変換器装置が，点IIIでの印加信号を
補正量を考慮して信号Ｓ２に変換するので，変換あるい
は信号変換の際に不正確さが補償される。
【００６２】また，点IIIにおける信号の変換を簡単に
行うことができ，その後発生する信号Ｓ２に補正量を，
例えば係数又は被加数として結合することにより信号Ｓ
３を得て，信号Ｓ３がその後信号Ｓ１を表すことにより
信号Ｓ１が検出されて，不正確さを補償して存在するよ
うにすることができる。これは，例えば処理ユニット１
０６あるいは選択的に参照に関する比較装置１０４によ
り実行することができる。
行うことができ，その後発生する信号Ｓ２に補正量を，
例えば係数又は被加数として結合することにより信号Ｓ
３を得て，信号Ｓ３がその後信号Ｓ１を表すことにより
信号Ｓ１が検出されて，不正確さを補償して存在するよ
うにすることができる。これは，例えば処理ユニット１
０６あるいは選択的に参照に関する比較装置１０４によ
り実行することができる。
【００６３】図示の方法あるいは各ステップは，ソフト
ウェアにおいて，例えばプログラム−コード手段を有す
る計算機プログラムとして示すこともできる。このと
き，各ステップは，例えばシーケンス制御又は時間制御
され，開ループ制御器プログラム又は閉ループ制御器プ
ログラムから実施され，プログラム自体はプログラム−
コード手段を有する計算機プログラム製品として任意の
計算機読取り可能なデータ担体（ＣＤ−ＲＯＭ，ＥＥＰ
ＲＯＭ，フラッシュ，ＲＡＭ，ディスケットなど）に格
納することができる。
ウェアにおいて，例えばプログラム−コード手段を有す
る計算機プログラムとして示すこともできる。このと
き，各ステップは，例えばシーケンス制御又は時間制御
され，開ループ制御器プログラム又は閉ループ制御器プ
ログラムから実施され，プログラム自体はプログラム−
コード手段を有する計算機プログラム製品として任意の
計算機読取り可能なデータ担体（ＣＤ−ＲＯＭ，ＥＥＰ
ＲＯＭ，フラッシュ，ＲＡＭ，ディスケットなど）に格
納することができる。
【００６４】また，３Ｖ−ないしは３．３Ｖ−Ａ／Ｄ変
換器に，分圧器を使用して５Ｖ−入力信号が供給するこ
とができる。この場合には，原理的に３．３Ｖ−計算機
よりも小さい計算機あるいは該当するＡ／Ｄ変換器を上
記方法で駆動することもできる。即ち，より小さい電圧
においても分解能を達成し，あるいは精度を得ること，
あるいは改良することができる。
換器に，分圧器を使用して５Ｖ−入力信号が供給するこ
とができる。この場合には，原理的に３．３Ｖ−計算機
よりも小さい計算機あるいは該当するＡ／Ｄ変換器を上
記方法で駆動することもできる。即ち，より小さい電圧
においても分解能を達成し，あるいは精度を得ること，
あるいは改良することができる。
【００６５】以上，本発明に係る好適な実施の形態につ
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例および変更例を想定し
得るものであり，それらの修正例および変更例について
も本発明の技術範囲に包含されるものと了解される。
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例および変更例を想定し
得るものであり，それらの修正例および変更例について
も本発明の技術範囲に包含されるものと了解される。
【００６６】
【発明の効果】入力信号あるいは入力信号レベルを変換
器装置あるいは変換器装置を含む計算機の予め設定され
た信号レベルに適合させる適合装置を使用する場合にお
いて，精度損失を補償し，精度の向上を図ることができ
る。
器装置あるいは変換器装置を含む計算機の予め設定され
た信号レベルに適合させる適合装置を使用する場合にお
いて，精度損失を補償し，精度の向上を図ることができ
る。
【図１】本実施形態にかかる計算機の構成を示すブロッ
ク図である。
ク図である。
【図２】本実施形態にかかる信号検出装置の具体的な実
施形態を示すブロック図である。
施形態を示すブロック図である。
【図３】本実施形態にかかる駆動あるいは処理のシーケ
ンスを示すフローチャートである。
ンスを示すフローチャートである。
１００ 計算機 １０１ 適合装置 １０２ 変換器装置 １０３ 基準装置 １０４ 比較装置 １０５ メモリ １０６ 計算ユニットあるいは処理ユニット １０７ 第１の切換え手段 １０８ 駆動信号ＡＳ １０９ 切換え手段 １１０ １１１ 入／出力路
Claims (14)
- 【請求項１】 計算機において，少なくとも１つの第１
の信号を検出するために，前記第１の信号が第２の信号
に変換される信号検出方法であって，第１の基準信号が
基準装置に印加されて，前記基準装置は前記第１の基準
信号を第２の基準信号に変換し，前記第２の基準信号が
変換器装置に接続されて，前記変換器装置は前記第２の
基準信号を第３の基準信号に変換し，前記第２の基準信
号が適合装置に接続されて，前記適合装置は前記第２の
基準信号を第４の基準信号になるように適合し，前記第
４の基準信号が前記変換器装置に接続されて，前記変換
器装置は前記第４の基準信号を第５の基準信号に変換
し，前記第３の基準信号と前記第５の基準信号との比較
に基づいて補正量を求め，かつ前記求められた補正量に
従って前記第１の信号が検出される，ことを特徴とする
信号検出方法。 - 【請求項２】 前記第１の信号は，前記補正量に従って
以下のように検出される，即ち，前記第１の信号が前記
補正量に従って第２の信号に変換され，かつ前記第１の
信号は前記第２の信号の評価によって検出される，こと
を特徴とする請求項１に記載の信号検出方法。 - 【請求項３】 前記第１の信号は，前記補正量に従って
以下のように検出される，即ち，前記第１の信号が第２
の信号に変換され，前記第２の信号が前記補正量に従っ
て第３の信号になるように適合され，前記第１の信号が
前記第３の信号の評価によって検出される，ことを特徴
とする請求項１に記載の信号検出方法。 - 【請求項４】 前記第１の信号は，前記第２の基準信号
の最大のレベルよりも高い最大のレベルを有する，こと
を特徴とする請求項１に記載の信号検出方法。 - 【請求項５】 前記補正量は，予め設定可能な時間間
隔，等しい時間間隔又は異なる時間間隔において，及び
／又は所定の事象の時点に従って繰り返し求められる，
ことを特徴とする請求項１，２，３項のうちいずれか１
項に記載の信号検出方法。 - 【請求項６】 前記第１の基準信号は，前記変換器装置
によって変換された第３の基準信号と前記第１の基準信
号とが予め設定可能な許容誤差内で一致するように可変
に設定可能である，ことを特徴とする請求項１に記載の
信号検出方法。 - 【請求項７】 第１と第２の種類の信号が区別されると
共に，前記第２，前記第４の基準信号及び前記第１の信
号が前記第１の種類の信号であって，かつ，前記第１，
前記第３及び前記第５の基準信号並びに前記第２の信号
が前記第２の種類の信号である，ことを特徴とする請求
項１に記載の信号検出方法。 - 【請求項８】 前記第１の種類の信号は連続的な信号に
相当し，かつ前記第２の種類の信号は離散的な信号に相
当する，ことを特徴とする請求項７に記載の信号検出方
法。 - 【請求項９】 第１の信号を第２の信号に変換する変換
器装置を有する計算機において，少なくとも１つの第１
の信号を検出する信号検出装置であって，前記信号検出
装置には，基準装置が設けられていると共に，前記基準
装置に第１の基準信号が印加され，かつ前記基準装置は
前記第１の基準信号を第２の基準信号に変換し，第１の
切換え手段が設けられていると共に，前記第１の切換え
手段により前記第２の基準信号が前記変換器装置に接続
可能であって，その場合に前記変換器装置は前記第２の
基準信号を第３の基準信号に変換し，適合装置が設けら
れていると共に，前記適合装置は同様に前記第２の基準
信号を得て，かつ前記適合装置が前記第２の基準信号を
第４の基準信号になるように適合し，少なくとも第２の
切換え手段が設けられていると共に，前記第２の切換え
手段により前記第４の基準信号が前記変換器装置へ接続
可能であり，かつ前記変換器装置により第５の基準信号
に変換され，比較手段が設けられていると共に，前記比
較手段を用いて前記第３と前記第５の基準信号から補正
量が求められ，前記第１の信号が補正量に従って検出さ
れる，ことを特徴とする信号検出装置。 - 【請求項１０】 前記信号検出装置には，第３の切換え
手段が設けられており，前記第３の切換え手段によって
前記第２の基準信号が適合装置に接続可能である，こと
を特徴とする請求項９に記載の信号検出装置。 - 【請求項１１】 前記変換器装置はアナログ−デジタル
変換器として形成され，前記基準装置はデジタル−アナ
ログ変換器として形成され，かつ前記適合装置は分圧器
回路として形成されている，ことを特徴とする請求項９
に記載の信号検出装置。 - 【請求項１２】 前記請求項９から１１のうちいずれか
１項に記載の信号検出装置と接続されている及び／又は
前記信号検出装置を有する，ことを特徴とする計算機。 - 【請求項１３】 コンピュータに，前記請求項１から８
に記載の方法を実行させるためのコンピュータプログラ
ム。 - 【請求項１４】 前記請求項１３に記載のプログラムを
記録したコンピュータ読み取り可能な記録媒体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10050962A DE10050962A1 (de) | 2000-10-13 | 2000-10-13 | Verfahren und Vorrichtung zur Erfassung von Signalen |
| DE10050962.2 | 2000-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002185326A true JP2002185326A (ja) | 2002-06-28 |
| JP3884257B2 JP3884257B2 (ja) | 2007-02-21 |
Family
ID=7659788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001316184A Expired - Fee Related JP3884257B2 (ja) | 2000-10-13 | 2001-10-15 | 信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6549149B2 (ja) |
| JP (1) | JP3884257B2 (ja) |
| DE (1) | DE10050962A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030034987A1 (en) * | 2001-08-17 | 2003-02-20 | William Webb | Handheld computer having moveable segments that can be adjusted to affect a size of the handheld computer |
| JP4798610B2 (ja) * | 2006-01-13 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8126519B2 (en) * | 2007-08-31 | 2012-02-28 | Hewlett-Packard Development Company, L.P. | Housing for mobile computing device having construction to slide and pivot into multiple positions |
| US8233948B2 (en) * | 2007-12-11 | 2012-07-31 | Hewlett-Packard Development Company, L.P. | Slider assembly for a housing of a mobile computing device |
| GB2476987B (en) * | 2010-01-19 | 2013-11-27 | Haim Cohen | Transaction card with improved security features |
| US8466817B2 (en) | 2011-10-26 | 2013-06-18 | Htc Corporation | Electronic device and method for driving an internal function block of a processor of the electronic device to operate in a linear region |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3700987C2 (de) | 1987-01-15 | 1995-12-07 | Bosch Gmbh Robert | Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung in einem Mikrorechner |
| US4942401A (en) * | 1989-02-24 | 1990-07-17 | John Fluke Mfg. Co., Inc. | Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset |
| US5673047A (en) * | 1995-06-06 | 1997-09-30 | Analog Devices, Inc. | Gain-compensating differential reference circuit |
-
2000
- 2000-10-13 DE DE10050962A patent/DE10050962A1/de not_active Ceased
-
2001
- 2001-10-10 US US09/975,024 patent/US6549149B2/en not_active Expired - Fee Related
- 2001-10-15 JP JP2001316184A patent/JP3884257B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10050962A1 (de) | 2002-04-18 |
| US6549149B2 (en) | 2003-04-15 |
| US20020084926A1 (en) | 2002-07-04 |
| JP3884257B2 (ja) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8598853B2 (en) | Method of balancing current supplied to a load | |
| US20040104703A1 (en) | Operation apparatus with auto correction of position data of electric faders | |
| US4618848A (en) | Analog to digital converter circuit | |
| JP2002185326A (ja) | 信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体 | |
| US6694272B1 (en) | Microcontroller controlled voltage reference | |
| JPH09264759A (ja) | エンコーダの信号補正方法および装置 | |
| US4445111A (en) | Bi-polar electronic signal converters with single polarity accurate reference source | |
| JPH09218233A (ja) | 車両における負荷の断線検出装置 | |
| JPS6255735B2 (ja) | ||
| JPH0927749A (ja) | 電圧監視装置 | |
| JPH1014083A (ja) | ディジタルリレーのアナログ監視及び自動調整方式 | |
| JPH11148878A (ja) | 圧力センサのドリフト低減回路及びリセット方式 | |
| US7362558B2 (en) | Protective device in a controller | |
| JP2005003596A (ja) | 抵抗測定装置、抵抗測定用集積回路及び抵抗測定方法 | |
| KR100612168B1 (ko) | 전류 제어기의 밸런싱 방법 | |
| JP3371968B2 (ja) | プリンタ及びプリンタの制御方法 | |
| JP3170084B2 (ja) | 温度計測装置 | |
| US20090241664A1 (en) | Angular rate detection apparatus providing stable output | |
| JP4096717B2 (ja) | 電源装置及びそれに用いるｄｃ／ｄｃコンバータ制御方法 | |
| US11413971B2 (en) | Power supply circuit and motor control device | |
| US20230269865A1 (en) | Identification circuit and identification method | |
| JP7240599B2 (ja) | 車両用計器 | |
| JP2668166B2 (ja) | データ伝送システムにおける端末調整装置 | |
| KR20240087322A (ko) | 배터리 시스템 및 이를 이용한 릴레이 진단 방법 | |
| JPH0786888A (ja) | 遅延時間制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |