DE3836812C2 - - Google Patents
Info
- Publication number
- DE3836812C2 DE3836812C2 DE3836812A DE3836812A DE3836812C2 DE 3836812 C2 DE3836812 C2 DE 3836812C2 DE 3836812 A DE3836812 A DE 3836812A DE 3836812 A DE3836812 A DE 3836812A DE 3836812 C2 DE3836812 C2 DE 3836812C2
- Authority
- DE
- Germany
- Prior art keywords
- digital
- correction
- analog
- signals
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Description
Die Erfindung betrifft ein Verfahren zur Umwandlung von
Digitalsignalen in Analogsignale unter Korrektur eventueller
Abweichungen der Umwandlungsfunktion, gemäß dem
Oberbegriff des Patentanspruchs 1. Gegenstand der Erfindung
ist ferner eine Anordnung zur Durchführung eines solchen
Verfahrens.
Es sind verschiedene Methoden bekannt, um Fehler oder
Abweichungen in den Umwandlungsfunktionen von
Digital/Analog-Wandlern zu beseitigen. Wie z. B. in der US-PS
46 73 917 beschrieben, kann man eine Korrektur von
Linearitäts-, Offset- und Verstärkungsfehlern der
Umwandlungsfunktion durch Verknüpfung der
ausgangsseitigen Analogsignale mit Korrekturgrößen oder
durch gesteuerte Trimmung der ohmschen Widerstände in der
Wandler-Widerstandsleiter durchführen. Des weiteren
verweist z. B. die DD-PS 248 266 auf einen Stand der
Technik, wonach für Digital/Analog-Wandler ein geschlossener
Rechner verwendet werden, kann, der Korrekturwerte
berechnet, die, digital mit den Eingangsdaten des Wandlers
verknüpft, die Linearität der Umwandlungsfunktion
gewährleisten. Diese "Korrektur auf der Digitalseite" wird
jedoch in der erwähnten Druckschrift wegen des zu hohen
Rechneraufwandes verworfen.
Nun gibt es Fälle, in denen eine Vielzahl von
Digital/Analog-Wandlern in einem gemeinsamen System
verwendet werden, um an verschiedenen Anschlüssen Signale
die zunächst in Digitalform vorliegen, als Analogsignale
bereitzustellen. Ein solcher Fall ist z. B. ein automatisches
Schaltungsprüfsystem. Hierbei können insbesondere
unvermeidliche Offset- und Verstärkungsfehler dazu führen,
daß für gleiche digitale Eingangssignale unterschiedliche
analoge Ausgangssignale abgegeben werden.
Angesichts dieser Tatsache besteht die Aufgabe der
vorliegenden Erfindung darin, die Umwandlungsfunktionen
einer Vielzahl verwendeter Digital/Analog-Wandler einander
anzugleichen. Diese Aufgabe unterscheidet sich von der
bisher bekannten Aufgabe, irgendwelche Fehler, welche die
Umwandlungsfunktion von der Idealform abweichen lassen, bei
einem einzigen Digital/Analog-Wandler zu kompensieren.
Die gestellte Aufgabe wird erfindungsgemäß durch das im
Patentanspruch 1 beschriebene Verfahren bzw. durch die im
Patentanspruch 7 gekennzeichnete Anordnung gelöst.
Die erfindungsgemäße Lösung besteht im Prinzip darin, daß
für alle beteiligten Digital/Analog-Wandler die zu einer
einheitlichen Umwandlungsfunktion führenden Offset- und
Verstärkungs-Korrekturgrößen ermittelt und an
Speicheradressen gespeichert werden, die den einzelnen
Wandlern individuell zugeordnet sind, so daß beim Anlegen
eines Digitalsignals an einen der Wandler lediglich die am
betreffenden Speicherplatz gespeicherten Korrekturgrößen
abgerufen und mit dem eingangsseitigen Digitalsignal
verknüpft zu werden brauchen. Man kann also für eine
Vielzahl von Wandlern eine gemeinsame Rechen- und
Speichereinrichtung verwenden. Hierdurch und aufgrund der
Tatsache, daß sich die Ermittlung der Korrekturgrößen auf
Offset- und Verstärkungsfehler konzentriert, wird der
Aufwand, der für die "digitalseitige" Korrektur benötigt
wird und bisher als zu hoch eingeschätzt wurde, vertretbar.
Vorteilhafte Ausgestaltungen der Erfindung sind in
Unteransprüchen gekennzeichnet. So können die
Digital/Analog-Wandler Teil eines automatischen Schaltungsprüfsystems
sein; die Offset- und Verstärkungs-Korrekturgrößen
können in zugehörigen Offset- bzw. Verstärkungs-Speichern
gespeichert werden; die Digitalsignale können in
einer Multiplizier- und Akkumulatorschaltung gemäß der
Gleichung y=mx+b justiert werden, wobei y die
justierten Digitalsignale sind, m eine Verstärkungs-
Korrekturgröße ist, x die ursprünglichen Digitalsignale
sind und b die Offset-Korrekturgröße ist; die Multiplizier-
und Akkumulatorschaltung kann durch Steuersignale aus einem
Steuerspeicher gesteuert werden, der mit denselben Adressen
adressiert wird, wie sie für die Offset- und Verstärkungsspeicher
benutzt werden, und durch Steuersignale aus einer
"Zustandsmaschine"; es kann ein Ausgangsmultiplexer
verwendet werden, um an die Digital/Analog-Wandler selektiv
entweder die justierten Digitalsignale oder die Original-Digitalsignale
zu liefern; es kann ein die Original-Digitalsignale
speichernder Echospeicher verwendet werden,
in Verbindung mit einem die letzten justierten Digitaldaten
speichernden Letztwertregister und einem Wiederholungs-Multiplexer,
um selektiv die Originalsignale, die letzte
Gruppe justierter Signale oder Signale auf der mit den
Digital/Analog-Wandlern kommunizierenden Schiene zu
wiederholen.
Vorteilhafterweise können bei dem erfindungsgemäßen
Verfahren für jeden Digital/Analog-Wandler die analogen
Ausgangssignale gemessen werden, die als Antwort auf die
Eingabe von Minimal- und Maximalwerten erscheinen, welche
den erwartungsgemäß vom Digital/Analog-Wandler benutzten
Bereich von Digitalwerten bezeichnen. Die Offset- und
Verstärkungs-Korrekturgrößen werden der Reihe nach für
jeden Wandler bestimmt und an den gleichen Adressen in den
Offset- und Vestärkungsspeicher gespeichert.
Die Erfindung erlaubt eine sehr genaue Eichung von 16-Bit-
D/A-Präzisionswandlern (bis auf 100 Mikrovolt genau), wenn
ihnen Digitalsignale mit Datenschienengeschwindigkeit
angelegt werden. Da die Wandler bei jeder Einschaltung der
Stromversorgung geeicht werden können, sind Langzeitänderungen
der Wandlerkenngrößen kein Problem. Außerdem wird
die Genauigkeit noch weiter verbessert, indem man die
Korrekturgrößen für einen Bereich von Digitalwerten
bestimmt, von denen zu erwarten ist, daß sie während eines
gegebenen Betriebs (z. B. während eines gegebenen
Prüfverfahrens) an einen gegebenen Wandler gelegt werden.
Weitere Vorteile und Merkmale der Erfindung gehen aus der
nachstehenden Beschreibung hervor, in der eine bevorzugte
Ausführungsform als Beispiel anhand von Zeichnungen näher
erläutert wird. Im einzelnen zeigt:
Fig. 1 ein Blockschaltbild eines automatischen Schal
tungsprüfsystems, das eine erfindungsgemäße Eichschaltung
für Digital/Analog-Wandler enthält;
Fig. 2 ein Blockschaltbild der Digital/Analog-Eich
schaltung im System nach Fig. 1;
Fig. 3A und 3B ein Flußdiagramm des von der Schal
tung nach Fig. 2 angewandten Eichverfahrens.
Das in Fig. 1 dargestellte automatische Prüfsystem zum
Prüfen einer elektronischen Einrichtung 12, die im fol
genden kurz als "Prüfling" bezeichnet wird, enthält eine
Vielzahl von 16-Bit-Digital/Analog-Präzisionswandlern 14.
Die Digital/Analog-Wandler werden im folgenden der Ein
fachheit halber mit der Abkürzung DAW bezeichnet. Die
einzige Eichschaltung 16 für die Wandler (DAW-Eichschal
tung, ausführlicher in Verbindung mit Fig. 2 beschrieben)
ist so angeschlossen, daß sie über eine System-Daten
schiene 18 Digitaldaten in ursprünglicher oder Original
form von einer ein Computer-Interface und eine Daten
schienen-Verzweigung (Fan-Out) enthaltenden Übertragungs
einrichtung empfängt, um justierte Digitaldaten über eine
Modul-Datenschiene 20 (auch als D/A-Datenschiene be
zeichnet) an die DAWs 14 zu liefern.
Die Gesamtsteuerung des Prüfsystems 12 erfolgt durch
einen Computer 36, der über ein System-Interface 38 mit
dem Computer-Interface und der Verzweigung (beides im
Block 22) verbunden ist. Die System-Datenschiene 18 ist
außerdem so angeschlossen, daß sie Digitaldaten an eine
Stift-Begrenzungsschaltung 24, einen Mustergenerator 26,
einen Zeitsignalgeber 28, Analogschaltungen 30, einen
Formatierer 32 und einen Prüfkopf 34 legt. Die Stift-Be
grenzungsschaltung 24, der Mustergenerator 26, der Zeit
signalgeber 28 und die Analogschaltung 30 sind sämtlich
mit Eingängen des Formatierers 32 verbunden, um Eingangs
signale zu liefern, die bei der Erzeugung von Prüfsignalen
verwendet werden, welche über den Prüfkopf 34 an den Prüf
ling 12 gelegt werden. Die Analogschaltungen 30 sind außer
dem direkt mit Eingängen des Prüfkopfs 34 verbunden, um
analoge Eingangssignale an den Prüfling 12 zu legen.
Wie in der Fig. 2 dargestellt, enthält die DAW-Eich
schaltung 16 mehrere Speicher mit wahlfreiem Zugriff
(Randomspeicher oder abgekürzt RAM). Im einzelnen handelt
es sich um einen Echo-RAM 40 (zur Speicherung unmodifi
zierter Digitaldaten), einen Steuer-RAM 42 (zur Speiche
rung von Steuersignalen für die Eichung und den Schal
tungsbetrieb), einen Verstärkungs-RAM 44 (zur Speicherung
von Verstärkungs-Korrekturkenngrößen) und einen Offset-
RAM 46 (zur Speicherung von Offset-Korrekturkenngrößen).
Alle diese Speicher sind sowohl mit der System-Adressen
schiene 48 als auch mit der System-Datenschiene 18 ver
bunden. Der Verstärkungs-RAM 44 und der Offset-RAM 46
sind so angeschlossen, daß sie Verstärkungs- und Offset-
Korrekturkenngrößen (16-Bit-Wörter) an eine Multiplizier-
und Akkumulatorschaltung (abgekürzt MA-Schaltung) 58 lie
fern, um jeweils Digitaldaten, die über die System-Daten
schiene 18 direkt zu dieser Schaltung 58 gelangen, zu
modifizieren. Eine Zustandsmaschine 60 empfängt ein Aus
gangssignal des Steuer-RAM 42 und Signale von Datenschie
nen-Steuerleitungen 64 und sorgt für eine Steuerung der
MA-Schaltung 58, die außerdem noch durch Steuersignale
direkt vom Steuer-RAM 42 gesteuert wird. Der Ausgang der
MA-Schaltung 58 ist einer der Eingänge eines Ausgangs
multiplexers 54, dessen Ausgangssignal auf der Modul-
Datenschiene 20 erscheint. Der Ausgangsmultiplexer 54
wird durch einen Ausgang der Zustandsmaschine 60 und durch
einen Ausgang des Steuer-RAM 42 gesteuert. Ebenfalls mit
dem Eingang des Ausgangsmultiplexers 54 verbunden ist die
System-Datenschiene (um eine Umgehung des Eichungsvorgangs
der MA-Schaltung zu erlauben) sowie die Adressenschiene
48, um Adresseninformation an die DAWs 14 zu senden.
Ein Wiederholungs-Multiplexer 52 ist so angeschlossen,
daß der unter Steuerung durch Steuersignale vom Steuer-
RAM 42 wahlweise den Ausgang des Echo-RAM 40, den Aus
gang des Letztwert-Wiederholungsregisters 56 oder Daten
der Modul-Datenschiene 20 auf die System-Datenschiene 18
gibt.
Im Bereich liefert das automatische Prüfsystem 10 digi
tale Prüfmuster, die vom Mustergenerator 26 erzeugt wer
den, an den Prüfling 12 und vergleicht erscheinende Aus
gangssignale mit verlangten Ausgangssignalen. Die 16-Bit-
DAWs 14 werden dazu verwendet, genaue Ausgangssignale
(bis auf 100 Mikrovolt genau) an die Analogschaltung 30
zu liefern, die dann analoge Ausgangssignale abgibt,
welche vom Zeitsignalgeber 28, vom Formatierer 32 und
vom Prüfkopf 34 verwendet werden.
Je nachdem, welche Steuerdaten nach erfolgter Einschal
tung der Stromversorgung und Initialisierung an den Adres
sen des Steuer-RAM 42 gespeichert sind, wird die DAW-Eich
schaltung 16 in einer von zwei verschiedenen Betriebsarten
benutzt, nämlich entweder als eine normale Datenschiene
oder als eine Datenmodifizierungseinrichtung. Wenn die
DAW-Eichschaltung 16 als normale Datenschiene arbeitet,
werden die Daten-, Adressen- und Steuersignale einfach
gepuffert und dann an die DAWs 14 gesendet. Arbeitet die
DAW-Eichschaltung 16 als Datenmodifizierungseinrichtung,
dann werden die über die System-Datenschiene 18 ankommen
den Daten durch die MA-Schaltung 58 gemäß der Funktion
y=mx+b manipuliert, wobei y der Wert der an die DAWs
14 ausgegebenen manipulierten Daten ist; m ist die Ver
stärkungs-Korrekturkenngröße, die im Verstärkungs-RAM
44 für den jeweils adressierten DAW 14 gespeichert ist,
und b ist die Offset-Korrekturkenngröße, die für den
adressierten DAW 14 im Offset-RAM 46 gespeichert ist. In
jeder der erwähnten Betriebsarten werden die Digitalda
ten an einen jeweils bestimmten DAW 14 gesendet, nachdem
die Adresse dieses DAW über die System-Adressenschiene
gesendet worden ist.
Die Verstärkungs- und Offset-Korrekturkenngrößen werden
während der Initialisierung des Systems bestimmt und ge
speichert, wobei ein System-Analog/Digital-Wandler (System-
ADW) und eine Analogmultiplexer-Schaltmatrix (beides
nicht dargestellt) verwendet werden, um die Ausgänge der
DAWs 14 zu messen, wenn sie Spannungen liefern, die be
deutsam für den Bereich von Spannungen sind, welche wäh
rend der eigentlichen Schaltungsprüfung abzugeben wären.
Gemäß der Fig. 3 führt der Computer 36, wenn DAWs 14 ge
eicht werden, folgende Schritte durch: er stellt eine
Liste der zu eichenden DAWs 14 auf; er erzeugt Strukturen,
die spezifische Bedingungen und Datenpunkte enthalten,
welche zur Eichung einzelner DAWs 14 benutzt werden (ein
schließlich jeweils eines Maximum- und eines Minimum-Ein
gangswertes für die Eichung); er eicht den System-ADW
auf einen Offset von Null. Jeder zu eichende DAW 14 wird
dann, einer nach dem anderen, geeicht. Der Offset-Korrek
turwert im Offset-RAM 46 wird auf 0,0 Volt gestellt, und
der Verstärkungs-Korrekturwert im Verstärkungs-RAM 44
wird auf 1,0 gestellt. An den betreffenden DAW 14 wird
dann über die Modul-Datenschiene 20 ein Minimum-Digital
wert ("MIN") gelegt, wie er für den Bereich von Werten
gilt, die der DAW 14 während der Durchführung einer Prü
fung erwartungsgemäß empfängt; das aus dem Minimum-Digi
talwert resultierende analoge Ausgangssignal, das mit
"y 0" bezeichnet sei, wird gemessen. Dann wird der DAW
14 auf den zu erwartenden Maximalwert des erwartungsge
mäß vorkommenden Bereichs von Werten gestellt, und sein
Ausgangssignal wird gemessen; dieser Meßwert sei mit
"yf" bezeichnet. Der Verstärkungsfehler ist gleich (yf-yO)/
(MAX-MIN). Der Kehrwert des Verstärkungsfehlers ist die
Verstärkungs-Korrekturkenngröße m, die an einer dem be
treffenden DAW 14 zugeordneten Adresse im Verstärkungs-
RAM 44 gespeichert wird. Die Offset-Korrekturkenngröße
wird gleich yO · m eingestellt und an der gleichen Adres
se im Offset-RAM 46 gespeichert. Die Offset- und Verstär
kungs-Korrekturgrößen werden nachgeprüft, indem man sie
zur Modifizierung von Digitaldaten verwendet, die innerhalb
des Bereichs zu erwartender Werte liegen und an der Sy
stem-Datenschiene 18 eingegeben werden. Die daraus resul
tierenden analogen Ausgangssignale werden mit Hilfe des
System-ADW gemessen und mit den unmodifizierten Digital
daten verglichen, um festzustellen, ob die Differenzen
zwischen den beiden innerhalb annehmbarer Grenzen liegen.
Ist dies der Fall, dann wird der nächste ADW 14 geeicht.
Überschreiten die Differenzen jedoch annehmbare Grenzen,
dann wird eine Feineichung durchgeführt. Es wird festge
stellt, ob y oder m oder beide Größen einer Feineichung
bedürfen; falls es unannehmbare Differenzen im unteren
Teil des Bereichs gibt, wo m wenig Einfluß hat, dann
sollte die Größe b feingeeicht werden; falls unannehmbare
Differenzen im oberen Teil des Bereichs vorkommen, wo m
größeren Einfluß hat, dann sollte die Größe m feingeeicht
werden; gibt es Differenzen in beiden Teilen des Bereichs,
dann werden beide Größen feingeeicht, zuerst b und dann m.
Bei der Durchführung jeder Feineichung wird die Größe b
oder m individuell schrittweise erhöht oder vermindert,
und jeder neue Wert von m oder b wird mit einer Vielzahl
unmodifizierter Daten geprüft, die innerhalb des Bereichs
zu erwartender Werte liegen. Die resultierenden Ausgangs
daten werden mit unmodifizierten Daten verglichen, um
festzustellen, ob der neue b- oder m-Wert zu Differenzen
zwischen Eingang und Ausgang führt, die innerhalb akzep
tierbarer Grenzen liegen. Falls die Differenzen immer
noch außerhalb der Grenzen liegen, jedoch kleiner gewor
den sind, dann wird der b- oder m-Wert wiederum um einen
Schritt verändert, und zwar in derselben Richtung wie
vorher. Sind die Differenzen jedoch größer geworden als
beim vorherigen b- oder m-Wert, dann wird der neue b-
oder m-Wert um einen Schritt in die andere Richtung ver
ändert. Sobald sich das Vorzeichen der Differenzen än
dert, wird die Schrittrichtung umgekehrt, und die Schritt
weite wird vermindert.
Dieses Eichverfahren wird für jeden zu eichenden DAW 14
unter Verwendung von MAX- und MIN-Werten durchgeführt, die
kennzeichnend für den Bereich der am Eingang des betref
fenden DAW 14 zu erwartenden Digitalwerten sind.
Passende Steuersignale, um die Zustandsmaschine 16 und
die MA-Schaltung 58 zur Durchführung der Funktion y=mx+b
zu veranlassen, werden während der Sequenz der Ein
schalt-Initialisierung in den Steuer-RAM 42 eingeschrie
ben. Steuersignale zur Umgehung des Eichverfahrens der
MA-Schaltung werden in den RAM 42 an Adressen eingeschrie
ben, die jeweils denjenigen DAWs 14 zugeordnet sind, wel
che unmodifizierte Digitaldaten in der normalen Daten
schienen-Betriebsart empfangen sollen.
Während der Durchführung einer Schaltungsprüfung werden
die DAWs 14 vom Computer 36 entsprechend Digitalwerten
eingestellt, die auf der System-Datenschiene 18 zur DAW-
Eichschaltung 16 geliefert werden. Wenn die Eichschaltung
16 ein Digitalsignal für einen DAW 14 empfängt, für den
Verstärkungs- und Offset-Korrekturwerte an den zugeordne
ten Adressen in den RAMs 44 und 46 gespeichert sind, be
wirken Steuersignale an den gleichen Adressen im Steuer-
RAM 42, daß der Wert des Original-Digitalsignals (x) mit
der im Verstärkungs-RAM 44 gespeicherten Verstärkungs-
Korrekturgröße (m) multipliziert und mit der im Offset-
RAM 46 gespeicherten Offset-Korrekturgröße (b) addiert
wird. Multiplikation und Addition werden in der MA-Schal
tung 58 unter Steuerung durch Steuersignale vom Steuer-
RAM 42 und von der Zustandsmaschine 60 durchgeführt, die
16 Zustände hat. Das Ausgangssignal wird über den Aus
gangsmultiplexer 54 auf die Modul-Datenschiene 20 gegeben.
Wenn zur Durchführung des einfachen Multiplikations- und
Additionsvorgangs eine fest verdrahtete Logikschaltung
verwendet wird, dann werden die Digitaldaten korrigiert
und schnell mit Datenschienen-Geschwindigkeit an den je
weiligen DAW 14 geliefert. Das vom DAW 14 daraufhin ge
lieferte Analogsignal entspricht den Originaldaten, weil
die Datenmodifizierung die Verstärkungs- und Offsetfeh
ler der DAW kompensiert hat. Wenn die Eichschaltung 16
ein Digitalsignal empfängt, das unmodifiziert an den
zugehörigen DAW gesendet werden soll, dann bewirken die
im RAM 42 gespeicherten Steuersignale, daß die Daten
unmodifiziert über den Ausgangsmultiplexer 54 gesendet
werden.
Alle auf der System-Datenschiene 18 gelieferten Original
daten werden im Echo-RAM 40 gespeichert, egal, ob sie
von der Eichschaltung 16 modifiziert werden sollen oder
nicht. Wenn vom Computer 36 verlangt wird, die tatsäch
lich an die DAWs 14 gesendeten Daten zu wiederholen,
wird die Modul-Datenschiene 20 über den Wiederholungs-
Multiplexer 52 angeschlossen. Um eine spezielle Digital
zahl, die gerade modifiziert worden ist, zu lesen, wird
die im Register 56 gespeicherte Zahl durch den Wieder
holungs-Multiplexer 52 gesendet.
Neben der vorstehend beschriebenen Ausführungsform sind
auch andere Ausgestaltungen innerhalb des Erfindungsge
dankens und des Bereichs der Patentansprüche möglich.
Claims (14)
1. Verfahren zur Umwandlung von Digitalsignalen in Analogsignale,
wobei die Abweichung der tatsächlichen Umwandlungsfunktion
eines verwendeten Digital/Analog-Wandlers
von der gewünschten Umwandlungsfunktion ermittelt und
daraus Korrekturgrößen errechnet werden, durch deren Verknüpfung
mit den umzuwandelnden Original-Digitalsignalen
justierte Digitalsignale erzeugt werden, die beim Anlegen
an den Digital/Analog-Wandler zur Erzeugung eines
Analogsignals führen, das einer Umwandlung des Original-Digitalsignals
gemäß der gewünschten Umwandlungsfunktion
entspricht,
dadurch gekennzeichnet,
daß in einem System, welches eine Vielzahl von Digitaleingängen
mit jeweils zugeordneten Digital/Analog-Wandlern
(14) und zugeordneten Analogausgängen enthält,
für alle Umwandlungen die gleiche gewünschte Umwandlungsfunktion
erzielt wird, indem
- a) für jeden Digital/Analog-Wandler (14) eine zugehörige Korrekturgröße für den Offsetfehler und eine zugehörige Korrekturgröße für den Verstärkungsfehler errechnet und jeweils an einer diesem Wandler individuell zugeordneten Speicheradresse gespeichert werden;
- b) jedes an einem Digitaleingang empfangene Original-Digitalsignal beim Anlegen an den zugeordneten Digital/Analog-Wandler (24) mit den für diesen Wandler gespeicherten Korrekturgrößen verknüpft wird, um es für die Umwandlung gemäß der gewünschten Umwandlungsfunktion zu justieren.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß
die Justierung gemäß der Gleichung y=mx+b erfolgt,
wobei
- y die justierten Digitaldaten darstellt,
- m eine jeweilige Verstärkungs-Korrekturgröße ist,
- x die Original-Digitaldaten darstellt und
- b eine jeweilige Offset-Korrekturgröße ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
daß ein Offsetspeicher (46) verwendet wird zur Speicherung
der Offset-Korrekturgrößen der Vielzahl von Digital/Analog-Wandlern
(14) an jeweils zugeordneten Adressen und daß
ein Verstärkungsspeicher (44) verwendet wird zur Speicherung
der Verstärkungs-Korrekturgrößen der Vielzahl von Digital/Analog-Wandlern
(14) an entsprechenden Adressen.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß
zur Bestimmung der Korrekturgrößen folgende Schritte
durchgeführt werden:
- a) an den Eingang eines der Digital/Analog-Wandler wird ein Minimalwert MIN gelegt;
- b) die als Antwort auf den Minimalwert gelieferte Ausgangsgröße yO des Digital/Analog-Wandlers wird gemessen;
- c) an den Eingang des Digital/Analog-Wandlers wird ein Maximalwert MAX gelegt;
- d) die als Antwort auf den Maximalwert gelieferte Ausgangsgröße yf des Digital/Analog-Wandlers wird gemessen;
- e) die Korrekturgröße m wird errechnet gemäß der Formel (MAX-MIN)/(yf-yO);
- f) die Korrekturgröße b wird auf der Grundlage der Größen MAX, MIN, yf und yO bestimmt;
- g) für alle anderen Digital/Analog-Wandler werden die Schritte a) bis f) wiederholt.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß es in einer Einrichtung zur
automatischen Prüfung eines elektronischen Prüflings (12)
angewendet wird.
6. Anordnung zur Durchführung des Verfahrens nach Anspruch
1, gekennzeichnet durch:
eine Vielzahl von Digital/Analog-Wandlern (14);
einen Korrekturspeicher (44, 46), der für jeden Digital/Analog-Wandler eine eigene Adresse hat und der für die einzelnen Digital/Analog-Wandler jeweils eine zugehörige Korrekturgröße für den Offsetfehler und eine zugehörige Korrekturgröße für den Verstärkungsfehler an den jeweils zugeordneten Adressen speichert, um die Erzeugung von Analogsignalen als Antwort auf Digitalsignale gleichmäßig entsprechend einer gewünschten Umwandlungsfunktion zu machen;
eine Korrektureinrichtung (58), welche die Original-Digitalsignale für jeden der Digital/Analog-Wandler gemeinsam mit den für diesen Digital/Analog-Wandler gemeinsam mit den für diesen Digital/Analog-Wandler gespeicherten Korrekturgrößen empfängt und die Original-Digitalsignale (18) unter Verwendung der gespeicherten Korrekturgrößen justiert, um justierte Digitalsignale (20) zu erzeugen, die beim Anlegen an den jeweils betreffenden Digital/Analog-Wandler (14) zur Erzeugung eines Analogsignals führen, das den Original-Digitalsignalen gemäß der gewünschten Umwandlungsfunktion entspricht.
eine Vielzahl von Digital/Analog-Wandlern (14);
einen Korrekturspeicher (44, 46), der für jeden Digital/Analog-Wandler eine eigene Adresse hat und der für die einzelnen Digital/Analog-Wandler jeweils eine zugehörige Korrekturgröße für den Offsetfehler und eine zugehörige Korrekturgröße für den Verstärkungsfehler an den jeweils zugeordneten Adressen speichert, um die Erzeugung von Analogsignalen als Antwort auf Digitalsignale gleichmäßig entsprechend einer gewünschten Umwandlungsfunktion zu machen;
eine Korrektureinrichtung (58), welche die Original-Digitalsignale für jeden der Digital/Analog-Wandler gemeinsam mit den für diesen Digital/Analog-Wandler gemeinsam mit den für diesen Digital/Analog-Wandler gespeicherten Korrekturgrößen empfängt und die Original-Digitalsignale (18) unter Verwendung der gespeicherten Korrekturgrößen justiert, um justierte Digitalsignale (20) zu erzeugen, die beim Anlegen an den jeweils betreffenden Digital/Analog-Wandler (14) zur Erzeugung eines Analogsignals führen, das den Original-Digitalsignalen gemäß der gewünschten Umwandlungsfunktion entspricht.
7. Anordnung nach Anspruch 6,
dadurch gekennzeichnet,
daß der Korrekturspeicher (44, 46) einen Offsetspeicher (46) zur Speicherung von Offset-Korrekturgrößen für die Vielzahl der Digital/Analog-Wandler (14) und einen Verstärkungsspeicher (44) zur Speicherung von Verstärkungs-Korrekturgrößen für die Vielzahl der Digital/Analog-Wandler (14) enthält.
daß der Korrekturspeicher (44, 46) einen Offsetspeicher (46) zur Speicherung von Offset-Korrekturgrößen für die Vielzahl der Digital/Analog-Wandler (14) und einen Verstärkungsspeicher (44) zur Speicherung von Verstärkungs-Korrekturgrößen für die Vielzahl der Digital/Analog-Wandler (14) enthält.
8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß
die Korrektureinrichtung (58) eine Multiplizier- und
Akkumulatorschaltung aufweist, welche die justierten
Digitalsignale gemäß der Gleichung y=mx+b erzeugt,
wobei
- y die justierten Digitalsignale darstellt,
- m eine jeweilige Verstärkungs-Korrekturgröße ist,
- x die Original-Digitalsignale darstellt und
- b eine jeweilige Offset-Korrekturgröße ist.
9. Anordnung nach Anspruch 8, gekennzeichnet durch einen
Steuerspeicher (42), der Steuersignale für die Steuerung
der Multiplizier- und Akkumulatorschaltung (58) speichert
und durch eine Adresse adressiert wird, die einer
Adresse für den Verstärkungsspeicher (44) und für den
Offsetspeicher (46) und der Adresse eines Digital/Analog-Wandlers
(Wandleradresse) entspricht.
10. Anordnung nach Anspruch 9, gekennzeichnet durch eine
Zustandsmaschine (60), welche die Multiplizier- und
Akkumulatorschaltung (58) abhängig von mindestens einem
der Steuersignale aus dem Steuerspeicher (42) steuert.
11. Anordnung nach Anspruch 6, gekennzeichnet durch:
eine System-Datenschiene (18), über welche die Original-Digitalsignale zur Korrektureinrichtung (58) gelangen;
eine Wandler-Datenschiene (20), welche die justierten Digitalsignale von der Korrektureinrichtung (58) zur Vielzahl der Digital/Analog-Wandler überträgt;
eine System-Adressenschiene (48), über welche die Adressen der Digital/Analog-Wandler (Wandleradressen) geliefert werden;
einen Ausgangsmultiplexer (54), der, nachdem Adresseninformation zu den Digital/Analog-Wandlern (14) gesendet worden ist, selektiv entweder die Original-Digitalsignale von der System-Adressenschiene (18) oder die justierten Digitalsignale von der Korrektureinrichtung (58) auf die Wandler-Datenschiene gibt.
eine System-Datenschiene (18), über welche die Original-Digitalsignale zur Korrektureinrichtung (58) gelangen;
eine Wandler-Datenschiene (20), welche die justierten Digitalsignale von der Korrektureinrichtung (58) zur Vielzahl der Digital/Analog-Wandler überträgt;
eine System-Adressenschiene (48), über welche die Adressen der Digital/Analog-Wandler (Wandleradressen) geliefert werden;
einen Ausgangsmultiplexer (54), der, nachdem Adresseninformation zu den Digital/Analog-Wandlern (14) gesendet worden ist, selektiv entweder die Original-Digitalsignale von der System-Adressenschiene (18) oder die justierten Digitalsignale von der Korrektureinrichtung (58) auf die Wandler-Datenschiene gibt.
12. Anordnung nach Anspruch 11, gekennzeichnet durch:
einen Echospeicher (40), der an die System-Daten schiene (18) angeschlossen ist, um die Original-Digi talsignale für die einzelnen Wandler (14) zu speichern;
einen Wiederholungs-Multiplexer (52), der so angeschlossen ist, daß er selektiv entweder die im Echospeicher gespeicherten Original-Digitalsignale oder die über die Wandler-Datenschiene (20) gelieferten Signale an seinem Ausgang abgibt.
einen Echospeicher (40), der an die System-Daten schiene (18) angeschlossen ist, um die Original-Digi talsignale für die einzelnen Wandler (14) zu speichern;
einen Wiederholungs-Multiplexer (52), der so angeschlossen ist, daß er selektiv entweder die im Echospeicher gespeicherten Original-Digitalsignale oder die über die Wandler-Datenschiene (20) gelieferten Signale an seinem Ausgang abgibt.
13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß
eine Speichereinrichtung (56) zur Speicherung des je
weils letzten Ausgangssignals der Korrektureinrichtung
(58) vorgesehen ist und daß diese Speichereinrichtung
einen Ausgang hat, der zu einem weiteren Eingang des
Wiederholungs-Multiplexers (52) führt.
14. Anordnung nach einem der Ansprüche 6 bis 13, gekennzeichnet
durch ihre Verwendung in einer Einrichtung
zur automatischen Prüfung eines elektronischen Prüflings
(12).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/115,151 US4829236A (en) | 1987-10-30 | 1987-10-30 | Digital-to-analog calibration system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3836812A1 DE3836812A1 (de) | 1989-05-11 |
DE3836812C2 true DE3836812C2 (de) | 1992-02-20 |
Family
ID=22359586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3836812A Granted DE3836812A1 (de) | 1987-10-30 | 1988-10-28 | Anordnung und verfahren zur eichung von digital/analog-wandlern |
Country Status (6)
Country | Link |
---|---|
US (1) | US4829236A (de) |
JP (1) | JPH01188027A (de) |
CA (1) | CA1280162C (de) |
DE (1) | DE3836812A1 (de) |
FR (1) | FR2622753B1 (de) |
GB (1) | GB2212016B (de) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3832145A1 (de) * | 1988-09-22 | 1990-03-29 | Philips Patentverwaltung | Verfahren und schaltungsanordnung zur messung kleiner elektrischer signale |
JPH03176678A (ja) * | 1989-12-06 | 1991-07-31 | Advantest Corp | Icテスタのac評価方法 |
DE4009383A1 (de) * | 1990-03-23 | 1991-09-26 | Licentia Gmbh | Verfahren und anordnung zur analog-digital-umsetzung |
GB9008544D0 (en) * | 1990-04-17 | 1990-06-13 | Smiths Industries Plc | Electrical assemblies |
US5087914A (en) * | 1990-08-22 | 1992-02-11 | Crystal Semiconductor Corp. | DC calibration system for a digital-to-analog converter |
FR2684209B1 (fr) * | 1990-10-30 | 1995-03-10 | Teradyne Inc | Generateur de base de temps rapide. |
US5248970A (en) * | 1991-11-08 | 1993-09-28 | Crystal Semiconductor Corp. | Offset calibration of a dac using a calibrated adc |
US5381148A (en) * | 1993-07-12 | 1995-01-10 | Analog Devices, Inc. | Method and apparatus for calibrating a gain control circuit |
US5416512A (en) * | 1993-12-23 | 1995-05-16 | International Business Machines Corporation | Automatic threshold level structure for calibrating an inspection tool |
IL108772A0 (en) * | 1994-02-24 | 1994-05-30 | Amcor Ltd | Treatment of rhinitis by biostimulative illumination |
JPH0862308A (ja) * | 1994-08-22 | 1996-03-08 | Advantest Corp | 半導体試験装置の測定信号のタイミング校正方法及びその回路 |
AU3560295A (en) * | 1994-10-06 | 1996-05-02 | Northern Telecom Limited | Bus for sensitive analog signals |
US5596322A (en) * | 1994-10-26 | 1997-01-21 | Lucent Technologies Inc. | Reducing the number of trim links needed on multi-channel analog integrated circuits |
JPH1048294A (ja) * | 1996-07-31 | 1998-02-20 | Ando Electric Co Ltd | Icテスト装置のd/aコンバータ制御方式 |
US6285958B1 (en) * | 1998-02-12 | 2001-09-04 | American Electronic Components, Inc. | Electronic circuit for automatic compensation of a sensor output signal |
US6191715B1 (en) | 1998-10-29 | 2001-02-20 | Burr-Brown Corporation | System for calibration of a digital-to-analog converter |
US6351228B1 (en) * | 1999-02-03 | 2002-02-26 | Hitachi Electronics Engineering Co., Ltd. | Digital calibration method and apparatus for A/D or D/A converters |
US6404369B1 (en) * | 2000-09-29 | 2002-06-11 | Teradyne, Inc. | Digital to analog converter employing sigma-delta loop and feedback DAC model |
CN100514863C (zh) * | 2002-09-26 | 2009-07-15 | 阿纳洛格装置公司 | 集成的数字校准电路和数模转换器(dac) |
US7068193B2 (en) * | 2002-09-26 | 2006-06-27 | Analog Devices, Inc. | Integrated digital calibration circuit and digital to analog converter (DAC) |
AU2003273511A1 (en) * | 2002-09-27 | 2004-04-19 | Analog Devices, Inc. | System and method for digital compensation of digital to analog and analog to digital converters |
US7369658B2 (en) * | 2003-04-07 | 2008-05-06 | Optichron, Inc. | Secure modulation and demodulation |
US6919833B2 (en) * | 2003-09-04 | 2005-07-19 | Regan N. Mills | Parallel converter topology for reducing non-linearity errors |
JP2008092195A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | 半導体集積回路、自動誤差計算プログラム及び自動誤差計算方法 |
JP2009100242A (ja) * | 2007-10-17 | 2009-05-07 | Meidensha Corp | ディジタル制御装置の自動調整方式 |
US7688240B2 (en) * | 2008-05-02 | 2010-03-30 | Analog Devices, Inc. | Method and apparatus for calibrating an RDAC for end-to-end tolerance correction of output resistance |
CN102025374B (zh) * | 2010-12-24 | 2013-10-16 | 北京东方计量测试研究所 | 数模转换器的差分非线性误差实时校正的自动校准电路 |
EP3031138A4 (de) | 2013-08-07 | 2017-04-12 | Xagenic, Inc. | Digital-analog-wandler mit einem präzisen biopolaren strommodus |
US9325337B1 (en) | 2015-01-09 | 2016-04-26 | Analog Devices Global | Self-referenced digital to analog converter |
US11651910B2 (en) | 2020-12-10 | 2023-05-16 | Teradyne, Inc. | Inductance control system |
US11862901B2 (en) | 2020-12-15 | 2024-01-02 | Teradyne, Inc. | Interposer |
TWI779576B (zh) * | 2021-04-23 | 2022-10-01 | 瑞昱半導體股份有限公司 | 具有訊號校正機制的數位至類比轉換裝置及方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5953727B2 (ja) * | 1977-04-06 | 1984-12-26 | 株式会社日立製作所 | 補正回路付da変換器 |
US4427971A (en) * | 1978-06-01 | 1984-01-24 | The Bendix Corporation | Method and apparatus for the conversion of digital words to analog signals |
JPS6030453B2 (ja) * | 1979-10-24 | 1985-07-16 | 株式会社日立製作所 | デイジタル−アナログ変換器 |
NL8102226A (nl) * | 1981-05-07 | 1982-12-01 | Philips Nv | Digitaal analoog omzetter voor bipolaire signalen. |
US4673917A (en) * | 1984-07-18 | 1987-06-16 | Fairchild Semiconductor Corporation | Method and apparatus for minimizing digital-to-analog converter correction trims |
JPS61186867A (ja) * | 1985-02-14 | 1986-08-20 | Yokogawa Hewlett Packard Ltd | Dac測定回路 |
US4677581A (en) * | 1985-05-30 | 1987-06-30 | Allied Corporation | Multichannel, self-calibrating, analog input/output apparatus for generating and measuring DC stimuli |
DD248226A1 (de) * | 1986-04-16 | 1987-07-29 | Zeiss Jena Veb Carl | Anordnung zur isolierten montage eines leistungs-halbleiterschalters |
GB2199711B (en) * | 1987-01-08 | 1990-10-24 | Schlumberger Electronics | Converter calibration |
-
1987
- 1987-10-30 US US07/115,151 patent/US4829236A/en not_active Expired - Lifetime
-
1988
- 1988-10-28 DE DE3836812A patent/DE3836812A1/de active Granted
- 1988-10-28 CA CA000581587A patent/CA1280162C/en not_active Expired - Lifetime
- 1988-10-31 GB GB8825401A patent/GB2212016B/en not_active Expired
- 1988-10-31 JP JP63275981A patent/JPH01188027A/ja active Pending
- 1988-11-02 FR FR8814279A patent/FR2622753B1/fr not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2622753A1 (fr) | 1989-05-05 |
GB2212016A (en) | 1989-07-12 |
JPH01188027A (ja) | 1989-07-27 |
US4829236A (en) | 1989-05-09 |
CA1280162C (en) | 1991-02-12 |
GB2212016B (en) | 1992-05-13 |
FR2622753B1 (fr) | 1994-05-06 |
DE3836812A1 (de) | 1989-05-11 |
GB8825401D0 (en) | 1988-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3836812C2 (de) | ||
DE2814754C2 (de) | Digital/Analog-Umsetz-System | |
DE3003099C2 (de) | Digital-Analog-Wandler mit Kompensationsschaltung | |
AT398506B (de) | Signalverarbeitungsschaltung | |
DE3226179C2 (de) | Schaltungsanordnung zur Überwachung des Ausgangsstroms und der Ausgangsspannung mindestens eines geregelten Netzgerätes | |
DE3151743C2 (de) | ||
DE3039901C2 (de) | Digital-Analog-Wandler | |
DE3002992C2 (de) | Verfahren und Vorrichtung zur Analog/Digital-Umsetzung | |
DE3202339C2 (de) | Digitale elektrische Längen- oder Winkelmeßeinrichtung | |
DE2725864A1 (de) | Verfahren zur farbkorrektur bei der druckformherstellung | |
DE3830567C2 (de) | ||
DE19936327C2 (de) | Verfahren und Vorrichtung zur Durchführung von ratiometrischen Messungen unter Verwendung eines Analog/Digital- oder eines Digital/Analog-Umsetzers, Analog/Digital- oder Digital/Analog-Umsetzer, und Verfahren zum Betreiben eines Analog/Digital- oder Digital/Analog-Umsetzers | |
DE19883000B4 (de) | Servosystem-Steuereinrichtung | |
DE2946335C2 (de) | ||
EP1036302B1 (de) | Digitaler phasenmodulator | |
EP0347970A2 (de) | Verfahren zum Prüfen eines Festwertspeichers und Anordnung zur Durchführung des Verfahrens | |
EP0177803A2 (de) | Verfahren und Anordnung zum hochauflösenden Digitalisieren eines Signales | |
DE2921069A1 (de) | Verfahren zur selbstkorrektur fehlerhafter ergebnisse sowie dieses verfahren verwendendes system zur gewinnung oder wiederherstellung von groessen | |
DE3101837C2 (de) | Schaltungsanordnung zur Untersuchung komplexer Signalformen | |
DE19860465A1 (de) | Verfahren und Vorrichtung zur Kodierung der Adressen von baugleichen Funktionseinheiten | |
DE1538607A1 (de) | Numerische Werkzeugmaschinen-Steuerung | |
DE3316138A1 (de) | Verfahren und einrichtung zum steuern und regeln von schwingungs- und betriebsfestigkeitspruefanlagen | |
DE2139053A1 (de) | Numerische Werkzeugmaschinensteue rung | |
DE2226337A1 (de) | Vorrichtung zum einstellen der veraenderbaren entzerrer eines breitband-uebertragungssystems | |
DE3104055A1 (de) | Steuereinrichtung fuer farbzonenfernverstellung an druckmaschinen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |