DE3836812A1 - Anordnung und verfahren zur eichung von digital/analog-wandlern - Google Patents

Anordnung und verfahren zur eichung von digital/analog-wandlern

Info

Publication number
DE3836812A1
DE3836812A1 DE3836812A DE3836812A DE3836812A1 DE 3836812 A1 DE3836812 A1 DE 3836812A1 DE 3836812 A DE3836812 A DE 3836812A DE 3836812 A DE3836812 A DE 3836812A DE 3836812 A1 DE3836812 A1 DE 3836812A1
Authority
DE
Germany
Prior art keywords
digital
data
digital data
memory
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3836812A
Other languages
English (en)
Other versions
DE3836812C2 (de
Inventor
Ara Bernardi
Frank Brian Parrish
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of DE3836812A1 publication Critical patent/DE3836812A1/de
Application granted granted Critical
Publication of DE3836812C2 publication Critical patent/DE3836812C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1028Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Die Erfindung bezieht sich auf Systeme, die eine Vielzahl von Digital/Analog-Wandlern benutzen, wie z. B. ein System zur automatischen Schaltungsprüfung.
Digital/Analog-Wandler haben Offset- und Verstärkungsfeh­ ler, die dazu führen, daß für gleiche digitale Eingangs­ signale unterschiedliche analoge Ausgangssignale abgegeben werden können.
In manchen automatischen Schaltungsprüfgeräten wird eine Vielzahl von Digital/Analog-Wandlern geeicht, wenn diese Wandler das erste Mal installiert werden.
Gemäß einem Aspekt der vorliegenden Erfindung werden zur Eichung einer Vielzahl von Digital/Analog-Wandlern (D/A- Wandler) Eichkenngrößen für die jeweiligen Wandler in einem Eichspeicher gespeichert, und die für einen D/A- Wandler gespeicherten Eichkenngrößen werden zur Justierung der Digitaldaten benutzt, wenn diese Daten zum betreffen­ den Wandler gesendet werden.
In bevorzugten Ausführungsformen der Erfindung können die D/A-Wandler Teil eines automatischen Schaltungsprüfsystems sein; es können sowohl Offset- als auch Verstärkungs-Kor­ rekturkenngrößen in zugehörigen Offset- bzw. Verstärkungs- Speichern gespeichert werden; die Digitaldaten können in einer Multiplizier- und Akkumulatorschaltung gemäß der Gleichung y=mx+b justiert werden, wobei y die justier­ ten Digitaldaten sind, m eine Verstärkungs-Korrekturkenn­ größe ist, x die ursprünglichen Digitaldaten sind und b die Offset-Korrekturkenngröße ist; die Multiplizier- und Akkumulatorschaltung kann durch Steuersignale aus einem Steuerspeicher gesteuert werden, der mit denselben Adres­ sen adressiert wird, wie sie für die Offset- und Verstär­ kungsspeicher benutzt werden, und durch Steuersignale aus der "Zustandsmaschine" (state machine); es kann ein Aus­ gangsmultiplexer verwendet werden, um an die D/A-Wandler selektiv entweder die justierten Digitaldaten oder die ursprünglichen Digitaldaten zu liefern; es kann ein ur­ sprüngliche Digitaldaten speichernder Echospeicher verwen­ det werden, in Verbindung mit einem die letzten justier­ ten Digitaldaten speichernden Letztwertregister und einem Wiederholungs-Multiplexer, um selektiv die ursprünglichen Daten, die letzte Gruppe justierter Daten oder Daten auf der mit den D/A-Wandlern kommunizierenden Schiene zu wie­ derholen.
Ein anderer Aspekt der Erfindung ist ein Verfahren zur Bestimmung von Offset- und Verstärkungs-Korrekturkenn­ größen für die Verwendung bei der Eichung einer Vielzahl von D/A-Wandlern. Bei dem erfindungsgemäßen Verfahren werden für jeden D/A-Wandler die analogen Ausgangssignale gemessen, die als Antwort auf die Eingabe von Minimal- und Maximalwerten erscheinen, welche den erwartungsgemäß vom D/A-Wandler benutzten Bereich von Digitalwerten be­ zeichnen. Die Offset- und Verstärkungs-Korrekturkenngrößen werden der Reihe nach für jeden D/A-Wandler bestimmt und an den gleichen Adressen in den Offset- und Verstärkungs­ speichern gespeichert.
Das System und das Eichverfahren gemäß der Erfindung er­ lauben eine sehr genaue Eichung von 16-Bit-D/A-Präzisions­ wandlern (bis auf 100 Mikrovolt genau), wenn ihnen Digi­ taldaten mit Datenschienengeschwindigkeit angelegt werden. Da die D/A-Wandler bei jeder Einschaltung der Stromver­ sorgung geeicht werden können, sind Langzeitänderungen der Wandlerkenngrößen kein Problem. Außerdem wird die Ge­ nauigkeit noch weiter verbessert, indem man die Eichkenn­ größen für einen Bereich von Digitalwerten bestimmt, von denen zu erwarten ist, daß sie während eines gegebenen Prüfverfahrens an einen gegebenen D/A-Wandler gelegt werden.
Weitere Vorteile und Merkmale der Erfindung gehen aus der nachstehenden Beschreibung hervor, in der eine bevorzugte Ausführungsform als Beispiel anhand von Zeichnungen näher erläutert wird. Im einzelnen zeigt:
Fig. 1 ein Blockschaltbild eines automatischen Schal­ tungsprüfsystems, das eine erfindungsgemäße Eichschaltung für Digital/Analog-Wandler enthält;
Fig. 2 ein Blockschaltbild der Digital/Analog-Eich­ schaltung im System nach Fig. 1;
Fig. 3A und 3B ein Flußdiagramm des von der Schal­ tung nach Fig. 2 angewandten Eichverfahrens.
Das in Fig. 1 dargestellte automatische Prüfsystem zum Prüfen einer elektronischen Einrichtung 12, die im fol­ genden kurz als "Prüfling" bezeichnet wird, enthält eine Vielzahl von 16-Bit-Digital/Analog-Präzisionswandlern 14. Die Digital/Analog-Wandler werden im folgenden der Ein­ fachheit halber mit der Abkürzung DAW bezeichnet. Die einzige Eichschaltung 16 für die Wandler (DAW-Eichschal­ tung, ausführlicher in Verbindung mit Fig. 2 beschrieben) ist so angeschlossen, daß sie über eine System-Daten­ schiene 18 Digitaldaten in ursprünglicher oder Original­ form von einer ein Computer-Interface und eine Daten­ schienen-Verzweigung (Fan-Out) enthaltenden Übertragungs­ einrichtung empfängt, um justierte Digitaldaten über eine Modul-Datenschiene 20 (auch als D/A-Datenschiene be­ zeichnet) an die DAWs 14 zu liefern.
Die Gesamtsteuerung des Prüfsystems 12 erfolgt durch einen Computer 36, der über ein System-Interface 38 mit dem Computer-Interface und der Verzweigung (beides im Block 22) verbunden ist. Die System-Datenschiene 18 ist außerdem so angeschlossen, daß sie Digitaldaten an eine Stift-Begrenzungsschaltung 24, einen Mustergenerator 26, einen Zeitsignalgeber 28, Analogschaltungen 30, einen Formatierer 32 und einen Prüfkopf 34 legt. Die Stift-Be­ grenzungsschaltung 24, der Mustergenerator 26, der Zeit­ signalgeber 28 und die Analogschaltung 30 sind sämtlich mit Eingängen des Formatierers 32 verbunden, um Eingangs­ signale zu liefern, die bei der Erzeugung von Prüfsignalen verwendet werden, welche über den Prüfkopf 34 an den Prüf­ ling 12 gelegt werden. Die Analogschaltungen 30 sind außer­ dem direkt mit Eingängen des Prüfkopfs 34 verbunden, um analoge Eingangssignale an den Prüfling 12 zu legen.
Wie in der Fig. 2 dargestellt, enthält die DAW-Eich­ schaltung 16 mehrere Speicher mit wahlfreiem Zugriff (Randomspeicher oder abgekürzt RAM). Im einzelnen handelt es sich um einen Echo-RAM 40 (zur Speicherung unmodifi­ zierter Digitaldaten), einen Steuer-RAM 42 (zur Speiche­ rung von Steuersignalen für die Eichung und den Schal­ tungsbetrieb), einen Verstärkungs-RAM 44 (zur Speicherung von Verstärkungs-Korrekturkenngrößen) und einen Offset- RAM 46 (zur Speicherung von Offset-Korrekturkenngrößen). Alle diese Speicher sind sowohl mit der System-Adressen­ schiene 48 als auch mit der System-Datenschiene 18 ver­ bunden. Der Verstärkungs-RAM 44 und der Offset-RAM 46 sind so angeschlossen, daß sie Verstärkungs- und Offset- Korrekturkenngrößen (16-Bit-Wörter) an eine Multiplizier- und Akkumulatorschaltung (abgekürzt MA-Schaltung) 58 lie­ fern, um jeweils Digitaldaten, die über die System-Daten­ schiene 18 direkt zu dieser Schaltung 58 gelangen, zu modifizieren. Eine Zustandsmaschine 60 empfängt ein Aus­ gangssignal des Steuer-RAM 42 und Signale von Datenschie­ nen-Steuerleitungen 64 und sorgt für eine Steuerung der MA-Schaltung 58, die außerdem noch durch Steuersignale direkt vom Steuer-RAM 42 gesteuert wird. Der Ausgang der MA-Schaltung 58 ist einer der Eingänge eines Ausgangs­ multiplexers 54, dessen Ausgangssignal auf der Modul- Datenschiene 20 erscheint. Der Ausgangsmultiplexer 54 wird durch einen Ausgang der Zustandsmaschine 60 und durch einen Ausgang des Steuer-RAM 42 gesteuert. Ebenfalls mit dem Eingang des Ausgangsmultiplexers 54 verbunden ist die System-Datenschiene (um eine Umgehung des Eichungsvorgangs der MA-Schaltung zu erlauben) sowie die Adressenschiene 48, um Adresseninformation an die DAWs 14 zu senden.
Ein Wiederholungs-Multiplexer 52 ist so angeschlossen, daß der unter Steuerung durch Steuersignale vom Steuer- RAM 42 wahlweise den Ausgang des Echo-RAM 40, den Aus­ gang des Letztwert-Wiederholungsregisters 56 oder Daten der Modul-Datenschiene 20 auf die System-Datenschiene 18 gibt.
Im Bereich liefert das automatische Prüfsystem 10 digi­ tale Prüfmuster, die vom Mustergenerator 26 erzeugt wer­ den, an den Prüfling 12 und vergleicht erscheinende Aus­ gangssignale mit verlangten Ausgangssignalen. Die 16-Bit- DAWs 14 werden dazu verwendet, genaue Ausgangssignale (bis auf 100 Mikrovolt genau) an die Analogschaltung 30 zu liefern, die dann analoge Ausgangssignale abgibt, welche vom Zeitsignalgeber 28, vom Formatierer 32 und vom Prüfkopf 34 verwendet werden.
Je nachdem, welche Steuerdaten nach erfolgter Einschal­ tung der Stromversorgung und Initialisierung an den Adres­ sen des Steuer-RAM 42 gespeichert sind, wird die DAW-Eich­ schaltung 16 in einer von zwei verschiedenen Betriebsarten benutzt, nämlich entweder als eine normale Datenschiene oder als eine Datenmodifizierungseinrichtung. Wenn die DAW-Eichschaltung 16 als normale Datenschiene arbeitet, werden die Daten-, Adressen- und Steuersignale einfach gepuffert und dann an die DAWs 14 gesendet. Arbeitet die DAW-Eichschaltung 16 als Datenmodifizierungseinrichtung, dann werden die über die System-Datenschiene 18 ankommen­ den Daten durch die MA-Schaltung 58 gemäß der Funktion y=mx+b manipuliert, wobei y der Wert der an die DAWs 14 ausgegebenen manipulierten Daten ist; m ist die Ver­ stärkungs-Korrekturkenngröße, die im Verstärkungs-RAM 44 für den jeweils adressierten DAW 14 gespeichert ist, und b ist die Offset-Korrekturkenngröße, die für den adressierten DAW 14 im Offset-RAM 46 gespeichert ist. In jeder der erwähnten Betriebsarten werden die Digitalda­ ten an einen jeweils bestimmten DAW 14 gesendet, nachdem die Adresse dieses DAW über die System-Adressenschiene gesendet worden ist.
Die Verstärkungs- und Offset-Korrekturkenngrößen werden während der Initialisierung des Systems bestimmt und ge­ speichert, wobei ein System-Analog/Digital-Wandler (System- ADW) und eine Analogmultiplexer-Schaltmatrix (beides nicht dargestellt) verwendet werden, um die Ausgänge der DAWs 14 zu messen, wenn sie Spannungen liefern, die be­ deutsam für den Bereich von Spannungen sind, welche wäh­ rend der eigentlichen Schaltungsprüfung abzugeben wären. Gemäß der Fig. 3 führt der Computer 36, wenn DAWs 14 ge­ eicht werden, folgende Schritte durch: er stellt eine Liste der zu eichenden DAWs 14 auf; er erzeugt Strukturen, die spezifische Bedingungen und Datenpunkte enthalten, welche zur Eichung einzelner DAWs 14 benutzt werden (ein­ schließlich jeweils eines Maximum- und eines Minimum-Ein­ gangswertes für die Eichung); er eicht den System-ADW auf einen Offset von Null. Jeder zu eichende DAW 14 wird dann, einer nach dem anderen, geeicht. Der Offset-Korrek­ turwert im Offset-RAM 46 wird auf 0,0 Volt gestellt, und der Verstärkungs-Korrekturwert im Verstärkungs-RAM 44 wird auf 1,0 gestellt. An den betreffenden DAW 14 wird dann über die Modul-Datenschiene 20 ein Minimum-Digital­ wert ("MIN") gelegt, wie er für den Bereich von Werten gilt, die der DAW 14 während der Durchführung einer Prü­ fung erwartungsgemäß empfängt; das aus dem Minimum-Digi­ talwert resultierende analoge Ausgangssignal, das mit "y 0" bezeichnet sei, wird gemessen. Dann wird der DAW 14 auf den zu erwartenden Maximalwert des erwartungsge­ mäß vorkommenden Bereichs von Werten gestellt, und sein Ausgangssignal wird gemessen; dieser Meßwert sei mit "yf" bezeichnet. Der Verstärkungsfehler ist gleich (yf-y 0)/ (MAX-MIN). Der Kehrwert des Verstärkungsfehlers ist die Verstärkungs-Korrekturkenngröße m, die an einer dem be­ treffenden DAW 14 zugeordneten Adresse im Verstärkungs- RAM 44 gespeichert wird. Die Offset-Korrekturkenngröße wird gleich y 0 · m eingestellt und an der gleichen Adres­ se im Offset-RAM 46 gespeichert. Die Offset- und Verstär­ kungs-Korrekturgrößen werden nachgeprüft, indem man sie zur Modifizierung von Digitaldaten verwendet, die innerhalb des Bereichs zu erwartender Werte liegen und an der Sy­ stem-Datenschiene 18 eingegeben werden. Die daraus resul­ tierenden analogen Ausgangssignale werden mit Hilfe des System-ADW gemessen und mit den unmodifizierten Digital­ daten verglichen, um festzustellen, ob die Differenzen zwischen den beiden innerhalb annehmbarer Grenzen liegen. Ist dies der Fall, dann wird der nächste ADW 14 geeicht. Überschreiten die Differenzen jedoch annehmbare Grenzen, dann wird eine Feineichung durchgeführt. Es wird festge­ stellt, ob y oder m oder beide Größen einer Feineichung bedürfen; falls es unannehmbare Differenzen im unteren Teil des Bereichs gibt, wo m wenig Einfluß hat, dann sollte die Größe b feingeeicht werden; falls unannehmbare Differenzen im oberen Teil des Bereichs vorkommen, wo m größeren Einfluß hat, dann sollte die Größe m feingeeicht werden; gibt es Differenzen in beiden Teilen des Bereichs, dann werden beide Größen feingeeicht, zuerst b und dann m. Bei der Durchführung jeder Feineichung wird die Größe b oder m individuell schrittweise erhöht oder vermindert, und jeder neue Wert von m oder b wird mit einer Vielzahl unmodifizierter Daten geprüft, die innerhalb des Bereichs zu erwartender Werte liegen. Die resultierenden Ausgangs­ daten werden mit unmodifizierten Daten verglichen, um festzustellen, ob der neue b- oder m-Wert zu Differenzen zwischen Eingang und Ausgang führt, die innerhalb akzep­ tierbarer Grenzen liegen. Falls die Differenzen immer noch außerhalb der Grenzen liegen, jedoch kleiner gewor­ den sind, dann wird der b- oder m-Wert wiederum um einen Schritt verändert, und zwar in derselben Richtung wie vorher. Sind die Differenzen jedoch größer geworden als beim vorherigen b- oder m-Wert, dann wird der neue b- oder m-Wert um einen Schritt in die andere Richtung ver­ ändert. Sobald sich das Vorzeichen der Differenzen än­ dert, wird die Schrittrichtung umgekehrt, und die Schritt­ weite wird vermindert.
Dieses Eichverfahren wird für jeden zu eichenden DAW 14 unter Verwendung von MAX- und MIN-Werten durchgeführt, die kennzeichnend für den Bereich der am Eingang des betref­ fenden DAW 14 zu erwartenden Digitalwerten sind.
Passende Steuersignale, um die Zustandsmaschine 16 und die MA-Schaltung 58 zur Durchführung der Funktion y=mx+b zu veranlassen, werden während der Sequenz der Ein­ schalt-Initialisierung in den Steuer-RAM 42 eingeschrie­ ben. Steuersignale zur Umgehung des Eichverfahrens der MA-Schaltung werden in den RAM 42 an Adressen eingeschrie­ ben, die jeweils denjenigen DAWs 14 zugeordnet sind, wel­ che unmodifizierte Digitaldaten in der normalen Daten­ schienen-Betriebsart empfangen sollen.
Während der Durchführung einer Schaltungsprüfung werden die DAWs 14 vom Computer 36 entsprechend Digitalwerten eingestellt, die auf der System-Datenschiene 18 zur DAW- Eichschaltung 16 geliefert werden. Wenn die Eichschaltung 16 ein Digitalsignal für einen DAW 14 empfängt, für den Verstärkungs- und Offset-Korrekturwerte an den zugeordne­ ten Adressen in den RAMs 44 und 46 gespeichert sind, be­ wirken Steuersignale an den gleichen Adressen im Steuer- RAM 42, daß der Wert des Original-Digitalsignals (x) mit der im Verstärkungs-RAM 44 gespeicherten Verstärkungs- Korrekturgröße (m) multipliziert und mit der im Offset- RAM 46 gespeicherten Offset-Korrekturgröße (b) addiert wird. Multiplikation und Addition werden in der MA-Schal­ tung 58 unter Steuerung durch Steuersignale vom Steuer- RAM 42 und von der Zustandsmaschine 60 durchgeführt, die 16 Zustände hat. Das Ausgangssignal wird über den Aus­ gangsmultiplexer 54 auf die Modul-Datenschiene 20 gegeben. Wenn zur Durchführung des einfachen Multiplikations- und Additionsvorgangs eine fest verdrahtete Logikschaltung verwendet wird, dann werden die Digitaldaten korrigiert und schnell mit Datenschienen-Geschwindigkeit an den je­ weiligen DAW 14 geliefert. Das vom DAW 14 daraufhin ge­ lieferte Analogsignal entspricht den Originaldaten, weil die Datenmodifizierung die Verstärkungs- und Offsetfeh­ ler der DAW kompensiert hat. Wenn die Eichschaltung 16 ein Digitalsignal empfängt, das unmodifiziert an den zugehörigen DAW gesendet werden soll, dann bewirken die im RAM 42 gespeicherten Steuersignale, daß die Daten unmodifiziert über den Ausgangsmultiplexer 54 gesendet werden.
Alle auf der System-Datenschiene 18 gelieferten Original­ daten werden im Echo-RAM 40 gespeichert, egal, ob sie von der Eichschaltung 16 modifiziert werden sollen oder nicht. Wenn vom Computer 36 verlangt wird, die tatsäch­ lich an die DAWs 14 gesendeten Daten zu wiederholen, wird die Modul-Datenschiene 20 über den Wiederholungs- Multiplexer 52 angeschlossen. Um eine spezielle Digital­ zahl, die gerade modifiziert worden ist, zu lesen, wird die im Register 56 gespeicherte Zahl durch den Wieder­ holungs-Multiplexer 52 gesendet.
Neben der vorstehend beschriebenen Ausführungsform sind auch andere Ausgestaltungen innerhalb des Erfindungsge­ dankens und des Bereichs der Patentansprüche möglich.

Claims (20)

1. Anordnung zur automatischen Prüfung eines elektroni­ schen Prüflings, mit einer Vielzahl von Digital/ Analog-Wandlern, gekennzeichnet durch:
einen Eichspeicher (44, 46), der für die einzelnen Digital/Analog-Wandler (14) jeweils Eichkenngrößen speichert, um die Erzeugung von Analogsignalen als Antwort auf Digitaldaten gleichmäßig zu machen:
eine Eicheinrichtung (58), die Original-Digitaldaten (18) empfängt und sie unter Verwendung der gespeicher­ ten Eichkenngrößen justiert, um justierte Digitalda­ ten (20) zu erzeugen, die beim Anlegen an einen der besagten Digital/Analog-Wandler (14) zur Erzeugung eines Analogsignals führen, das den Original-Digital­ daten entspricht.
2. Anordnung nach Anspruch 1, wobei die Digital/Analog- Wandler jeweils Offset- und Verstärkungsfehler haben, dadurch gekennzeichnet,
daß der Eichspeicher (44, 46) einen Offsetspeicher (46) zur Speicherung von Offset-Korrekturgrößen für die Vielzahl der Digital/Analog-Wandler (14) und einen Verstärkungsspeicher zur Speicherung von Verstärkungs- Korrekturgrößen für die Vielzahl der Digital/Analog- Wandler (14) enthält;
daß die Eichkenngrößen aus den besagten Offset- Korrekturgrößen und den besagten Verstärkungs-Korrek­ turgrößen bestehen.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Eicheinrichtung (58) eine Multiplizier- und Akkumulatorschaltung aufweist, welche die justierten Digitaldaten gemäß der Gleichung y=mx+b erzeugt, wobei
y die justierten Digitaldaten darstellt,
m eine jeweilige Verstärkungs-Korrekturgröße ist,
x die Original-Digitaldaten darstellt und
b eine jeweilige Offset-Korrekturgröße ist.
4. Anordnung nach Anspruch 3, gekennzeichnet durch einen Steuerspeicher (42), der Steuersignale für die Steue­ rung der Multiplizier- und Akkumulatorschaltung (58) speichert und durch eine Adresse adressiert wird, die einer Adresse für den Verstärkungsspeicher (44) und für den Offsetspeicher (46) und der Adresse eines Digital/Analog-Wandlers (Wandleradresse) entspricht.
5. Anordnung nach Anspruch 4, gekennzeichnet durch eine Zusatzmaschine (60), welche die Multiplizier- und Akkumulatorschaltung abhängig von mindestens einem der Steuersignale aus dem Steuerspeicher (42) steuert.
6. Anordnung nach Anspruch 1, gekennzeichnet durch:
eine System-Datenschiene (18), über welche die Original-Digitaldaten zur Eicheinrichtung (58) ge­ langen;
eine Wandler-Datenschiene (20), welche die justier­ ten Digitaldaten von der Eicheinrichtung (58) zur Vielzahl der Digital/Analog-Wandler überträgt;
eine System-Adressenschiene (48), über welche die Adressen der Digital/Analog-Wandler (Wandleradressen) geliefert werden;
einen Ausgangsmultiplexer (54), der, nachdem Adres­ seninformation zu den Digital/Analog-Wandlern (14) gesendet worden ist, selektiv entweder die Original- Digitaldaten von der System-Adressenschiene (18) oder die justierten Digitaldaten von der Eicheinrichtung (58) auf die Wandler-Datenschiene (20) gibt.
7. Anordnung nach Anspruch 6, gekennzeichnet durch:
einen Echospeicher (40), der an die System-Daten­ schiene (18) angeschlossen ist, um die Original-Digi­ taldaten für die einzelnen Wandler (14) zu speichern;
einen Wiederholungs-Multiplexer (52), der so ange­ schlossen ist, daß er selektiv entweder die im Echo­ speicher gespeicherten Original-Digitaldaten oder die über die Wandler-Datenschiene gelieferten Daten an seinem Ausgang abgibt.
8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß eine Speichereinrichtung (56) zur Speicherung des je­ weils letzten Ausgangssignals der Eicheinrichtung (58) vorgesehen ist und daß diese Speichereinrichtung einen Ausgang hat, der zu einem weiteren Eingang des Wie­ derholungs-Multiplexers (52) führt.
9. Verfahren zum Eichen einer Vielzahl von Digital/Analog- Wandlern in einer Anordnung zum automatischen Prüfen eines elektronischen Prüflings, dadurch gekennzeich­ net,
daß für die einzelnen Digital/Analog-Wandler jeweils Eichkenngrößen gespeichert werden, um die Erzeugung von Analogsignalen als Antwort auf Digitaldaten gleichmäßig zu machen;
daß Original-Digitaldaten empfangen werden;
daß die Original-Digitaldaten unter Verwendung der gespeicherten Eichkenngrößen justiert werden, um ju­ stierte Digitaldaten zu erzeugen, die beim Anlegen an einen der Digital/Analog-Wandler zur Abgabe eines Analogsignals führen, das den Original-Digitaldaten entspricht.
10. Verfahren nach Anspruch 9, wobei die Digital/Analog- Wandler jeweils Offset- und Verstärkungsfehler auf­ weisen, dadurch gekennzeichnet, daß die Eichkenn­ größen Offset-Korrekturgrößen und Verstärkungs-Korrek­ turgrößen umfassen.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Justierung gemäß der Gleichung y=mx+b erfolgt, wobei
y die justierten Digitaldaten darstellt,
m eine jeweilige Verstärkungs-Korrekturgröße ist,
x die Original-Digitaldaten darstellt und
b eine jeweilige Offset-Korrekturgröße ist.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet,
daß ein Offsetspeicher verwendet wird zur Speicherung der Offset-Korrekturgrößen der Vielzahl von Digital/ Analog-Wandlern an jeweils zugeordneten Adressen und daß ein Verstärkungsspeicher verwendet wird zur Spei­ cherung der Verstärkungs-Korrekturgrößen der Vielzahl von Digital/Analog-Wandlern an entsprechenden Adressen;
daß die Offset- und die Verstärkungs-Korrekturgrößen bestimmt werden;
daß die Offset- und die Verstärkungs-Korrekturgrößen an jeweiligen Adressen gespeichert werden.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß zur Bestimmung der Korrekturgrößen folgende Schritte durchgeführt werden:
  • a) An den Eingang eines der Digital/Analog-Wandler wird ein Minimalwert (MIN) gelegt;
  • b) die als Antwort auf den Minimalwert gelieferte Ausgangsgröße (y 0) des Digital/Analog-Wandlers wird gemessen;
  • c) an den Eingang des Digital/Analog-Wandlers wird ein Maximalwert (MAX) gelegt;
  • d) die als Antwort auf den Maximalwert gelieferte Ausgangsgröße (yf) des Digital/Analog-Wandlers wird gemessen;
  • e) die Korrekturgröße m errechnet gemäß der Formel (MAX-MIN)/(yf-y 0);
  • f) die Korrekturgröße b wird auf der Grundlage der Größen MAX, MIN, yf und y 0 bestimmt;
  • g) für alle anderen Digital/Analog-Wandler werden die Schritte a) bis f) wiederholt.
4. Schaltungsanordnung mit einer Vielzahl von Digital­ eingängen und einer entsprechenden Vielzahl von Ana­ logausgängen und mit einer Vielzahl von Digital/ Analog-Wandlern, die jeweils zugehörige Offset- und Verstärkungs-Kenngrößen haben, gekennzeichnet durch:
einen Offsetspeicher (46) zur Speicherung von Off­ set-Korrekturgrößen für die Digital/Analog-Wandler (14);
einen Verstärkungsspeicher zur Speicherung von Ver­ stärkungs-Korrekturgrößen für die Digital/Analog-Wand­ ler;
eine Eicheinrichtung (58), welche Original-Digital­ daten (18) empfängt und sie unter Verwendung der ge­ speicherten Offset- und Verstärkungs-Korrekturgrößen justiert, um justierte Digitaldaten zu erzeugen, die beim Anlegen an einen der besagten Digital/Analog- Wandler (14) zur Erzeugung eines Analogsignals führen, das den Original-Digitaldaten entspricht.
15. Schaltungsanordnung nach Anspruch 14, dadurch gekenn­ zeichnet, daß die Eicheinrichtung (58) eine Multi­ plizier- und Akkumulatorschaltung enthält, welche die justierten Digitaldaten gemäß der Gleichung y=mx+b erzeugt, wobei
y die justierten Digitaldaten darstellt,
m eine jeweilige Verstärkungs-Korrekturgröße ist,
x die Original-Digitaldaten darstellt und
b eine jeweilige Offset-Korrekturgröße ist.
16. Schaltungsanordnung nach Anspruch 15, gekennzeichnet durch einen Steuerspeicher (42), der Steuersignale für die Steuerung der Multiplizier- und Akkumulator­ schaltung (58) speichert und durch eine Adresse adres­ siert wird, die einer Adresse für den Verstärkungsspei­ cher (44) und den Offsetspeicher (46) und der Adresse eines jeweiligen Digital/Analog-Wandlers (Wandler­ adresse) entspricht.
17. Schaltungsanordnung nach Anspruch 16, gekennzeichnet durch eine Zustandsmaschine (60), welche die Multi­ plizier- und Akkumulatorschaltung (58) abhängig von mindestens einem der Steuersignale aus dem Steuer­ speicher (42) steuert.
18. Schaltungsanordnung nach Anspruch 14, gekennzeichnet durch:
eine System-Datenschiene (18), welche die Original- Digitaldaten an die Eicheinrichtung (58) liefert;
eine Wandler-Datenschiene (20), welche die justier­ ten Digitaldaten von der Eicheinrichtung (58) an die Vielzahl der Digital/Analog-Wandler (14) liefert;
eine System-Adressenschiene zur Lieferung von Wand­ leradressen;
einen Ausgangsmultiplexer (54), der so angeschlossen ist, daß er, nachdem Adresseninformation an die Digi­ tal/Analog-Wandler gesendet worden ist, selektiv ent­ weder die Original-Digitaldaten von der System-Daten­ schiene (18) oder die justierten Digitaldaten von der Eicheinrichtung (58) auf die Wandler-Datenschiene (20) gibt.
19. Schaltungsanordnung nach Anspruch 18, gekennzeichnet durch
einen Echospeicher (40), der mit der System-Daten­ schiene (18) verbunden ist, um die Original-Digital­ daten für die einzelnen Digital/Analog-Wandler (14) zu speichern;
einen Wiederholungs-Multiplexer (52), der so ange­ schlossen ist, daß er selektiv entweder die im Echo­ speicher gespeicherten Original-Digitaldaten oder die Daten der Wandler-Datenschiene (20) an seinem Ausgang abgibt.
20. Schaltungsanordnung nach Anspruch 19, dadurch gekenn­ zeichnet, daß eine Speichereinrichtung (56) für das jeweils letzte Ausgangssignal der Eicheinrichtung (58) vorgesehen ist und daß diese Speichereinrichtung einen Ausgang hat, der zu einem weiteren Eingang des Wieder­ holungs-Multiplexers (52) führt.
DE3836812A 1987-10-30 1988-10-28 Anordnung und verfahren zur eichung von digital/analog-wandlern Granted DE3836812A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/115,151 US4829236A (en) 1987-10-30 1987-10-30 Digital-to-analog calibration system

Publications (2)

Publication Number Publication Date
DE3836812A1 true DE3836812A1 (de) 1989-05-11
DE3836812C2 DE3836812C2 (de) 1992-02-20

Family

ID=22359586

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3836812A Granted DE3836812A1 (de) 1987-10-30 1988-10-28 Anordnung und verfahren zur eichung von digital/analog-wandlern

Country Status (6)

Country Link
US (1) US4829236A (de)
JP (1) JPH01188027A (de)
CA (1) CA1280162C (de)
DE (1) DE3836812A1 (de)
FR (1) FR2622753B1 (de)
GB (1) GB2212016B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4009383A1 (de) * 1990-03-23 1991-09-26 Licentia Gmbh Verfahren und anordnung zur analog-digital-umsetzung
EP0453106A1 (de) * 1990-04-17 1991-10-23 Smiths Industries Public Limited Company Zusammengesetzte elektrische Bauteile

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3832145A1 (de) * 1988-09-22 1990-03-29 Philips Patentverwaltung Verfahren und schaltungsanordnung zur messung kleiner elektrischer signale
JPH03176678A (ja) * 1989-12-06 1991-07-31 Advantest Corp Icテスタのac評価方法
US5087914A (en) * 1990-08-22 1992-02-11 Crystal Semiconductor Corp. DC calibration system for a digital-to-analog converter
FR2684209B1 (fr) * 1990-10-30 1995-03-10 Teradyne Inc Generateur de base de temps rapide.
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
US5381148A (en) * 1993-07-12 1995-01-10 Analog Devices, Inc. Method and apparatus for calibrating a gain control circuit
US5416512A (en) * 1993-12-23 1995-05-16 International Business Machines Corporation Automatic threshold level structure for calibrating an inspection tool
IL108772A0 (en) * 1994-02-24 1994-05-30 Amcor Ltd Treatment of rhinitis by biostimulative illumination
JPH0862308A (ja) * 1994-08-22 1996-03-08 Advantest Corp 半導体試験装置の測定信号のタイミング校正方法及びその回路
EP0784799B1 (de) * 1994-10-06 1998-11-25 Nortel Networks Corporation Bus für empfindliche analoge signale
US5596322A (en) * 1994-10-26 1997-01-21 Lucent Technologies Inc. Reducing the number of trim links needed on multi-channel analog integrated circuits
JPH1048294A (ja) * 1996-07-31 1998-02-20 Ando Electric Co Ltd Icテスト装置のd/aコンバータ制御方式
US6285958B1 (en) * 1998-02-12 2001-09-04 American Electronic Components, Inc. Electronic circuit for automatic compensation of a sensor output signal
US6191715B1 (en) 1998-10-29 2001-02-20 Burr-Brown Corporation System for calibration of a digital-to-analog converter
US6351228B1 (en) * 1999-02-03 2002-02-26 Hitachi Electronics Engineering Co., Ltd. Digital calibration method and apparatus for A/D or D/A converters
US6404369B1 (en) * 2000-09-29 2002-06-11 Teradyne, Inc. Digital to analog converter employing sigma-delta loop and feedback DAC model
CN100514863C (zh) * 2002-09-26 2009-07-15 阿纳洛格装置公司 集成的数字校准电路和数模转换器(dac)
US7068193B2 (en) * 2002-09-26 2006-06-27 Analog Devices, Inc. Integrated digital calibration circuit and digital to analog converter (DAC)
AU2003273511A1 (en) * 2002-09-27 2004-04-19 Analog Devices, Inc. System and method for digital compensation of digital to analog and analog to digital converters
US7369658B2 (en) * 2003-04-07 2008-05-06 Optichron, Inc. Secure modulation and demodulation
US6919833B2 (en) * 2003-09-04 2005-07-19 Regan N. Mills Parallel converter topology for reducing non-linearity errors
JP2008092195A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 半導体集積回路、自動誤差計算プログラム及び自動誤差計算方法
JP2009100242A (ja) * 2007-10-17 2009-05-07 Meidensha Corp ディジタル制御装置の自動調整方式
US7688240B2 (en) * 2008-05-02 2010-03-30 Analog Devices, Inc. Method and apparatus for calibrating an RDAC for end-to-end tolerance correction of output resistance
CN102025374B (zh) * 2010-12-24 2013-10-16 北京东方计量测试研究所 数模转换器的差分非线性误差实时校正的自动校准电路
EP3031138A4 (de) 2013-08-07 2017-04-12 Xagenic, Inc. Digital-analog-wandler mit einem präzisen biopolaren strommodus
US9325337B1 (en) 2015-01-09 2016-04-26 Analog Devices Global Self-referenced digital to analog converter
US11651910B2 (en) 2020-12-10 2023-05-16 Teradyne, Inc. Inductance control system
US11862901B2 (en) 2020-12-15 2024-01-02 Teradyne, Inc. Interposer
TWI779576B (zh) * 2021-04-23 2022-10-01 瑞昱半導體股份有限公司 具有訊號校正機制的數位至類比轉換裝置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4673917A (en) * 1984-07-18 1987-06-16 Fairchild Semiconductor Corporation Method and apparatus for minimizing digital-to-analog converter correction trims
DD248226A1 (de) * 1986-04-16 1987-07-29 Zeiss Jena Veb Carl Anordnung zur isolierten montage eines leistungs-halbleiterschalters

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5953727B2 (ja) * 1977-04-06 1984-12-26 株式会社日立製作所 補正回路付da変換器
US4427971A (en) * 1978-06-01 1984-01-24 The Bendix Corporation Method and apparatus for the conversion of digital words to analog signals
JPS6030453B2 (ja) * 1979-10-24 1985-07-16 株式会社日立製作所 デイジタル−アナログ変換器
NL8102226A (nl) * 1981-05-07 1982-12-01 Philips Nv Digitaal analoog omzetter voor bipolaire signalen.
JPS61186867A (ja) * 1985-02-14 1986-08-20 Yokogawa Hewlett Packard Ltd Dac測定回路
US4677581A (en) * 1985-05-30 1987-06-30 Allied Corporation Multichannel, self-calibrating, analog input/output apparatus for generating and measuring DC stimuli
GB2199711B (en) * 1987-01-08 1990-10-24 Schlumberger Electronics Converter calibration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4673917A (en) * 1984-07-18 1987-06-16 Fairchild Semiconductor Corporation Method and apparatus for minimizing digital-to-analog converter correction trims
DD248226A1 (de) * 1986-04-16 1987-07-29 Zeiss Jena Veb Carl Anordnung zur isolierten montage eines leistungs-halbleiterschalters

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP-Abstract 61-56633A. In: Patents Abstr. of Japan, Sect. E, Vol.10 (1980), Nr.205 (E-420) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4009383A1 (de) * 1990-03-23 1991-09-26 Licentia Gmbh Verfahren und anordnung zur analog-digital-umsetzung
EP0453106A1 (de) * 1990-04-17 1991-10-23 Smiths Industries Public Limited Company Zusammengesetzte elektrische Bauteile
US5134638A (en) * 1990-04-17 1992-07-28 Smiths Industries Public Limited Company Shift register connection between electrical circuits

Also Published As

Publication number Publication date
DE3836812C2 (de) 1992-02-20
GB8825401D0 (en) 1988-11-30
GB2212016B (en) 1992-05-13
JPH01188027A (ja) 1989-07-27
US4829236A (en) 1989-05-09
GB2212016A (en) 1989-07-12
CA1280162C (en) 1991-02-12
FR2622753B1 (fr) 1994-05-06
FR2622753A1 (fr) 1989-05-05

Similar Documents

Publication Publication Date Title
DE3836812A1 (de) Anordnung und verfahren zur eichung von digital/analog-wandlern
DE3750597T2 (de) Geeichtes automatisches Prüfsystem.
DE69124170T2 (de) Automatisches Prüfausrüstungssystem, das eine Stiftscheibenarchitektur verwendet
DE69825204T2 (de) Eigenkalibrierung eines Oszilloskops mittels eines Rechteck-Testsignals
DE3852297T2 (de) Regelungssystem, das am besten einem periodischen sollwert folgt.
DE3687787T2 (de) Speicherzugriff-steuerungsschaltung.
DE69111865T2 (de) Verfahren und Vorrichtung zur Wiederherstellung von Bildern, Erkennung und Kompensation von Fehlsensoren.
DE3039901C2 (de) Digital-Analog-Wandler
DE68927147T2 (de) Prüfgerät und -verfahren zur Prüfung eines elektronischen Geräts und Halbleitergerät mit diesem Prüfgerät
DE19906215A1 (de) Datenverarbeitungseinrichtung für eine IC-Prüfvorrichtung
EP0169414A2 (de) Verfahren zur Temperaturkompensation und Messschaltung hierfür
DE69931214T2 (de) D/A-Wandler und Bildanzeigesteuerungsschaltung mit geschalteten Kapazitäten
DE102007044131A1 (de) Speichersteuerung, Speicherschaltung und Speichersystem mit einer Speichersteuerung und einer Speicherschaltung
DE69028907T2 (de) Verfahren zur Anzeige der Betriebsgeschichte einer Maschine
DE19633915A1 (de) Fehleranalyseeinrichtung für Halbleiterspeicherprüfsystem
DE3817156A1 (de) Verfahren und geraet zur bestimmung von wechselspannungs(ac)-kalibrierfehlern und geraet mit einer einrichtung zur lieferung von wechselspannungs(ac)-kalibrierfehlern
DE3201297A1 (de) Pruefverfahren fuer analog/digital-umsetzer und aufbau eines fuer die pruefung geeigneten analog/digital-umsetzers
WO2021191428A1 (de) Verfahren zur zeitlich synchronisierten eingabe und/oder ausgabe von signalen mit wählbarer abtastrate
DE3836813C2 (de)
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
DE3888745T2 (de) Eingangs-Ausgangs-Einrichtung.
DE102004035503A1 (de) Nichtlinearitätskorrekturverfahren und -vorrichtung für Ausgangsdaten einer A/D-Wandlung
DE69219506T2 (de) Integrierender Analog-Digitalwandler
DE10223158A1 (de) Prozess-Steuersystem
DE19883000B4 (de) Servosystem-Steuereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee