FR2622753A1

FR2622753A1 - Appareil de test de dispositif electronique et procede d'etalonnage de convertisseurs numerique-analogique de cet appareil

Info

Publication number: FR2622753A1
Application number: FR8814279A
Authority: FR
Inventors: Ara Bernardi; Frank Brian Parrish
Original assignee: Teradyne Inc
Current assignee: Teradyne Inc
Priority date: 1987-10-30
Filing date: 1988-11-02
Publication date: 1989-05-05
Anticipated expiration: 2008-11-02
Also published as: GB8825401D0; CA1280162C; US4829236A; JPH01188027A; DE3836812C2; GB2212016B; DE3836812A1; FR2622753B1; GB2212016A

Abstract

On étalonne un ensemble de convertisseurs numérique-analogique en utilisant une mémoire d'étalonnage 44, 46 qui enregistre des caractéristiques d'étalonnage pour des convertisseurs respectifs, de façon qu'ils fournissent des réponses analogiques uniformes à des données numériques, et des moyens d'étalonnage 58 qui reçoivent les données numériques d'origine et qui les modifient en utilisant les caractéristiques d'étalonnage enregistrées, de façon à produire des données numériques modifiées qui, lorsqu'elles sont appliquées à un convertisseur numérique-analogique, produisent un signal analogique qui correspond aux données numériques d'origine.

Description

_2622753

APPAREIL DE TEST DE DISPOSITIF ELECTRONIQUE

ET PROCEDE D'ETALONNAGE DE CONVERTISSEURS

NUMERIQUE-ANALOGIQUE DE CET APPAREIL

La présente invention concerne des appareils qui utilisent un ensemble de convertisseurs numérique-analogique,

comme par exemple un équipement de test automatique de cir-

cuits. Les convertisseurs numérique-analogique présentent des erreurs de décalage et de gain sous l'effet desquelles

ces convertisseurs fournissent des signaux analogiques diffé-

rents sous l'action du même signal d'entrée numérique.

Dans certains testeurs automatiques de circuits, on étalonne un ensemble de convertisseurs numérique-analogique

au moment de leur installation initiale.

Selon un aspect de l'invention, on étalonne un en-

semble de convertisseurs numérique-analogique (CNA) en enre-

gistrant dans une mémoire d'étalonnage des caractéristiques

d'étalonnage pour des CNA respectifs, et en utilisant les ca-

ractéristiques d'étalonnage enregistrées pour un CNA, pour modifier des données numériques au moment o les données sont

émises vers ce CNA.

Dans des modes de réalisation préférés, les CNA font partie d'un appareil de test automatique de circuits; des caractéristiques de correction de décalage et de gain sont enregistrées dans des mémoires respectives de décalage et de gain; les données numériques sont modifiées par un circuit multiplicateur/accumulateur conformément à l'équation y = mx + b, dans laquelle y représente les données numériques modifiées, m est une caractéristique de correction de gain,

x représente les données numériques d'origine et b est la ca-

cactéristique de correction de décalage; le circuit multipli-

cateur/accumulateur est commandé par des signaux de commande provenant de la mémoire de commande, qui est adressée par des adresses identiques à celles utilisées pour les mémoires de

décalage et de gain, et par des signaux de commande qui pro-

viennent d'un automate d'états finis; on utilise un multiple-

xeur de sortie pour émettre sélectivement vers les CNA soit les données numériques modifiées, soit les données numériques d'origine; et on utilise une mémoire d'écho enregistrant les données numériques d'origine, en association avec un registre

de dernière valeur enregistrant les dernières données numéri-

ques modifiées, et avec un multiplexeur de relecture, pour

pouvoir relire sélectivement les données d'origine, le der-

nier ensemble de données modifiées, ou les données présentes

sur le bus qui communique avec les CNA.

Un autre aspect de l'invention porte sur un procédé

de détermination de caractéristiques de correction de décala-

ge et de gain, pour l'utilisation dans l'étalonnage d'un en-

semble de CNA, par la mesure, pour chaque CNA, des signaux de sortie analogiques qui résultent de l'application en entrée de valeurs minimales et maximales relatives à une plage de

valeurs numériques dont on prévoit l'utilisation par le CNA.

On détermine tour à tour les caractéristiques de correction de décalage et de gain pour chaque CNA, et on les enregistre

aux mêmes adresses dans les mémoires de décalage et de gain.

Un tel appareil et un tel procédé d'étalonnage per-

mettent un étalonnage très précis de CNA de précision à 16

bits (précis à 100 pV près) au fur et à mesure que des don-

nées numériques leur sont appliquées à la vitesse du bus de données. Du fait que les CNA peuvent être étalonnés à chaque

mise sous tension, des changements à long terme dans les ca-

ractéristiques des CNA n'ont pas d'importance. De plus, la

précision est encore augmentée par la détermination des ca-

ractéristiques d'étalonnage pour la plage de valeurs numéri-

ques dont on prévoit l'application à un CNA donné pendant

une procédure de test donnée.

L'invention sera mieux comprise à la lecture de la

description qui va suivre d'un mode de réalisation préféré,

donné à titre d'exemple non limitatif. La suite de la des-

cription se réfère aux dessins annexés sur lesquels: La figure 1 est un schéma synoptique d'un appareil de test automatique de circuits qui comporte un circuit d'étalonnage de convertisseurs numérique-analogique conforme

à l'invention.

La figure 2 est un schéma synoptique du circuit

d'étalonnage de convertisseurs numérique-analogique de l'ap-

pareil de la figure 1.

Les figures 3a et 3b sont un organigramme de la

procédure d'étalonnage qu'utilise le circuit de la figure 2.

Structure En considérant la figure 1, on voit un appareil de

test automatique 10 prévu pour tester un dispositif électro-

nique sous test (DST) 12 qui utilise un ensemble de conver-

tisseurs numérique-analogique (CNA) de précision à 16 bits,

14. Le circuit d'étalonnage de CNA 16 unique (décrit en dé-

tail ci-après et représenté sur la figure 2), est connecté de façon à recevoir sur un bus de données de système 18 des données numériques d'origine qui proviennent d'un circuit d'interface d'ordinateur et d'éclatement de bus de données 22, et de façon à fournir des données numériques corrigées aux CNA 14, par l'intermédiaire du bus de données de module

20 (qu'on appelle également un bus de données N/A).

La commande d'ensemble de l'appareil de test 10 est assurée par l'ordinateur 36, qui est connecté au circuit

d'interface d'ordinateur et d'éclatement de bus 22 par l'in-

termédiaire d'un circuit d'interface de système 38. Le bus de données de système 18 est également connecté de façon à fournir des données numériques à un circuit de groupe de

broches 24, à un générateur de configurations 26, à un géné-

rateur d'horloge 28, à des circuits analogiques 30, à un

circuit de définition de format 32 et à une tête de test 34.

Le circuit de groupe de broches 24, le générateur de confi-

gurations 26, le générateur d'horloge 28 et le circuit ana-

logique 30 sont tous connectés à des entrées du circuit de

définition de format 32 pour lui appliquer des signaux d'en-

trée qui sont utilisés dans la génération de signaux de test qui sont appliqués au DST 12 par l'intermédiaire de la tête de test 34. Des circuits analogiques 30 appliquent également directement des signaux à la tête de test 34 pour appliquer

des signaux d'entrée analogiques au DST 12.

En considérant maintenant la figure 2, on note que le circuit d'étalonnage de CNA 16 comprend une mémoire vive (MEV) d'écho 40 (pour enregistrer des données numériques non modifiées), une MEV de commande 42 (pour enregistrer des

signaux d'étalonnage et des signaux de commande de fonction-

nement des circuits), une MEV de gain 44 (pour enregistrer des caractéristiques de correction de gain), et une MEV de

décalage 46 (pour enregistrer des caractéristiques de cor-

rection de décalage), et toutes ces mémoires sont connectées au bus d'adresse de système 48 ainsi qu'au bus de données de système 18. La MEV de gain 44 et la MEV de décalage 46 sont

connectées de façon à fournir respectivement des caractéris-

tiques de correction de gain et de décalage (mots à 16 bits)

au circuit multiplicateur/accumulateur (CMA) 58, afin de mo-

difier des données numériques respectives qui sont directe-

ment appliquées au CMA 58 par le bus de données de système 18. Un automate d'états finis 60 reçoit un signal de sortie provenant de la MEV de commande 42, et des signaux qui sont acheminés sur des lignes de commande de bus de, données 64, et il commande le CMA 58, qui est également commandé par des signaux de commande qui proviennent directement de la MEV de

commande 42. Le signal de sortie du CMA 58 est l'un des si-

gnaux d'entrée qui sont appliqués au multiplexeur de sortie 54, et le signal de sortie de ce dernier est appliqué au bus de données de module 20. Le signal de sortie du multiplexeur 54 est commandé par un signal de sortie de l'automate d'états finis 60 et par un signal de sortie de la MEV de commande 42. Le bus de données de système 18 est également connecté à l'entrée du multiplexeur de sortie 54 (pour permettre de sauter la procédure d'étalonnage du CMA), ainsi qu'au bus d'adresse 48, pour émettre une information d'adresse vers les

CNA 14.

Un multiplexeur de relecture 52 est connecté de fa-

çon à appliquer sélectivement au bus de données de système 18 le signal de sortie de la MEV d'écho 40, le signal de sortie du registre de relecture de la dernière valeur, 56, ou les données présentes sur le bus de données de module 20, sous la

commande de signaux de- commande provenant de la MEV de com-

mande 42.

Fonctionnement En fonctionnement, l'appareil de test automatique 10 applique au DST 12 des configurations de test numériques que produit le générateur de configurations 26, et il compare les signaux de sortie avec des signaux attendus. On utilise

des CNA 14 à 16 bits pour fournir des signaux de sortie pré-

cis (précis à 100)V près) au circuit analogique 30, qui fournit à son tour des signaux de sortie analogiques qui sont

utilisés par le générateur d'horloge 28, le circuit de défi-

nition de format 32 et la tête de test 34.

Selon les données de commande qui sont enregistrées aux adresses de la MEV dé commande 42, après la séquence

d'initialisation à la mise sous tension, le circuit d'éta-

lonnage de CNA 16 est utilisé dans deux modes: comme un bus de données normal ou comme un système de modification de données. Lorsque le circuit d'étalonnage de CNA 16 fonctionne comme un bus de données normal, les signaux de données,

d'adresse et de commande sont simplement enregistrés en tam-

pon et ensuite émis vers les CNA 14. Lorsque le circuit d'étalonnage de CNA 16 fonctionne en appareil de modification de données, des données qui sont appliquées en entrée par

l'intermédiaire du bus de données de système 18 sont manipu-

lées par le CMA 58 conformément à la fonction y = mx + b, dans laquelle y est la valeur des données manipulées qui sont

émises vers les CNA 14, x est la valeur des données d'origi-

ne, m est la caractéristique de correction de gain qui est enregistrée dans la MEV de gain 44 pour le CNA 14 qui est

adressé, et b est la caractéristique de correction de décala-

ge qui est enregistrée dans la MEV de décalage 46 pour le CNA

14 qui est adressé. Dans un mode comme dans l'autre, les don-

nées numériques sont émises vers un CNA 14 respectif, après que l'adresse de ce CNA a été émise sur le bus d'adresse de

système.

Les caractéristiques de correction de gain et de

décalage sont déterminées et enregistrées pendant l'initiali-

sation de l'appareil, en utilisant un convertisseur analogi-

que-numérique (CAN) de système, et une matrice de commutation

de multiplexeur analogique (ni l'un ni l'autre n'est repré-

senté), pour mesurer des réponses de CNA 14 lorsqu'ils four-

nissent des tensions liées à la plage de tensions qu'ils

doivent fournir pendant le test réel de circuits. En consi-

dérant la figure 3, on note que pendant l'étalonnage de CNA 14, l'ordinateur 36 établit une liste de CNA 14 à étalonner, il établit des structures qui comprennent des conditions et des points de données spécifiques utilisés pour l'étalonnage

de CNA 14 individuels (comprenant des valeurs d'entrée maxi-

males et minimales pour l'étalonnage), et il étalonne le CNA de système pour réduire son décalage à zéro. Chaque CNA 14 à

-étalonner est ensuite étalonné à son tour. La valeur de cor-

rection de décalage présente dans la MEV de décalage 46 est fixée à 0,0 volt, et la valeur de correction de gain dans la MEV de gain 44 est fixée à 1,0. On applique ensuite au CNA 14, par le bus de données de module 20, une valeur numérique

26Z2753

minimale concernant une plage de valeurs dont on prévoit la

réception par le CNA 14 pendant le test ("MIN"), et on me-

sure son signal de sortie analogique résultant; on désigne

cette valeur par "y0". On règle ensuite le CNA 14 à une va-

leur prévue maximale concernant la plage de valeurs prévues ("MAX"), et on mesure son signal de sortie; on désigne cette valeur par "yf". L'erreur de gain est égale à (yf - y0)/

(MAX - MIN). L'inverse de l'erreur de gain est la caractéris-

tique de correction de gain m, qui est enregistrée à l'adres-

se de la MEV de gain 44 qui correspond à ce CNA 14. La carac-

téristique de correction de décalage est fixée égale à y0 x m, et elle est enregistrée à la même adresse dans la MEV de décalage 46. On vérifie les valeurs de décalage et de gain en les utilisant pour modifier des données numériques qui sont dans la plage de valeurs prévues, et qui sont appliquées sur le bus de données de système 18. On mesure les signaux de sortie analogiques résultants au moyen du CAN de système, et on les compare avec les données numériques non modifiées, pour voir si les différences entre les deux sont comprises

dans des limites acceptables. Si les différences sont com-

prises dans des limites acceptables, on étalonne le CNA 14 suivant. Si les différences sont supérieures à des limites acceptables, on effectue une procédure d'étalonnage fin. On détermine si y ou m ou les deux doivent faire l'objet d'un étalonnage fin; s'il y a des différences inacceptables dans la partie inférieure de la plage, dans laquelle m a peu d'effet, on doit effectuer un étalonnage fin de b; s'il y a des différences inacceptables dans la partie supérieure de

la plage, dans laquelle m a un plus grand effet, on doit ef-

fectuer un étalonnage fin de m; s'il y a des différences

dans les deux parties de la plage, on doit effectuer un éta-

lonnage fin portant d'abord sur b et ensuite sur m. En ef-

fectuant chaque étalonnage fin, on incrémente ou on décré-

mente individuellement la valeur b ou m, et on teste chaque

nouvelle valeur m ou b avec un ensemble de données non modi-

fiées, dans la plage de valeurs prévues. On compare les si-

gnaux de sortie résultants avec des données non modifiées, pour voir si la nouvelle valeur de b ou de m conduit à des différences entre l'entrée et la sortie qui sont comprises dans des limites acceptables. Si les différences sont tou- jours à l'extérieur des limites mais diminuent, on fait à nouveau varier la valeur de b ou de m d'un pas dans la même direction que le dernier pas. Si les différences sont plus grandes que pour la dernière valeur de m ou de b, on fait

varier la nouvelle valeur de b ou de m d'un pas dans l'au-

tre direction. Si le signe des différences change, on in-

verse la direction et on diminue la taille du pas.

On utilise cette procédure d'étalonnage pour cha-

que CNA 14 à étalonner, en utilisant des valeurs MAX et MIN concernant la plage de valeurs numériques prévues que doit

recevoir un CNA 14 particulier.

Des signaux de commande appropriés pour commander à l'automate d'états finis 60 et au CMA 58 de mettre en oeuvre la fonction y = mx + b, sont chargés dans la MEV de commande 42 pendant la séquence d'initialisation à la mise

sous tension. Des signaux de commande pour sauter le procé-

dé d'étalonnage de CNA sont chargés dans la MEV 42 à des adresses concernant des CNA 14 qui doivent recevoir des données numériques non modifiées dans le mode de bus de

données normal.

Pendant une procédure de test de circuits, l'or-

dinateur 36 règle les CNA 14 conformément à des valeurs nu-

mériques qui sont appliquées au circuit d'étalonnage de CNA 16 sur le bus de données de système 18. Lorsque le circuit d'étalonnage 16 reçoit un signal numérique pour un CNA 14

pour lequel des valeurs de correction de gain et de décala-

ge sont enregistrées à l'adresse associée dans les MEV 44, 46, des signaux de commande présents à la même adresse dans la MEV de commande 42 font en sorte que la valeur du signal

numérique d'origine (x) soit multipliée par la caractéris-

tique de correction de gain (m) présente dans la MEV de gain 44, et soit ajoutée à la caractéristique de correction de décalage (b) dans la MEV de décalage 46. La multiplication

et l'addition sont accomplies dans le CMA 58, sous la com-

mande de signaux de commande provenant de la MEV 42 et de

l'automate d'états finis 60, qui comporte 16 états. Le si-

gnal de sortie est appliqué au bus de données de module 20 par l'intermédiaire du multiplexeur de sortie 54. Du fait

qu'on utilise une logique câblée pour effectuer les opéra-

tions simples de multiplication et d'addition, les données numériques sont corrigées et appliquées rapidement au CNA

14 respectif, à la vitesse du bus de données. Le signal ana-

logique que fournit le CNA 14 correspond aux données d'ori-

gine, du fait que la modification des données a compensé les erreurs de gain et de décalage du CNA. Lorsque le circuit d'étalonnage 16 reçoit un signal numérique qui doit être émis sans modification vers son CNA respectif, les signaux de commande qui sont enregistrés dans la MEV 42 commandent

la transmission des données sans modification par le multi-

plexeur de sortie 54.

Toutes les données d'origine qui-sont appliquées sur le bus de données de système 18 sont enregistrées dans

la MEV d'écho 40, sans considérer si elles doivent être mo-

- difiées ou non par le circuit d'étalonnage 16. Si l'ordina-

teur 36 a besoin de relire les données numériques qu'il a émises, ces données sont relues dans la MEV d'écho 40, par

l'intermédiaire du multiplexeur de relecture 52, de la ma-

nière indiquée par la MEV de commande 42. Si l'ordinateur

36 a besoin de relire les données numériques qui sont réel-

lement émises vers les CNA 14, le bus de données de module

est connecté par l'intermédiaire du multiplexeur de re-

lecture 52. Pour lire une quantité numérique particulière qui vient d'être modifiée, la quantité enregistrée dans le registre 56 est émise par l'intermédiaire du multiplexeur

de relecture 52.

Il va de soi que de nombreuses modifications peu-

vent être apportées au dispositif et au procédé décrits et

représentés, sans sortir du cadre de l'invention.

- ill

Claims

REVENDICATIONS

1. Appareil de test automatique pour tester un dispositif électronique sous test (12), caractérisé en ce

qu'il comprend: un ensemble de convertisseurs numérique-

analogique (14); une mémoire d'étalonnage (44, 46) destinée à enregistrer des caractéristiques d'étalonnage pour des

convertisseurs numérique-analogique (14) respectifs, de fa-

çon qu'ils fournissent des réponses analogiques uniformes à

des données numériques; et des moyens d'étalonnage (58) des-

tinés à recevoir des données numériques d'origine et à les

modifier en utilisant les caractéristiques d'étalonnage en-

registrées, pour produire des données numériques modifiées qui, lorsqu'elles sont appliquées à l'un des convertisseurs analogiquenumérique (14), produisent un signal analogique

qui correspond aux données numériques d'origine.

2. Appareil selon la revendication 1, caractérisé en ce que les convertisseurs numérique-analogique (14) ont

des erreurs de décalage et de gain respectives, et la mé-

moire d'étalonnage comprend une mémoire de décalage (46) destinée àenregistrer des caractéristiques de correction

de décalage de l'ensemble de convertisseurs numérique-analo-

gique (14), et une mémoire de gain (44) destinée à enregis-

trer des caractéristiques de correction de gain de l'ensem-

ble de convertisseurs numérique-analogique (14), et les ca-

ractéristiques d'étalonnage comprennent les caractéristiques

- de correction de décalage et les caractéristiques de correc-

tion de gain.

3. Appareil selon la revendication 2, caractérisé en ce que les moyens d'étalonnage comprennent un circuit

multiplicateur/accumulateur (58) qui produit les données nu-

mériques modifiées conformément à l'équation y = mx + b dans laquelle: y représente les données numériques modifiées, m est une caractéristique de correction de gain, x représente

les données numériques d'origine, et b est une caractéristi-

que de correction de décalage.

4. Appareil selon la revendication 3, caractérisé en ce qu'il comprend en outre une mémoire de commande (42)

destinée à enregistrer des signaux de commande pour comman-

der le circuit multiplicateur/accumulateur (58), et cette mémoire de commande (42) est adressée par une adresse qui correspond à une adresse pour la mémoire de gain (44) et la

mémoire de décalage (46), et à une adresse de CNA.

5. Appareil selon la revendication 4, caractérisé en ce qu'il comprend en outre un automate d'états finis (60)

qui est destiné à commander le circuit multiplicateur/accu-

mulateur (58) sous la dépendance de l'un au moins des si-

gnaux de commande provenant de la mémoire de commande (42).

6. Appareil selon la revendication 1, caractérisé en ce qu'il comprend en outre: un bus de données de système (18) connecté de façon à appliquer les données numériques d'origine aux moyens d'étalonnage (58); un bus de données N/A (20) qui est connecté de façon à appliquer à l'ensemble

de convertisseurs numérique-analogique (14) les données nu-

mériques modifiées provenant des moyens d'étalonnage (58); un bus d'adresse de système (48) destiné à fournir-des adresses de CNA; et un multiplexeur de sortie (54) qui est connecté de façon à émettre sélectivement vers le bus de

données N/A (20) soit les données numériques d'origine pro-

venant du bus de données de système (18), soit les données numériques modifiées provenant des moyens d'étalonnage (58),

après qu'une information d'adresse a été émise vers les con-

vertisseurs numériques-analogique (14).

7. Appareil selon la revendication 6, caractérisé

en ce qu'il comprend en outre une mémoire d'écho (40) con-

nectée au bus de données de système (18) pour enregistrer les données numériques d'origine pour des. convertisseurs (14) respectifs; et un multiplexeur de relecture (52) qui

est connecté de façon à émettre sélectivement soit les don-

nées d'origine qui sont enregistrées dans la mémoire d'écho (40), soit des données qui sont appliquées sur le bus de

données de module (20).

8. Appareil selon la revendication 7, caractérisé

en ce qu'il comprend en outre des moyens (56) pour enregis-

trer le dernier signal de sortie des moyens d'étalonnage (58), et ces moyens d'enregistrement (56) ont un signal de sortie qui constitue un signal d'entrée supplémentaire du

multiplexeur de relecture (52).

9. Procédé d'étalonnage d'un ensemble de conver-

tisseurs numérique-analogique (14) dans un appareil pour tester automatiquement un dispositif électronique sous test

(12), caractérisé en ce qu'il comprend les opérations sui-

vantes: on enregistre des caractéristiques d'étalonnage pour des convertisseurs numérique-analogique (14) respectifs,

de façon qu'ils fournissent des réponses analogiques unifor-

mes à des données numériques; on reçoit des données numéri-

ques d'origine; et on modifie les données numériques d'ori-

gine en utilisant les caractéristiques d'étalonnage enregis-

trées, pour produire des données numériques modifiées qui, lorsqu'elles sont appliquées à l'entrée d'un convertisseur numérique-analogique (14), produisent un signal analogique

qui correspond aux données numériques d'origine.

10. Procédé selon la revendication 9, caractérisé en ce que les convertisseurs numérique-analogique (14) ont des erreurs respectives de décalage et de gain; et en ce que

les caractéristiques d'étalonnage comprennent des caractéris-

tiques de correction de décalage et des caractéristiques de

correction de gain.

11. Procédé selon la revendication 10, caractérisé

en ce qu'on effectue la modification conformément à l'équa-

tion y = mx + b, dans laquelle: y représente les données numériques modifiées, m est une caractéristique de correction

de gain, x représente les données d'origine et b est une ca-

ractéristique de correction de décalage.

12. Procédé selon la revendication 11, caractérisé en ce qu'il comprend en outre les opérations suivantes: on établit une mémoire de décalage (46) pour enregistrer à des adresses respectives les caractéristiques de correction de

décalage de l'ensemble de convertisseurs numérique-analogi-

que (14), et on établit une mémoire de gain (44) pour enre-

gistrer à des adresses correspondantes des caractéristiques

de correction de gain de l'ensemble de convertisseurs numé-

rique-analogique (14); on détermine les caractéristiques de

correction de décalage et de gain; et on enregistre ces ca-

ractéristiques de correction de décalage et de gain à des

adresses respectives.

13. Procédé selon la revendication 12, caractérisé

en ce que l'opération de détermination comprend les opéra-

tions suivantes: on applique une valeur minimale (MIN) à un convertisseur numérique-analogique (14); on mesure le signal

de sortie de valeur minimale (yO) du convertisseur numérique-

analogique (14); on applique une valeur maximale (MAX) au convertisseur numérique-analogique (14); on mesure le signal

de sortie de valeur maximale (yf) du convertisseur numérique-

analogique (14); on détermine m en calculant (MAX - MIN)/ (yf - yO); on détermine b en se basant sur MAX, MIN, yf et

yO; et on répète pour tous les convertisseurs numérique-

analogique (14) l'application de MIN, la mesure de yO, l'ap-

plication de MAX,la mesure de yf, la détermination de m et

la détermination de b.

14. Appareil comportant un ensemble d'entrées nu-

mériques et un ensemble correspondant de sorties analogiques,

caractérisé en ce qu'il comprend: un ensemble de convertis-

seurs numérique-analogique (40), ces convertisseurs numéri-

que-analogique ayant des caractéristiques respectives de dé-

calage et de gain; une mémoire de décalage (46) pour enre-

gistrer des caractéristiques de correction de décalage des convertisseurs numérique-analogique (14); une mémoire de gain (44) pour enregistrer des caractéristiques de correction de gain des convertisseurs numériqueanalogique (14); et des

moyens d'étalonnage (58) destinés à recevoir des données nu-

mériques d'origine et à les modifier'en utilisant les carac-

téristiques de correction de décalage et de gain qui sont enregistrées, pour produire des données numériques modifiées

qui, lorsqu'elles sont appliquées à un convertisseur numé-

rique-analogique (14), produisent un signal analogique qui

correspond aux données numériques d'origine.

15. Appareil selon la revendication 14, caractérisé en ce que les moyens d'étalonnage comprennent un circuit

multiplicateur/accumulateur (58) qui produit les données nu-

les données numériques d'origine, et b est une caractéristi-

que de correction de décalage.

16. Appareil selon la revendication 15, caractérisé en ce qu'il comprend en outre une mémoire de commande (42) destinée à enregistrer des signaux de-commande pour commander le circuit multiplicateur/accumulateur (58), et cette mémoire de commande (42) est adressée par une adresse qui correspond à une adresse pour la mémoire de gain (44) et la mémoire de

décalage (46), et à une adresse de CNA.

17. Appareil selon la revendication 16, caractérisé en ce qu'il comprend en outre un automate d'états finis (60)

qui est destiné à commander le circuit multiplicateur/accu-

mulateur (58) sous la dépendance de l'un au moins des signaux

de commande provenant de la mémoire de commande (42).

18. Appareil selon la revendication 14, caractérisé en ce qu'il comprend en outre:un bus de données de système (18) connecté de façon à appliquer les données numériques d'origine aux moyens d'étalonnage (58); un bus de données N/A (20) qui est connecté de façon à appliquer à l'ensemble

de convertisseurs numérique-analogique (14) les données nu-

mériques modifiées provenant des moyens d'étalonnage (58); un bus d'adresse de système (48) destiné à fournir des adresses de CNA; et un multiplexeur de sortie (54) qui est connecté de façon à émettre sélectivement vers le bus de

données N/A (20) soit les données numériques d'origine pro-

venant du bus de données de système (18), soit les données numériques modifiées provenant des moyens d'étalonnage (58), après qu'une information d'adresse a été émise vers les con-

vertisseurs numérique-analogique (14).

19. Appareil selon la revendication 18, caractéri-

sé en ce qu'il comprend en outre une mémoire d'écho (40) con-

nectée au bus de données de système (18) pour enregistrer les données numériques d'origine pour des convertisseurs (14)

respectifs; et un multiplexeur de relecture (52) qui est con-

necté de façon à émettre sélectivement soit les données d'origine qui sont enregistrées dans la mémoire d'écho (40), soit des données qui sont appliquées sur le bus de données

14 de module (20).

20. Appareil selon la revendication 19, caractérisé

en ce qu'il comprend en outre des moyens (56) pour enregis-

trer le dernier signal de sortie des moyens d'étalonnage (58), et ces moyens d'enregistrement (56) ont un signal de sortie qui constitue un signal d'entrée supplémentaire du multiplexeur de relecture (52)