FR2754904A1 - Production d'impulsions dans le canal analogique d'un appareil de test automatique - Google Patents
Production d'impulsions dans le canal analogique d'un appareil de test automatique Download PDFInfo
- Publication number
- FR2754904A1 FR2754904A1 FR9712233A FR9712233A FR2754904A1 FR 2754904 A1 FR2754904 A1 FR 2754904A1 FR 9712233 A FR9712233 A FR 9712233A FR 9712233 A FR9712233 A FR 9712233A FR 2754904 A1 FR2754904 A1 FR 2754904A1
- Authority
- FR
- France
- Prior art keywords
- pulse
- address
- memory
- pulses
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001914 filtration Methods 0.000 title claims description 7
- 238000012360 testing method Methods 0.000 title description 28
- 230000015654 memory Effects 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000002131 composite material Substances 0.000 claims abstract description 8
- 238000005070 sampling Methods 0.000 claims abstract 3
- 230000006870 function Effects 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000010399 physical interaction Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/3167—Testing of combined analog and digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
Abstract
Procédé de simulation du filtrage d'une impulsion courante dans une série d'impulsions. Selon l'invention, ledit procédé comprend les opérations suivantes: - réception d'une série de n+1 adresses d'impulsions consécutives, comprenant une adresse d'impulsion pour l'impulsion courante en tant que la dernière de la série de n+1 adresses, chaque adresse d'impulsion étant dans une gamme de m valeurs; - stockage des n adresses d'impulsions avant l'adresse d'impulsion courante; - élaboration d'une adresse composite à partir de l'adresse d'impulsion courante et des n impulsions d'adresses précédentes et l'application de l'adresse composite pour la lecture d'une forme d'impulsion dans une mémoire contenant au moins m n+1 formes d'impulsions. Application au test automatique de circuits intégrés ou cartes de circuits imprimés.
Description
PRODUCTION D'IMPULSIONS DANS LE CANAL ANALOGIQUE D'UN
APPAREIL DE TEST AUTOMATIQUE
La présente invention concerne la production d'impulsions dans un appareil de test automatique (ATA) destiné à tester des circuits, par exemple des circuits intégrés ou des cartes de circuits imprimés. Plus précisément, la présente invention concerne la production d'impulsions analogiques dans un canal analogique d'un appareil de test à signaux mixtes.
APPAREIL DE TEST AUTOMATIQUE
La présente invention concerne la production d'impulsions dans un appareil de test automatique (ATA) destiné à tester des circuits, par exemple des circuits intégrés ou des cartes de circuits imprimés. Plus précisément, la présente invention concerne la production d'impulsions analogiques dans un canal analogique d'un appareil de test à signaux mixtes.
Des dispositifs à circuits intégrés (CI) numériques sont généralement testés par application aux broches du dispositif d'une séquence de signaux d'excitation binaires selon des motifs et des relations temporelles prédéterminées. Le système de test examine les signaux de sortie numériques obtenus du dispositif et les compare à une table de vérité prédéfinie. Il en résulte une décision d'acceptation ou d'échec, selon que les bits (des 1 et des O) présents sur les broches de sortie du dispositif correspondent aux bits de la table de vérité pendant chaque intervalle de temps. Les systèmes de test destinés à ces dispositifs sont souples et programmables, ce qui permet de satisfaire aux exigences imposées par le type de dispositif devant être testé.
Comme exemple de système de test numérique programmable à haut débit, on peut citer le système ITS 9000FX, fourni par la Schlumberger
Technologies de San Jose, Californie.
Technologies de San Jose, Californie.
D'autres dispositifs à tester ne sont pas entièrement numériques. De tels dispositifs, connus sous le nom de dispositifs à signaux mixtes, peuvent avoir à la fois des caractéristiques de signaux numériques et analogiques. Les dispositifs à signaux mixtes sont principalement numériques, mais ne peuvent pas être testés de la même manière que des dispositifs purement numériques.
Les marchés des réseaux et du stockage de données ont récemment fait l'objet de l'introduction de dispositifs capables de traiter des données série à haut débit ( > 100 Mbps). Les données sont généralement perturbées par des interactions physiques se produisant sur la liaison de transmission ou lors du processus de stockage et de l'extraction des données.
L'une des fonctions des récepteurs de ces données consiste à récupérer l'information initiale au moyen d'un traitement analogique et/ou numérique complexe et de présenter le résultat sous forme numérique. C'est la raison pour laquelle ils sont considérés comme des dispositifs à signaux mixtes.
D'une manière générale, selon l'un de ses aspects, l'invention concerne un procédé de simulation du filtrage d'une impulsion de courant dans une série d'impulsions. Le procédé consiste à recevoir une série de n+l adresses d'impulsions consécutives, incluant une adresse d'impulsion pour l'impulsion courante en tant que la dernière de la série de n+ i adresses, chaque adresse d'impulsion étant dans une gamme de m valeurs; à stocker les n adresses d'impulsions avant l'adresse de l'impulsion courante; à élaborer une adresse composite à partir de l'adresse de l'impulsion courante et des n impulsions d'adresses précédentes et à appliquer l'adresse composite à la lecture
n+1 d'une forme d'impulsion depuis une mémoire contenant au moins mon+ m formes d'impulsions.
n+1 d'une forme d'impulsion depuis une mémoire contenant au moins mon+ m formes d'impulsions.
D'une manière générale, selon un autre aspect, l'invention concerne un appareil fournissant à haut débit des impulsions de longueur programmable. L'appareil comporte un champ de mémoire programmable pour stocker une longueur d'impulsion; une ligne d'horloge d'impulsion acheminant un signal d'horloge d'impulsion ayant une fréquence d'impulsion; un multiplieur de fréquence connecté pour recevoir le signal d'horloge d'impulsion et la longueur d'impulsion stockée dans le champ de la mémoire programmable et pour produire un signal d'horloge d'échantillon ayant une fréquence égale à la longueur d'impulsion fois la fréquence de l'horloge d'impulsion; une mémoire d'impulsion stockant les échantillons d'une impulsion; un convertisseur numérique-analogique relié à la mémoire d'impulsion et générant des impulsions analogiques à partir d'échantillons reçus de la mémoire d'impulsion ; et un chemin de signal acheminant le signal d'horloge d'échantillon pour régler la fréquence d'échantillonnage d'un convertisseur numérique-analogique afin de cadencer la fourniture d'échantillons par la mémoire d'impulsion au convertisseur numérique-analogique.
Parmi les avantages de l'invention, on peut citer l'un ou plusieurs des suivants. L'architecture du dispositif est adaptée à des impulsions et peut fournir à haut débit des impulsions de longueur programmable. La stratégie de programmation et d'adressage de la mémoire de forme d'impulsion permet de stocker en mémoire tampon des impulsions consécutives afin de permettre la production à haut débit d'impulsions avec un temps d'accès mémoire raisonnable. La stratégie de programmation et d'adressage de la mémoire de forme d'impulsion peut simuler un filtrage ou une déformation appliquée aux impulsions fournies. L'utilisation de la fonction de déformation d'impulsion est avantageuse car un filtrage numérique à plus de 1 Geps (i x i09 échantillons par seconde) est peu pratique lorsqu'on utilise des architectures à base de processeurs numériques classiques, tandis qu'un filtrage analogique programmable nécessite de nombreux relais de configuration qui posent des problèmes d'effets parasites et ont un nombre limité de constantes de temps et de topologies pouvant être sélectionnées. La souplesse offerte par la programmation des déformations est plus importante que celle qu'offre une programmation analogique. Contrairement à une réalisation sous la forme d'un filtre analogique, l'invention permet de programmer à la volée une modification des déformations d'impulsions, c'est-à-dire sans interrompre les données fournies au circuit testé, et cela peut être fait de façon vectorielle.
D'autres caractéristiques et avantages de l'invention ressortiront de la description présentée ci-dessous.
La figure 1 est un schéma fonctionnel du dispositif de mise en forme d'impulsion de la présente invention.
La figure 2 est un schéma fonctionnel représentant le dispositif de mise en forme d'impulsion faisant partie d'un canal analogique d'un système de test à signaux mixtes.
La figure 3 est un schéma fonctionnel d'une interface et d'un générateur d'adresse du dispositif de mise en forme d'impulsion.
La figure 4 est un schéma fonctionnel d'un module de mémoire de stockage d'impulsion du dispositif de mise en forme d'impulsion.
La figure 5 est un schéma fonctionnel de la logique de commande du dispositif de mise en forme d'impulsion.
La figure 6 est un schéma fonctionnel de registres de commande du dispositif de mise en forme d'impulsion et d'un calculateur de commande.
Comme le montre la figure 1, un dispositif 100 de mise en forme d'impulsion a pour fonction de fournir des impulsions, c'est-à-dire des formes d'ondes analogiques rapides de longueur fixe et de forme variable, pour stimuler un dispositif testé. Le dispositif 100 de mise en forme d'impulsion est réalisé sous la forme d'une carte électronique de connexion de broches conçue pour faire partie d'un canal analogique d'un appareil de test automatique à signaux mixtes, tel que le dispositif de test décrit dans le brevet américain No. 5 646 521, et intitulé "Canal analogique pour appareil de test de circuits à haut degré d'intégration à signaux mixtes", cité ici à titre de référence. Dans cet appareil de test, la carte peut être utilisée pour effectuer des tests complexes lorsque la relation temporelle avec la section numérique est connue et précise.
Le dispositif 100 de mise en forme d'impulsion comporte des circuits permettant de stocker et de reproduire des impulsions de longueur programmable. Ces circuits peuvent être répartis en sept blocs constitutifs:
(1) le bloc 30 d'interface de bus et générateur d'adresse du
Module de Séquence de Source Asynchrone (ASSM);
(2) des modules 40 de mémoire à puces partielles dont huit sont utilisés
(3) une logique 50 de commande;
(4) une interface 60 entre le bus VME et l'appareil de test (IVT)
(5) un Multiplieur 70 de Fréquence à boucle à verrouillage de phase (PLL);
(6) un convertisseur Numérique-Analogique 80 (CNA) à haut débit; et
(7) un étalonnage de sortie et des relais 90.
(1) le bloc 30 d'interface de bus et générateur d'adresse du
Module de Séquence de Source Asynchrone (ASSM);
(2) des modules 40 de mémoire à puces partielles dont huit sont utilisés
(3) une logique 50 de commande;
(4) une interface 60 entre le bus VME et l'appareil de test (IVT)
(5) un Multiplieur 70 de Fréquence à boucle à verrouillage de phase (PLL);
(6) un convertisseur Numérique-Analogique 80 (CNA) à haut débit; et
(7) un étalonnage de sortie et des relais 90.
Comme représenté dans la figure 2, un dispositif 100 de mise en forme peut tenir sur une carte source d'électronique de broches pour une tête 200 de test d'appareil de test. Des impulsions sont chargées sous forme numérique dans une mémoire locale (représentée dans la figure 4) du dispositif 100 de mise en forme d'impulsion sous le contrôle d'une station de travail 220 par l'intermédiaire d'un bus VME 222 et d'une interface entre le bus VME et l'appareil de test (IVT) 924 avant que les tests ne commencent. Cela permet une vitesse de fonctionnement maximale et une sélection dynamique des impulsions.
Pendant le test, le dispositif 100 de mise en forme d'impulsion est commandé par un module 226 de séquence de source analogique (ASSM) fournissant des impulsions analogiques au dispositif testé (DT) 204 sur la carte 202 de chargement de la tête 200 de test. La sortie du
DT excité est mesurée avec un analyseur 206 de spectre et est transmise à un module 228 de séquence de mesure analogique en vue de son stockage et de son post-traitement et d'une analyse effectuée par d'autres modules de l'appareil de test (non représentés).
DT excité est mesurée avec un analyseur 206 de spectre et est transmise à un module 228 de séquence de mesure analogique en vue de son stockage et de son post-traitement et d'une analyse effectuée par d'autres modules de l'appareil de test (non représentés).
Si l'on se réfère de nouveau à la figure 1, la fonction principale du dispositif 100 de mise en forme d'impulsion que comporte un appareil de test, consiste à produire des formes d'ondes analogiques rapides d'une longueur fixe et de forme variable programmables. Le dispositif présente les caractéristiques fondamentales suivantes. La fréquence d'échantillonnage est limitée par la vitesse du convertisseur 80 numérique-analogique (CNA) à haut débit. Comme CNA approprié pour cette application, on peut citer le TQ6122, qui est un CNA en GaAs à 8 bits, à deux voies et à entrées multiplexées, fourni par la TriQuint
Semiconductor à Beaverton, Oregon. La résolution de ce CNA est de 8 bits et des sorties complémentaires sont présentes. Son entrée est multiplexée par l'intermédiaire d'un multiplexeur 82. Ce CNA peut généralement fonctionner jusqu'à 1,3 Geps dans le cas d'un fonctionnement multiplexé s'il est convenablement refroidi. Le bloc 90 d'étalonnage et à relais confère un gain aux signaux de sortie du CNA 80 à haut débit il permet également la programmation, par l'intermédiaire de l'interface 60 IVT, de l'étalonnage du gain et du décalage, et la connexion de la sortie du CNA au chemin de signal conduisant au dispositif testé.
Semiconductor à Beaverton, Oregon. La résolution de ce CNA est de 8 bits et des sorties complémentaires sont présentes. Son entrée est multiplexée par l'intermédiaire d'un multiplexeur 82. Ce CNA peut généralement fonctionner jusqu'à 1,3 Geps dans le cas d'un fonctionnement multiplexé s'il est convenablement refroidi. Le bloc 90 d'étalonnage et à relais confère un gain aux signaux de sortie du CNA 80 à haut débit il permet également la programmation, par l'intermédiaire de l'interface 60 IVT, de l'étalonnage du gain et du décalage, et la connexion de la sortie du CNA au chemin de signal conduisant au dispositif testé.
La mémoire permettant de stocker les formes d'impulsions est constituée par des mémoires 40 d'impulsions, dont huit modules sont utilisés, à raison d'un par bit de résolution du CNA 80. Les huit modules fournissent ensemble les huit bits de résolution de chaque point (échantillon) d'une impulsion. Chaque module 40 peut être adressé avec une adresse d'au moins 16 bits qui peuvent représenter une ou plusieurs impulsions, comme cela sera décrit. Chaque mémoire d'impulsions est un module de mémoire partielle qui peut être adressé pour produire un mot de 16 bits par impulsion. (Cependant, le réglage du nombre programmé de points par impulsion peut conduire au fait que l'on utilise moins que la totalité des 16 bits). Chaque module 40 comporte deux mémoires A et B qui sont lues en alternance, comme cela sera décrit à propos de la figure 4. Normalement, les mémoires A et
B peuvent être programmées avec des séquences identiques, de sorte qu'une adresse d'impulsion entrante produit la même sortie, quel que soit l'état de l'alternance entre A et B. Cependant, cette structure de la mémoire peut également être programmée pour exploiter l'alternance et générer une forme d'onde quelconque selon la taille de la mémoire.
B peuvent être programmées avec des séquences identiques, de sorte qu'une adresse d'impulsion entrante produit la même sortie, quel que soit l'état de l'alternance entre A et B. Cependant, cette structure de la mémoire peut également être programmée pour exploiter l'alternance et générer une forme d'onde quelconque selon la taille de la mémoire.
Le nombre de points (échantillons de 8 bits) par impulsion peut être programmé par l'intermédiaire de l'interface 60 IVT et de la logique 50 de commande. La fréquence d'échantillonnage est verrouillée en phase avec la fréquence des impulsions, sur une ligne 302 d'horloge d'impulsion, par une boucle à verrouillage de phase (PLL) et le multiplieur 70 de fréquence.
Le bloc 70 à PLL et à multiplieur de fréquence crée le signal d'horloge d'échantillonnage sur la ligne 72 pour la logique du dispositif de mise en forme d'impulsion et pour le CNA à haut débit. Ce signal est verrouillé en phase avec le signal d'horloge d'impulsion provenant du module ASSM. Le rapport de la fréquence de l'horloge d'échantillonnage à la fréquence de l'horloge d'impulsion est de 3, 4, 5, 6, 7, 8, 10, 12, 14 ou 16, selon le nombre programmé de points (d'échantillons) par impulsion.
Si l'on se réfère à la figure 3, le bloc 30 d'interface de bus et générateur d'adresse ASSM contient un étage de récepteurs ECL 306 qui constitue l'interface avec l'horloge d'impulsion (ligne 302) et avec les lignes 304 de données, qui comprennent les lignes d'adresses au moyen desquelles le module ASSM fournit l'adresse d'impulsion suivante. Le nombre utilisé de ces lignes dépend du nombre programmé de points par impulsion (ppi). Si ce nombre est par exemple de 8 ppi, on n'utilisera que 8 lignes d'adresses, en raison du fait que le nombre maximum d'impulsions différentes à 8 ppi est de 256, comme cela sera décrit. De même, si ce nombre est de 3 ppi, on n'utilisera que 4 lignes d'adresses, en raison du fait que le nombre maximal d'impulsions différentes est de 16.
Les adresses d'impulsions reçues du module ASSM par les récepteurs 306 ECL sont transmises par l'intermédiaire du bloc 308 d'impulsions précédentes et du générateur 310 d'adresse pour former une adresse de mémoire d'impulsions sur des lignes 312, laquelle adresse est utilisée pour adresser les mémoires 40 d'impulsions. Une, deux ou quatre adresses d'impulsions (selon le nombre programmé de points par impulsion) fournies par les récepteurs 306 ECL sont combinées pour former une adresse de mémoire d'impulsions. Le bloc d'impulsions précédentes joue le rôle de multiplexeur accumulant des adresses d'impulsions, comme cela sera décrit. La largeur de l'adresse d'impulsion sur les lignes 304, et la taille correspondante des mémoires locales A et B, peuvent être de largeur quelconque, et peuvent en particulier dépasser 16 bits. Cependant, pour des raisons qui seront décrites plus loin, lorsque le nombre de points par impulsion est de 8 ou moins, la largeur des adresses d'impulsions fournies sur les lignes 304 est limitée, comme cela sera décrit, et l'adresse de stockage d'impulsion fournie aux mémoires A et B est limitée à 16 bits.
La fonction de simulation de déformation utilise également l'opération de multiplexage du bloc 308 d'impulsions précédentes. La simulation de déformation est activée en fixant à une valeur non nulle le mode d'adressage (reçu sur la ligne 316) dans l'interface 60 IVT. Cela sera décrit à propos du registre 612 PSPPPADMD (figure 6).
Pour simuler une action de déformation ou de filtrage, le dispositif de mise en forme d'impulsion est programmé de façon que sa sortie d'impulsion dépende d'un nombre limité d'impulsions précédemment sélectionnées. Ainsi, chaque impulsion peut être définie de façon à avoir la forme qu'elle aurait si elle était précédée d'une combinaison quelconque de n impulsions précédentes. Si m est le nombre d'impulsions définies et n est le nombre d'impulsions
n+1 précédentes ayant un effet appréciable sur l'impulsion courante, mn+l impulsions différentes sont nécessaires (si l'on ignore les éventuelles répliques).
n+1 précédentes ayant un effet appréciable sur l'impulsion courante, mn+l impulsions différentes sont nécessaires (si l'on ignore les éventuelles répliques).
Les mémoires 402 et 404 de stockage d'impulsions (figure 4) étant configurées de façon à comporter 64K mots de 16 bits, les valeurs utiles pour n sont 1, 3 et 7, les limitations suivantes étant imposées:
Mémoire d'impulsions précédentes (n) Impulsions différentes (m)
1 256
3 16
7 4
Si n est égal à 1, le bloc 308 d'impulsions précédentes combine 8 bits de l'adresse d'impulsion (l'adresse d'impulsion "courante") fournie par les récepteurs 306 ECL avec les 8 bits les plus récents de l'adresse provenant du générateur 310 d'adresse afin d'élaborer une adresse de stockage d'impulsion à 16 bits (lignes 312). Si n est égal à 3, 4 bits de l'adresse d'impulsion courante provenant des récepteurs 306 ECL sont combinés avec les trois adresses d'impulsions à 4 bits les plus récentes (c'est-à-dire comportant les 12 bits les plus récents de l'adresse fournie par le générateur 310 d'adresse) ; et si n est égal à 7, les adresses à 2 bits courantes et les sept les plus récentes, sont combinées. Dans tous les cas, le nombre de points par impulsion doit être de 10 ou plus pour respecter la limitation de vitesse de la mémoire.
Mémoire d'impulsions précédentes (n) Impulsions différentes (m)
1 256
3 16
7 4
Si n est égal à 1, le bloc 308 d'impulsions précédentes combine 8 bits de l'adresse d'impulsion (l'adresse d'impulsion "courante") fournie par les récepteurs 306 ECL avec les 8 bits les plus récents de l'adresse provenant du générateur 310 d'adresse afin d'élaborer une adresse de stockage d'impulsion à 16 bits (lignes 312). Si n est égal à 3, 4 bits de l'adresse d'impulsion courante provenant des récepteurs 306 ECL sont combinés avec les trois adresses d'impulsions à 4 bits les plus récentes (c'est-à-dire comportant les 12 bits les plus récents de l'adresse fournie par le générateur 310 d'adresse) ; et si n est égal à 7, les adresses à 2 bits courantes et les sept les plus récentes, sont combinées. Dans tous les cas, le nombre de points par impulsion doit être de 10 ou plus pour respecter la limitation de vitesse de la mémoire.
L'adresse de stockage d'impulsions, quelle que soit la façon dont elle est élaborée, est transmise sur les lignes 312 à une paire de registres bloqueurs à décalage de niveau et à 3 états A et B du type
ECL-à-TTL (312a et 3 12b) ; et le nouveau signal d'adresse (sur la ligne 320) est produit pour marquer la frontière entre les adresses de stockage d'impulsions. La donnée d'adresse est verrouillée en alternance à destination des registres bloqueurs A et B du fait de l'alternance des signaux de registre bloqueur A et de registre bloqueur
B, respectivement sur les lignes 318a et 318b.
ECL-à-TTL (312a et 3 12b) ; et le nouveau signal d'adresse (sur la ligne 320) est produit pour marquer la frontière entre les adresses de stockage d'impulsions. La donnée d'adresse est verrouillée en alternance à destination des registres bloqueurs A et B du fait de l'alternance des signaux de registre bloqueur A et de registre bloqueur
B, respectivement sur les lignes 318a et 318b.
Pour écrire ou lire des données d'échantillons dans les mémoires, un compteur 314 est programmé par l'intermédiaire de l'interface 60 IVT de manière à contenir l'adresse de mémoire à laquelle la lecture ou l'écriture doit commencer. Après cela, chaque opération de lecture ou d'écriture incrémente automatiquement ce compteur.
La logique de sélection d'adresse qui a été décrite est mise en oeuvre sous la forme d'une logique ECL pour assurer un fonctionnement correct aux débits de données les plus élevés du module ASSM, tandis que les blocs de mémoire peuvent être réalisés sous la forme d'une technologie Bi-CMOS pour obtenir un bon équilibre entre les capacités de stockage, le temps d'accès et la consommation d'énergie.
Si l'on se réfère à la figure 4, le module 40 de mémoire partielle est répliqué huit fois, à raison d'un pour chacun des 8 bits de résolution du CNA à haut débit. En fonctionnement, les mots à 16 bits provenant des mémoires A 402 et B 404 sont chargés en alternance dans le registre 406 PISO (entrée parallèle, sortie série). L'alternance est effectuée par le dispositif 408 de multiplexage de combinaison et de décalage de niveau en réponse à un signal de sélection A/B sur la ligne 506. Le registre 406 PISO convertit les données en un train série devant être envoyé en alternance au CNA à haut débit sur des lignes 4 16a et 416b. Le dispositif 408 de multiplexage de combinaison et de décalage de niveau assure également une conversion de niveau de TTL en ECL.
Des tampons à trois états 412 et 414 assurent l'accès aux mémoires A 402 et B 404, respectivement, pendant la programmation, et assurent l'isolation pendant un fonctionnement normal (production d'impulsions).
Si l'on se réfère à la figure 5, le bloc 50 logique de commande reçoit le nombre de points par impulsion sur des lignes 502, l'horloge
ASSM sur la ligne 302, et le nouveau signal d'adresse sur la ligne 320.
ASSM sur la ligne 302, et le nouveau signal d'adresse sur la ligne 320.
A partir de ces signaux, il produit dans le compteur 508 les impulsions de chargement du registre 406 PISO (figure 4) sur la ligne 504 ; et dans le diviseur 510, il génère des impulsions de sélection destinées au multiplexeur 408 (figure 4) sur la ligne 506. Les impulsions de chargement et les impulsions de sélection sont synchronisées avec le nouveau signal d'adresse qui provient du bloc 308 d'impulsions précédentes (figure 3) sur la ligne 320, afin d'obtenir une relation de phase fixe avec le signal d'horloge d'impulsion (ligne 302) et d'autres signaux provenant du module ASSM.
Si l'on se réfère à la figure 6, le bloc 606 de registre de fonctions annexes et de configuration générale assure la programmation générale et fournit des informations sur la configuration et l'état du dispositif de mise en forme d'impulsion.
Le registre 610 PSSTADHIGH définit les bits de poids fort de l'adresse de départ utilisée lors de la programmation des mémoires locales. Trois des bits sélectionnent les bits de sortie 0-7 (ctest-à-dire qu'ils sélectionnent l'une des huit mémoires 40 d'impulsions (figures 1 et 4)); et un bit sélectionne la branche 0 ou 1, c'est-à-dire la mémoire A 402 ou la mémoire B 404 (figure 4).
Le registre 614 PSSTADLOW définit les 7 bits de poids le plus faible de l'adresse de départ pour la programmation d'une mémoire partielle A et B.
Le registre 612 PSPPPADMD contient le mode d'adressage (ligne 316, figure 3), qui commande l'activation de la fonction de déformation, et le nombre de points (échantillons) par impulsion (ppi). Quatre bits contiennent le nombre de points par impulsion ; les valeurs légales (en hexadécimal) étant 2, 3, 4, 5, 6, 7, 9, B, D et F. La valeur 2 est utilisée pour représenter 3 points par impulsion ; et F, pour représenter 16 (en décimal) points par impulsion. Le logiciel qui programme l'appareil de test peut vérifier que le produit des points par impulsion par la fréquence d'impulsion ne dépasse pas la fréquence maximale du CNA à haut débit. Deux bits (mode d'adressage) sélectionnent les fonctions de déformation d'impulsions 0 = pas de déformation d'impulsion (l'impulsion provient du module ASSM) ; 1 = déformation avec mémorisation de 1 impulsion précédente; 2 = déformation avec mémorisation de 3 impulsions précédentes ; et 3 = déformation avec mémorisation de 7 impulsions précédentes. Le fait d'écrire les bits désignés sélectionne la fonction désignée.
Les limites imposées à la configuration du dispositif de mise en forme venant d'être décrit, sont rassemblées dans le tableau suivant.
Points par Fréquence Impulsions diff. Horloge Retard impulsion d'impulsion max. échantillon/ho (impulsions)
max. rloge impulsion
16 75 MHZ 64K 16 2
14 85,7 MHZ 64K 14 2
12 100 MHZ 64K 12 2
10 120 MHZ 64K 10 2
8 150 MHZ 256 8 4
7 171,4 MHZ 256 7 4
6 200 MHZ 256 6 4
5 240 MHZ 256 5 4
4 300 MHZ 16 4 8
3 400 MHZ 16 3 8
Le nombre de points par impulsion affectera le nombre maximum d'impulsions disponibles conformément au tableau cidessus.
max. rloge impulsion
16 75 MHZ 64K 16 2
14 85,7 MHZ 64K 14 2
12 100 MHZ 64K 12 2
10 120 MHZ 64K 10 2
8 150 MHZ 256 8 4
7 171,4 MHZ 256 7 4
6 200 MHZ 256 6 4
5 240 MHZ 256 5 4
4 300 MHZ 16 4 8
3 400 MHZ 16 3 8
Le nombre de points par impulsion affectera le nombre maximum d'impulsions disponibles conformément au tableau cidessus.
La fréquence d'impulsion maximale indiquée ci-dessus ne traduit qu'un débit maximum de 1,2 Geps du CNA à haut débit; cependant, elle peut être limitée par d'autres aspects de l'appareil de test, comme par exemple la vitesse du module ASSM (c'est-à-dire la fréquence maximale du signal d'horloge d'impulsion).
D'une manière générale, le procédé de fourniture à haut débit d'impulsions de longueur programmable comprend:
- la réception d'une impulsion de longueur L,
- la réception d'une séquence d'adresses d'impulsions,
- la sélection d'un bloc adressable de S échantillons d'impulsions dans une mémoire d'échantillons d'impulsions en fonction d'une adresse élaborée à partir de N adresses d'impulsions consécutives dans la séquence, où N ne dépasse pas S/L, et
- le transfert de NxL échantillons d'impulsions du bloc vers un convertisseur numérique-analogique à haut débit.
- la réception d'une impulsion de longueur L,
- la réception d'une séquence d'adresses d'impulsions,
- la sélection d'un bloc adressable de S échantillons d'impulsions dans une mémoire d'échantillons d'impulsions en fonction d'une adresse élaborée à partir de N adresses d'impulsions consécutives dans la séquence, où N ne dépasse pas S/L, et
- le transfert de NxL échantillons d'impulsions du bloc vers un convertisseur numérique-analogique à haut débit.
En particulier, la longueur L d'impulsion est choisie dans le groupe constitué de 3, 4, 5, 6, 7, 8, 10, 12, 14 et 16 échantillons par impulsion et la taille de bloc S est de 16 échantillons.
De même, le rapport S : L est exactement de 1, 2, ou 4 et et égal à N.
Si l'on se réfère de nouveau à la figure 4, plus de 16 échantillons par impulsion peuvent être obtenus en programmant les formes stockées dans les modules 40 de mémoire partielle et en faisant en sorte que le module ASSM fournisse deux fois chaque adresse d'impulsion dans la séquence d'adresses d'impulsions. En particulier, il est possible d'avoir 64K impulsions différentes ayant des longueurs de 20, 24, 28 ou 32 échantillons en stockant la moitié d'une forme d'onde dans la mémoire A 402 et la moitié d'une forme d'onde dans la mémoire
B 404. Les rapports entre l'horloge locale et l'horloge d'impulsion seront respectivement de 10, 12, 14 ou 16. Lorsqu'une adresse particulière est émise en premier lieu, elle est fournie à l'une des mémoires, par exemple la mémoire A. Lorsqu'elle est de nouveau fournie, elle est appliquée à la mémoire B. Normalement, la mémoire A et la mémoire B peuvent être programmées avec les mêmes données d'échantillons pour chaque adresse d'impulsion. Cependant, lorsque les mémoires sont programmées avec des échantillons différents de la moitié d'une forme d'onde, on peut obtenir des impulsions plus longues.
B 404. Les rapports entre l'horloge locale et l'horloge d'impulsion seront respectivement de 10, 12, 14 ou 16. Lorsqu'une adresse particulière est émise en premier lieu, elle est fournie à l'une des mémoires, par exemple la mémoire A. Lorsqu'elle est de nouveau fournie, elle est appliquée à la mémoire B. Normalement, la mémoire A et la mémoire B peuvent être programmées avec les mêmes données d'échantillons pour chaque adresse d'impulsion. Cependant, lorsque les mémoires sont programmées avec des échantillons différents de la moitié d'une forme d'onde, on peut obtenir des impulsions plus longues.
De même, en programmant le module ASSM de façon qu'il fournisse chaque impulsion deux fois, de l'adresse 0 à une adresse atteignant l'adresse maximale pouvant être reconnue par les mémoires de stockage d'impulsions A 402 et B 404, un groupement quelconque d'échantillons ayant une longueur qui n'est limitée que par la capacité de la mémoire peut être facilement produit.
Si l'on se réfère de nouveau à la figure 6, le registre 608
PSCONTROL contient le mode d'arrêt, d'attente, ou de fonctionnement.
PSCONTROL contient le mode d'arrêt, d'attente, ou de fonctionnement.
L'écriture de ses bits d'état modifie le mode. D'autres bits du registre sont utilisés pour indiquer des états d'erreur. L'état d'arrêt est utilisé pour programmer les mémoires de stockage d'impulsions et initialiser les registres. Aucune impulsion n'est émise dans cet état et le signal
ASSM est ignoré. Dans l'état d'attente, les mémoires de stockage d'impulsions ont été programmées et le dispositif de mise en forme d'impulsion attend le verrouillage de la boucle à verrouillage de phase sur le signal d'horloge d'impulsion (environ 100 ,us). Dans l'état de fonctionnement, le dispositif de mise en forme d'impulsion reçoit du module ASSM un signal d'horloge d'impulsion (ligne 302) et des données (ligne 304, figure 3), la boucle à verrouillage de phase est verrouillée, et le dispositif de mise en forme d'impulsion exécute des ordres provenant du module ASSM afm qu'il fournisse des impulsions.
ASSM est ignoré. Dans l'état d'attente, les mémoires de stockage d'impulsions ont été programmées et le dispositif de mise en forme d'impulsion attend le verrouillage de la boucle à verrouillage de phase sur le signal d'horloge d'impulsion (environ 100 ,us). Dans l'état de fonctionnement, le dispositif de mise en forme d'impulsion reçoit du module ASSM un signal d'horloge d'impulsion (ligne 302) et des données (ligne 304, figure 3), la boucle à verrouillage de phase est verrouillée, et le dispositif de mise en forme d'impulsion exécute des ordres provenant du module ASSM afm qu'il fournisse des impulsions.
Pour permettre l'utilisation du dispositif de mise en forme d'impulsion dans des applications nécessitant des tensions crête-crête différentes tout en conservant 8 bits de résolution, la gamme de tensions de sortie peut être programmée en initialisant un registre (non représenté) dans l'interface 60 IVT. Cela agit sur un CNA auxiliaire commandant la tension de référence du ONA principal. Un autre CNA permet d'effectuer un étalonnage pour l'ajustement fin.
Pour permettre l'utilisation du dispositif de mise en forme d'impulsion dans des applications nécessitant des tensions de décalage différentes, la gamme de tensions de décalage de sortie peut être programmée en initialisant un registre (non représenté) dans l'interface 60 IVT. Celui-ci agit sur un CNA auxiliaire commandant le courant passant dans un noeud de sommation. Un autre CNA permet d'effectuer un étalonnage pour l'ajustement fin.
Claims (19)
1. Procédé de simulation du filtrage d'une impulsion courante dans une série d'impulsions, caractérisé en ce qu'il comprend les opérations suivantes
- réception d'une série de n+l adresses d'impulsions consécutives, comprenant une adresse d'impulsion pour l'impulsion courante en tant que la dernière de la série de n71 adresses, chaque adresse d'impulsion étant dans une gamme de m valeurs;
- stockage des n adresses d'impulsions avant l'adresse d'impulsion courante;
- élaboration d'une adresse composite à partir de l'adresse d'impulsion courante et des n impulsions d'adresses précédentes et l'application de l'adresse composite pour la lecture d'une forme d'impulsion dans une mémoire contenant au moins m formes d'impulsions.
2. Procédé selon la revendication 1, caractérisé en ce que:
- n est choisi dans le groupe constitué de 1, 3 et 7; et - mn+1 est égal à 216.
3. Procédé selon la revendication 1, caractérisé en ce que la mémoire de formes d'impulsions fournit 10 points échantillons ou plus par impulsion.
4. Procédé selon la revendication 1, caractérisé en ce que la mémoire de formes d'impulsions fournit 8 bits de résolution ou plus par point échantillon.
5. Appareil produisant des points échantillons définissant une impulsion, caractérisé en ce qu'il comprend:
- des bornes d'adresses acheminant des adresses d'impulsions, chaque adresse d'impulsion étant dans la gamme de m valeurs;
- une mémoire d'impulsions reliée aux bornes d'adresses et stockant les n adresses d'impulsions les plus récentes apparaissant sur les bornes d'adresses avant une adresse d'impulsion courante ; et
- une mémoire de formes d'impulsions ayant des
n+1 emplacements de mémoire permettant de stocker au moins mon+ 1 formes d'impulsions et reliée à la mémoire d'impulsions pour recevoir une adresse composite d'entrée formée des n impulsions les plus récentes et de l'adresse d'impulsion courante.
6. Appareil selon la revendication 5, caractérisé en ce qu'il comprend en outre des bornes de mode d'adressage acheminant un signal de mode d'adressage, les bornes de mode d'adressage étant reliées à la mémoire d'impulsions et à la réponse de la mémoire d'impulsions au signal de mode d'adressage pour déterminer le nombre n d'adresses d'impulsions à stocker.
7. Appareil selon la revendication 5, caractérisé en ce que:
- n est sélectionné dans le groupe constitué de 1, 3 et 7 et
- mn+l est égal à 216.
8. Appareil selon la revendication 5, caractérisé en ce que la mémoire constituée d'emplacements de mémoire de formes d'impulsions stocke 10 points échantillons ou plus par forme d'impulsion.
9. Appareil selon la revendication 5, caractérisé en ce que les emplacements de mémoire de la mémoire de formes d'impulsions stockent 8 bits de résolution ou plus par point échantillon d'une forme d'impulsion.
10. Appareil selon la revendication 5, caractérisé en ce qu'il comprend:
- un champ de mémoire programmable pour stocker une longueur d'impulsion;
- une ligne d'horloge d'impulsion acheminant un signal d'horloge d'impulsion ayant une fréquence d'impulsion;
- un multiplieur de fréquence connecté pour recevoir le signal d'horloge d'impulsion et la longueur d'impulsion stockés dans le champ de mémoire programmable et produisant un signal d'horloge d'impulsion ayant une fréquence égale à la longueur d'impulsion fois la fréquence d'horloge d'impulsion;
- une mémoire d'impulsions contenant les échantillons d'une impulsion;
- un convertisseur numérique-analogique relié à la mémoire d'impulsions et produisant des impulsions analogiques à partir d'échantillons reçus de la mémoire d'impulsions ; et
- un chemin de signal acheminant le signal d'horloge d'échantillon pour régler la fréquence d'échantillonnage d'un convertisseur numérique-analogique et pour cadencer la fourniture d'échantillons de la mémoire d'impulsions au convertisseur numérique-analogique
11. Appareil selon la revendication 10, caractérisé en ce que le convertisseur numérique-analogique a une fréquence d'échantillonnage d'au moins 1 Geps (Giga-échantillons par seconde) et une résolution d'au moins 8 bits.
12. Appareil selon la revendication 10, caractérisé en ce que la longueur d'impulsion est choisie dans le groupe constitué de 3, 4, 5, 6, 7, 8, 10, 12, 14 et 16 échantillons par impulsion.
13. Appareil selon la revendication 10 caractérisé en ce que la fréquence d'impulsion est dans le groupe constitué de 75, 85,7, 100, 120, 150, 171,4, 200, 240, 300 et 400 MHz.
14. Appareil selon la revendication 10, caractérisé en ce qu'il comprend en outre:
- un ensemble de lignes d'entrée d'adresses d'impulsions acheminant des signaux d'adresses d'impulsions synchronisés sur le signal d'horloge d'impulsion ; et
- un circuit générateur d'adresse connecté aux lignes d'entrée d'adresses d'impulsions et à la mémoire d'impulsions et convertissant des adresses d'impulsions en adresses destinées à la mémoire de formes d'impulsions.
15. Procédé de fourniture à haut débit d'impulsions de longueur programmable destiné à être mis en oeuvre par l'appareil selon la revendication 10, caractérisé en ce qu'il comprend:
- la réception d'une impulsion de longueur L;
- la réception d'une séquence d'adresses d'impulsions;
- la sélection d'un bloc adressable de S échantillons d'impulsions dans une mémoire d'échantillons d'impulsions en fonction d'une adresse élaborée à partir de N adresses d'impulsions consécutives dans la séquence, où N ne dépasse pas S/L; et
- le transfert de N x L échantillons d'impulsions du bloc vers un convertisseur numérique-analogique à haut débit.
16. Procédé selon la revendication 15, caractérisé en ce que le débit de transfert est d'au moins un Geps.
17. Procédé selon la revendication 15, caractérisé en ce que la longueur L d'impulsion est choisie dans le groupe constitué de 3, 4, 5, 6, 7, 8, 10, 12, 14 et 16 échantillons par impulsion et la taille de bloc S est de 16 échantillons.
18. Procédé selon la revendication 15, caractérisé en ce que le rapport S:L est exactement de 1, 2, ou 4 et est égal à N.
19. Procédé selon la revendication 15, caractérisé en ce qu'il comprend en outre le stockage de N échantillons de longueur d'impulsion L à des positions d'échantillons consécutives dans un bloc adressable de la mémoire d'échantillons d'impulsions avant de recevoir la séquence d'adresses d'impulsions.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/734,994 US5918198A (en) | 1996-10-22 | 1996-10-22 | Generating pulses in analog channel of ATE tester |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2754904A1 true FR2754904A1 (fr) | 1998-04-24 |
| FR2754904B1 FR2754904B1 (fr) | 1999-02-12 |
Family
ID=24953907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9712233A Expired - Fee Related FR2754904B1 (fr) | 1996-10-22 | 1997-10-01 | Production d'impulsions dans le canal analogique d'un appareil de test automatique |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5918198A (fr) |
| JP (1) | JPH10170610A (fr) |
| KR (1) | KR100492231B1 (fr) |
| FR (1) | FR2754904B1 (fr) |
| TW (1) | TW338797B (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7092837B1 (en) | 1998-10-30 | 2006-08-15 | Ltx Corporation | Single platform electronic tester |
| US6449741B1 (en) | 1998-10-30 | 2002-09-10 | Ltx Corporation | Single platform electronic tester |
| US6512989B1 (en) * | 1999-03-26 | 2003-01-28 | Ltx Corporation | Generating and controlling analog and digital signals on a mixed signal test system |
| US6504395B1 (en) * | 2001-08-30 | 2003-01-07 | Teradyne, Inc. | Method and apparatus for calibration and validation of high performance DUT power supplies |
| US20040145507A1 (en) * | 2003-01-29 | 2004-07-29 | Geraghty Donal P. | Integrated circuit signal generator and a method for generating an analog output signal representative of a waveform |
| US7493434B1 (en) * | 2005-05-25 | 2009-02-17 | Dafca, Inc. | Determining the value of internal signals in a malfunctioning integrated circuit |
| US8098178B2 (en) * | 2008-05-09 | 2012-01-17 | Mediatek Inc. | Chip and system utilizing the same |
| CN111272252A (zh) * | 2020-03-09 | 2020-06-12 | 苏州长光华医生物医学工程有限公司 | 一种用于底物液液量探测的自动校准方法、系统和装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5140613A (en) * | 1990-05-25 | 1992-08-18 | Hewlett-Packard Company | Baseband modulation system with improved ROM-based digital filter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5065370A (en) * | 1990-11-28 | 1991-11-12 | The United States Of America As Represented By The Secretary Of The Navy | Programmable pulse shaper for sonobouy apparatus |
| US5230008A (en) * | 1991-01-18 | 1993-07-20 | Motorola, Inc. | Multi-amplitude sample generating apparatus and method |
| US5309514A (en) * | 1992-06-01 | 1994-05-03 | Scientific-Atlanta, Inc. | Pulse generator including a memory for storing pulses for modulation on a carrier of a television signal |
| US5644311A (en) * | 1995-07-07 | 1997-07-01 | Novatel Communications, Ltd. | Pulse width modulation pulse shaper |
| US5646521A (en) * | 1995-08-01 | 1997-07-08 | Schlumberger Technologies, Inc. | Analog channel for mixed-signal-VLSI tester |
-
1996
- 1996-10-22 US US08/734,994 patent/US5918198A/en not_active Expired - Lifetime
-
1997
- 1997-07-16 TW TW086110103A patent/TW338797B/zh not_active IP Right Cessation
- 1997-08-25 KR KR1019970040545A patent/KR100492231B1/ko not_active IP Right Cessation
- 1997-10-01 FR FR9712233A patent/FR2754904B1/fr not_active Expired - Fee Related
- 1997-10-22 JP JP9289374A patent/JPH10170610A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5140613A (en) * | 1990-05-25 | 1992-08-18 | Hewlett-Packard Company | Baseband modulation system with improved ROM-based digital filter |
Non-Patent Citations (1)
| Title |
|---|
| R. HASSUN AND ALBERT W. KOVALICK: "An Arbitrary Waveform Synthesizer for DC to 50Mhz", HEWLETT-PACKARD JOURNAL, vol. 39, no. 2, April 1988 (1988-04-01), PALO ALTO, CALIF., USA, pages 69 - 77, XP002061172 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US5918198A (en) | 1999-06-29 |
| KR100492231B1 (ko) | 2005-08-25 |
| JPH10170610A (ja) | 1998-06-26 |
| FR2754904B1 (fr) | 1999-02-12 |
| TW338797B (en) | 1998-08-21 |
| KR19980032311A (ko) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1307755B1 (fr) | Capture et evaluation de flux de donnees a grande vitesse | |
| EP0104293B1 (fr) | Dispositif pour le chargement et la lecture de différentes chaînes de bascules dans un système de traitement de données | |
| FR2737575A1 (fr) | Voies analogiques pour testeur de vlsi a signaux melanges | |
| EP0151653A1 (fr) | Dispositif de sérialisation/désérialisation de configuration de bits de longueur variable | |
| JPH0643214A (ja) | ディジタルシステムをテストするための方法及び装置 | |
| EP0578540B1 (fr) | Procédé pour tester le fonctionnement d'un circuit intégré spécialisé, et circuit intégré spécialisé s'y rapportant | |
| EP1348134B1 (fr) | Test aleatoire et pondere de motifs au moyen de ponderations preenregistrees | |
| US7003697B2 (en) | Apparatus having pattern scrambler for testing a semiconductor device and method for operating same | |
| FR2754904A1 (fr) | Production d'impulsions dans le canal analogique d'un appareil de test automatique | |
| EP0823089B1 (fr) | Procede et equipement de test automatique en parallele de composants electroniques | |
| FR2526957A1 (fr) | Memoire pour systeme de test | |
| US4864570A (en) | Processing pulse control circuit for use in device performing signature analysis of digital circuits | |
| EP0065445A1 (fr) | Procédé et dispositif de sélection de circuits intégrés à haute fiabilité | |
| EP0112951B1 (fr) | Procédé et dispositif de transmission de bits d'information entre microplaquettes | |
| FR2548382A1 (fr) | Dispositif de test de circuit numerique | |
| FR2808333A1 (fr) | Procede et appareil de calibrage pour corriger des erreurs de synchronisation de largeur d'impulsion lors de tests de circuits integres | |
| EP0823088B1 (fr) | Procede et equipement de test automatique en parallele de composants electroniques | |
| EP0820613B1 (fr) | Procede et equipement de test automatique en parallele de composants electroniques | |
| FR2538912A1 (fr) | Equipement de test automatique | |
| JP2001195894A (ja) | 外付け半導体メモリ試験装置 | |
| FR2671213A1 (fr) | Installation, embarquee sur un satellite, de collectage numerique de donnees. | |
| FR2718244A1 (fr) | Procédé et dispositif pour la détection de pannes sur des cartes électroniques. | |
| FR2852466A1 (fr) | Procede et dispositif d'interfacage serie-parallele ou parallele-serie | |
| JPH05134005A (ja) | 半導体テスタのスキヤン回路 | |
| JPH05297066A (ja) | Ｌｓｉテスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |