FR2737575A1 - Voies analogiques pour testeur de vlsi a signaux melanges - Google Patents

Abstract

Un appareil pour tester un dispositif en cours de test (DUT) à circuits intégrés à signaux mélangés est proposé. Plusieurs voies analogiques ont chacune un processeur de signaux numériques (DSP) source, un séquenceur de sources numériques, un appareillage de sources numériques, un appareillage de sources analogiques un appareillage de mesures analogiques, un appareillage de mesures numériques, un multiplexeur des broches numériques, un séquenceur de mesures numériques, une mémoire de saisie à plusieurs banques adressable par DSP, un processeur des signaux numériques de saisie, et un passage de contre-réaction entre le DSP source et le DSP de saisie. Chaque voie analogique peut être agencée en une boucle à contre-réaction passant par son appareillage analogique et/ou par son appareillage numérique en utilisant le passage de contre-réaction entre-DSP. La réponse du DUT sert à définir les paramètres du cycle de test ultérieur, et un signal correspondant à ces paramètres est généré et appliqué au DUT, accélérant la procédure de test.

Description

A

VOIES ANALOGIQUES POUR TESTEUR DE VLSI (*)A SIGNAUX MELANGES

La présente invention concerne des procédés et des appareils pour tester les dispositifs VLSI (à très grande

échelle d'intégration) à signaux mélangés.

Des dispositifs de circuit intégré numérique (CI) sont typiquement testés en appliquant sur les broches du dispositif une configuration de signaux binaires de stimulus selon des relations déterminées d'avance des configurations et de synchronisation. Le système de test numérique examine les signaux numériques résultant à la sortie du dispositif et les compare à une table de vérité déterminée d'avance. Il en résulte une décision correcte ou incorrecte, selon que les bits (les 1 et les 0) sur les broches de sortie du dispositif correspondent aux bits de la table de vérité pendant chaque intervalle de temps. Les systèmes de test de tels dispositifs sont flexibles et programmables pour s'adapter aux spécifications du type de dispositif à tester. Un exemple de système de test numérique programmable à grande vitesse est le système ITS 9000FX commercialisé par Schlumberger Technologies, San

José, Californie.

D'autres dispositifs à tester ne sont pas purement numériques. Ces dispositifs, appelés dispositifs "à signaux mélangés", peuvent avoir à la fois des caractéristiques de signaux numériques et des caractéristiques de signaux analogiques. Souvent les dispositifs à signaux mélangés sont principalement (*) Circuit intégré à très grande échelle d'intégration numériques, mais ne peuvent pas être testés comme le sont des dispositifs purement numériques. Les dispositifs à signaux mélangés peuvent avoir des broches qui nécessitent une ou plusieurs entrées de signaux analogiques (par exemple, des convertisseurs analogiques- numériques (CAN)) ou une ou plusieurs sorties de signaux analogiques (par exemple, des convertisseurs numériques-analogiques (CNA)) en plus des entrées ou sorties de signaux numériques. Les dispositifs à signaux mélangés peuvent avoir des broches qui reçoivent ou délivrent des représentations numériques de signaux analogiques (par exemple, des dispositifs codeurs-décodeurs codec)). Les représentations numériques des signaux analogiques diffèrent des signaux numériques par le fait que les informations codées sous forme numérique représentent des valeurs analogiques. Il ne suffit pas de comparer les bits de sortie du signal codé à une table de vérité déterminée d'avance dans un créneau de temps, parce que c'est l'information codée par des 1 et des 0 qui doit être évaluée pour déterminer si le dispositif fonctionne comme il le devrait. Le signal codé peut avoir la forme de données en série sur une broche ou de données en parallèle sur plusieurs broches, et peut être codé en appliquant un quelconque parmi plusieurs schémas. En plus des tests des caractéristiques en courant continu du dispositif, le testeur doit reconnaître comme acceptables un nombre quelconque de combinaisons différentes de bits qui représentent essentiellement la

même valeur analogique dans une certaine bande d'erreur.

Pour analyser la sortie du dispositif à tester (DUT), le traitement des signaux numériques sert à extraire des paramètres quantitatifs de performance des sorties de

signaux analogiques et numériques.

Les tests des dispositifs à signaux mélangés demandent beaucoup de temps. Un cycle individuel de tests peut comprendre l'application d'un jeu de stimulus b d'entrée au dispositif et la mesure de la réponse du dispositif. Par exemple, une tension analogique est appliquée à un CAN et la sortie numérique résultante est détectée. Le cycle de test est répété pour plusieurs jeux différents de stimulus afin d'évaluer les performances du dispositif dans différentes conditions. Par exemple, des tensions analogiques sont appliquées à un CAN dans sa

gamme de fonctionnement envisagée. Si le rapport signal-

sur-bruit de la mesure est faible, plusieurs cycles de test devront être exécutés pour chaque jeu de stimulus d'entrée et une moyenne des résultats sera calculée. La répétitivité des performances du dispositif sera peut être à tester également, ce qui nécessite encore davantage de

cycles de test.

Les stimulus à appliquer au DUT dépendent souvent de la réponse du dispositif à des stimulus appliqués au cours d'un cycle de test précédent. Un post-traitement doit donc être appliqué rapidement si la durée totale des tests doit

être maintenue dans des limites raisonnables.

On connaît déjà des systèmes de test conventionnels à signaux mélangés dans lesquels un seul ordinateur central commande la procédure globale de test et exécute également le traitement des signaux numériques pour plusieurs voies analogiques. Des données provenant de multiples sources sont traitées en synchronisme avec un programme principal de test. Dans certains systèmes de test l'ordinateur central est renforcé par un processeur de réseau ou un processeur de signaux numériques. Même si un traitement par transformé rapide de Fourier (FFT) est effectué sur chaque voie analogique, des systèmes de test dans lesquels les moyens de calcul sont partagés par les voies présentent évidemment des inconvénients. Premièrement, une quantité importante d'informations doit passer par chaque voie analogique qui applique des signaux au DUT ou en reçoit. Les signaux provenant du DUT sont numérisés et saisis en mémoire sur la voie. Cette grande quantité de données doit être transférée par un bus au processeur partagé avant que le post-traitement puisse commencer. Ce délai de transfert des données peut devenir important lorsqu'il est multiplié par le nombres des voies et par le

nombre des cycles de test à exécuter sur le DUT.

Deuxièmement, le transfert des données sur un bus commun vers le processeur partagé doit être effectué séquentiellement voie- par-voie. Les données subissent ensuite un post-traitement dans le processeur partagé

et/ou dans le processeur de réseau séquentiellement voie-

par-voie. Le transfert et le traitement séquentiels imposent de même un délai d'exécution. La vitesse des

tests est limitée par l'architecture du système de test.

En plus, les systèmes de la technique antérieure n'ont qu'un seul programme "installé" -- le programme principal. C'est-à-dire que le programme principal effectue la saisie et puis le post-traitement des données par l'intermédiaire du processeur partagé. Les processeurs branchés sur un processeur de réseau partagé ou sur un DSP (processeur de signaux numériques) ne sont pas exécutés en parallèle avec le programme principal. Par conséquent le processeur du DSP n'est pas utilisé de manière optimale dans les systèmes de la technique antérieure puisque le système ne permet pas une commande véritablement

asynchrone du processeur du DSP.

Des dispositifs à signaux mélangés qui traitent à la fois des signaux analogiques et des signaux numériques ont des fonctions, des performances et des vitesses plus importantes que jamais. Ces dispositifs doivent être testés comme un système, dans leurs conditions de fonctionnement, avec des tests combinés des circuits numériques et des circuits analogiques y compris un contrôle des caractéristiques en courant continu. Pour tester un dispositif à signaux mélangés en tant que système, la génération et la mesure des signaux analogiques et numériques, appliqués au dispositif et délivrés par la dispositif nécessitent une synchronisation flexible. Les testeurs disponibles ne conviennent pas pour assurer une commande synchrone et asynchrone des dispositifs à signaux mélangés. Il faudrait disposer de systèmes de test plus rapides et plus flexibles pour des

dispositifs à signaux mélangés.

Selon des formes de réalisation préférées de l'invention, une architecture du système de test et un procédé sont proposés pour réduire au minimum le transfert des données, proposer un post-traitement des données en parallèle sur la voie analogique, et permettre une

synchronisation flexible.

Plusieurs canaux analogiques sont prévus, dont chacun comprend un processeur des signaux numériques sources, un séquenceur des sources de données, un appareillage de mesures analogiques, un appareillage de mesures numériques, un multiplexeur des broches numériques, un séquenceur de mesures numériques, une mémoire de saisie à banques multiples adressable par DSP, un processeur des

signaux numériques de saisie, et un passage de contre-

réaction entre DSP pour assurer les communications entre le DSP source et le DSP de saisie. Chaque voie analogique peut être organisée en une boucle de contre-réaction complète passant soit par ses circuits analogiques soit par ses circuits numériques, soit par une combinaison des deux, en utilisant le passage de contre-réaction entre DSP. La réponse du DUT est traitée sur la voie, le résultat du traitement sert à définir des paramètres pour le cycle de test suivant, et un signal correspondant à ces paramètres est généré et appliqué au DUT. L'aptitude à réinjecter le résultat d'un cycle de test de cette manière sur la voie analogique afin de définir le cycle de test suivant accélère la procédure de test. Le DSP source peut synthétiser des signaux en temps réel et les appliquer au DUT par l'intermédiaire des appareillages des sources analogiques ou numériques. Le DSP source peut synthétiser des adresses dans la mémoire du séquenceur sources (pointeurs sur des données de formes de signaux rangées dans la mémoire qui représentent des formes de signaux ou des segments de forme de signaux) en temps réel et appliquer ces signaux au DUT par l'intermédiaire de

l'appareillage des sources analogiques ou numériques.

La réponse du DUT est enregistrée dans la mémoire de saisie de la voie que le DSP de saisie peut adresser directement sans avoir à faire passer la réponse par des mémoires tampons provisoires. Le fait de supprimer le transfert des données avant leur traitement accélère encore la procédure de test. Une mémoire de saisie à banques multiples sous la commande du DSP de saisie permet d'enregistrer des données représentant la réponse du DUT dans une banque tandis que des données enregistrées précédemment dans une autre banque sont traitées. En entrelaçant la saisie des données et le traitement des données de cette manière, il est possible d'effectuer simultanément la saisie de données et le traitement de

données, ce qui accélère encore la procédure de test.

Grâce à un DSP source et à un DSP de saisie pour chaque voie analogique, une technique d'installation est appliquée au cours de laquelle chacune parmi un certain nombre de routines de procédure exécute une procédure indépendamment des autres routines installées, pour optimiser l'utilisation des ressources. La routine principale de la procédure de tests ne subit pas de contrainte due à la nécessité de communications fréquentes avec les DSP et peut effectuer différentes autres tâches (calcul, gestion des mémoires tampons, tests numériques n'impliquant pas le matériel des voies analogiques, etc.) après la génération de différentes procédures à exécuter sur les DSP des voies analogiques. Puisque chaque voie analogique du système de test est autonome (c'est-à-dire que les voies analogiques ne partagent pas les ressources de traitement), plusieurs mesures à signaux mélangés peuvent être exécutées en parallèle sans nuire à la durée des tests. Les voies peuvent être programmées de manière singulière ou par jeux afin de favoriser des durées de test rapides pour des tests en parallèle. Des horloges analogiques produisent des signaux d'horloge de grande précision, de grande résolution, à faible instabilité qui sont verrouillés en phase avec une horloge maître du système (et donc avec le sous-système numérique) pour

faciliter les techniques DSP.

Les procédures sont indépendantes mais peuvent partager des données si cela est nécessaire. Un gestionnaire de procédure suit les différentes routines en cours d'exécution. La synchronisation des procédures est obtenue de manière efficace, en un instant déterminé du temps, auquel la prise de décision ou des dépendances interviennent. Cette approche assure une utilisation

optimale des DSP pour la saisie des données et leur post-

traitement. Il n'y a aucun temps d'attente nécessaire pour le mouvement des données saisies entre la mémoire de saisie et le DSP de saisie. Puisque le DSP de saisie peut accéder directement à la mémoire de saisie, les données saisies n'ont pas à être transférées de la mémoire de saisie à une mémoire distincte de DSP (ou de processeur de

réseau) avant que le traitement puisse commencer.

Les caractéristiques ci-dessus ainsi que d'autres caractéristiques de l'invention sont décrites avec davantage de détails ci- dessous en référence aux dessins annexés dans lesquels: la figure 1 représente certaines des fonctionnalités d'un testeur à signaux mélangés selon l'invention; la figure 2 représente une architecture générale d'un système de test à signaux mélangés selon l'invention; la figure 3 représente un schéma de principe de haut niveau des voies des signaux d'un système de test à signaux mélangés selon une forme de réalisation préférée de l'invention; la figure 4 est un schéma de principe plus détaillé des passages des signaux du système de test de la figure 3; la figure 5 représente l'architecture à haut niveau des ressources du DSP de la figure 4; les figures 6 et 7 représentent la voie analogique de la figure 4 sous forme d'un schéma de principe fonctionnel; la figure 8 est un schéma de principe représentant l'architecture générale d'un système de test à signaux mélangés selon l'invention; la figure 9 est un organigramme d'un programme d'ordonnancement exécuté dans le processeur du testeur pour commander le fonctionnement à haut niveau d'un système de test selon l'invention; la figure 10 est une représentation fonctionnelle de l'interface utilisateur pour configurer un système de test selon l'invention; la figure 11 est une représentation d'une autre interface utilisateur pour configurer un système de test selon l'invention; la figure 12 représente un menu hiérarchique des fonctions exécutables par un DSP d'un système de test selon l'invention; la figure 13 est une représentation d'une interface utilisateur comprenant des blocs sollicitant l'entrée de paramètres pour préparer une voie analogique à une mesure très précise des formes de signaux selon l'invention; la figure 14 est une représentation d'une interface utilisateur comprenant des blocs sollicitant l'entrée de paramètres pour préparer une voie analogique à créer des formes de signaux sources très précises selon l'invention; les figures 15-20 montrent des représentations graphiques illustrant des caractéristiques d'outils logiciels utiles pour commander un testeur selon l'invention; la figure 21 représente un ordinogramme de la chronologie du fonctionnement d'un testeur à signaux mélangés selon l'invention; la figure 22 représente des séquences fonctionnelles d'un test à signaux mélangés selon l'invention; la figure 23 représente un diagramme d'état intermédiaire de "chargement" pour configurer des éléments analogiques d'un testeur à signaux mélangés selon l'invention; la figure 24 représente un diagramme d'état intermédiaire "d'installation" pour initialiser les éléments matériels d'un testeur à signaux mélangés selon l'invention; la figure 25 représente un diagramme d'état intermédiaire "d'initialisation" pour initialiser des éléments analogiques d'un testeur à signaux mélangés selon l'invention; la figure 26 représente un premier diagramme d'état intermédiaire "exécuté" (d'exécution) des éléments analogiques au cours de l'exécution d'un test dans un testeur à signaux mélangés selon l'invention; la figure 27 représente un second diagramme d'état intermédiaire "exécuté" des éléments analogiques au cours de l'exécution d'un test dans un testeur à signaux mélangés selon l'invention; la figure 28 représente un troisième diagramme d'état intermédiaire "exécuté" des éléments analogiques au cours de l'exécution d'un test dans un testeur à signaux mélangés selon l'invention; la figure 29 représente un quatrième diagramme d'état intermédiaire "exécuté" des éléments analogiques au cours de l'exécution d'un test dans un testeur à signaux mélangés selon l'invention; la figure 30 représente les principaux signaux fonctionnels d'un test de rapport signal-sur-bruit d'un codec d'émission/réception selon l'invention; la figure 31 représente les principaux signaux fonctionnels d'un test de taux d'erreur binaire d'un modem selon l'invention; et la figure 32 représente les principaux signaux fonctionnels d'un test de précision de la transition sur le bord du code d'une boucle d'asservissement A/N selon l'invention. La figure 1 illustre certaines des fonctionnalités d'un testeur à signaux mélangés selon l'invention. Un DUT à signaux mélangés peut avoir une entrée analogique 105 à laquelle un signal analogique de stimulus de format spécifié doit être appliqué par exemple un signal sinusoidal 110. Le signal de stimulus analogique est représenté sous forme de données numériques qui sont appliquées par un séquenceur de données 115 et transformées sous forme analogique par un CNA 120. Le signal analogique est ensuite appliqué à l'entrée 105 à travers un filtre 125. Un DUT 100 à signaux mélangés peut avoir une entrée numérique 130 à laquelle des informations analogiques codées sous forme de données numériques de format spécifié doivent être appliquées. Les données numériques sont appliquées par un séquenceur de données à un formateur 140 qui applique le signal formaté à

l'entrée numérique 130.

Un DUT à signaux mélangés peut avoir une sortie analogique 145 qui délivre un signal analogique 150 devant être analysé par le système de test. Le signal traverse un filtre 155 avant d'arriver à un CAN 160. Le signal numérisé résultant est mémorisé dans une mémoire de saisie accessible à un DSP 170. Un DUT à signaux mélangés peut avoir une sortie numérique 175 qui délivre un signal numérique représentant des informations analogiques. Le signal numérique est transmis à un formateur 180 qui décode le signal numérique et mémorise les informations décodées résultantes dans une mémoire de saisie 185. Les données contenues dans la mémoire de saisie 185 sont accessibles à un DSP 190. Le DSP 170 et le DSP 190 sont programmables pour exécuter une analyse des signaux reçus du DUT en fonction du temps et en fonction de la fréquence. La figure 2 représente une vue générale de l'architecture d'un système de test à signaux mélangés selon l'invention. Un poste de travail 200 constitue une interface utilisateur pour la programmation au niveau supérieur et la commande du testeur, et communique avec un ordinateur 210 du testeur qui communique lui-même avec des processeurs DSP 220. Deux processeurs DSP sont prévus pour chaque voie analogique, comme décrit avec davantage de détails ci-dessous. Les processeurs DSP 220 commandent des séquenceurs analogiques 230, lesquels reçoivent, selon les besoins, des signaux d'horloge provenant de sources d'horloge analogiques 240. Les sources d'horloges analogiques 240 sont référencées par rapport à une horloge numérique maître 250. Des "groupements" de broches numériques 260 reçoivent une référence de synchronisation de l'horloge numérique maître 250. Les groupements de broches numériques 260 communiquent avec l'électronique des broches numériques 270. Des séquenceurs analogiques 230 communiquent avec l'électronique des broches analogiques 280. L'électronique des broches numériques 270 et l'électronique des broches analogiques 280 délivrent des signaux de stimulus aux broches du dispositif en cours

de test (DUT) 290 et en reçoivent des signaux réponses.

Les signaux analogiques et numériques sont coordonnés au moyen d'une synchronisation des séquenceurs analogiques 230, des générateurs 240 de signaux d'horloge de voies numériques, du générateur de signal d'horloge maître numérique 250 et des groupements des broches numériques 260. La figure 3 représente un schéma de principe à haut niveau des voies numériques 300 et des voies analogiques 305 d'un système de test à signaux mélangés selon une forme de réalisation préférée de l'invention. Le nombre des voies numériques 300 et des voies analogiques 305 est une question de choix de conception; une forme de réalisation préférée comprend 448 voies numériques et quatre voies analogiques. L'horloge maître gérable 250 délivre un signal d'horloge, par exemple, entre une fréquence de 306,5 MHz et de 312,5 MHz au groupement des broches numériques (contrôleur des broches numériques) de chaque voie numérique et au générateur d'horloge analogique de chaque voie analogique, par exemple, au contrôleur de broches numériques 310 de la voie numérique 1, au contrôleur 315 de la voie numérique 448, et aux

générateurs 240 de signaux d'horloge de voie analogique.

Les contrôleurs des broches numériques communiquent avec le DUT par les cartes de l'électronique des broches (PE) et par une carte de chargement 320 sur laquelle est monté le DUT, par exemple, les contrôleurs des broches numériques 310 et 315 communiquent avec le DUT 290 par l'intermédiaire des cartes PE 325 et 330. Les voies numériques fonctionnent de manière conventionnelle: chaque voie numérique est programmable de manière conventionnelle pour commander une broche du DUT selon une configuration prédéterminée et/ou pour détecter des signaux numériques sur une broche du DUT et les comparer

avec une configuration de réponse attendue.

Chaque voie analogique comprend un sous-ensemble numérique de signaux mélangés 335, un module 340 de processeur de signaux numériques (DSP) programmable, une

électronique 345 des broches analogiques (PE). Le sous-

ensemble numérique à signaux mélangés 335 comprend des générateurs de signaux d'horloge 240, un module séquenceur de sources analogiques 350 et un module séquenceur de mesures analogiques 355. La PE analogique 345 comprend une source de formes de signaux (WFS) 380, des filtres d'entrée (I/P) et de sortie (P/P) 385, et un circuit de

mesure de formes de signaux 390.

Des représentations numériques des configurations des signaux analogique à appliquer au DUT sont générées par le module séquenceur des sources analogiques sous la commande du module programmable DSP 340 en synchronisme avec des signaux d'horloge provenant des horloges 240. Ces représentations numériques sont appliquées à une source de formes de signaux 380, qui les convertit en signaux analogiques de stimulus. Les signaux analogiques de stimulus peuvent être transmis à travers des filtres 385 si cela est nécessaire, et sont appliqués au DUT 290 par

l'intermédiaire de la carte de chargement 320.

Des signaux analogiques de réponse du DUT 290 sont transmis par l'intermédiaire de la carte de chargement 320 au circuit de mesure de forme de signaux 390 pour numérisation. Les signaux analogiques de réponse peuvent être transmis à travers des filtres 385 si cela est nécessaire. Des représentations numériques des signaux analogiques de réponse sont transmises au module séquenceur de mesures analogiques 355 pour mémorisation et

pour post-traitement et analyse par le module DSP 340.

La figure 4 représente un schéma de principe plus détaillé des passages des signaux du système de test de la figure 3, sur laquelle des numéros de référence identiques désignent des composants identiques. Dans la forme de réalisation représentée, chaque vois analogique comprend des cartes électroniques de broches analogiques (PE) (source de formes de signaux 380, module de filtre 385, et circuit de mesure de formes de signaux 390), deux cartes de séquenceurs analogiques (séquenceur analogique de sources 350 et séquenceur analogique de mesures 355), et un seul module DSP 340. Chaque voie peut être optimisée pour une largeur de bande particulière des signaux analogiques et pour une résolution particulière. Les cartes analogiques PE sont de préférence installées dans une tête de test à faible bruit 400 avec les cartes

numériques PE.

Un module séquenceur de sources analogiques 350, et un module séquenceur de mesures analogiques 355 ainsi

qu'un module processeur DSP sont prévus pour chaque voie.

Ces modules sont de préférence installés dans un processeur central du système ou dans un panier analogique 402. Le module séquenceur des sources analogiques 350 comprend une mémoire 470 du type premier entré-premier sorti, un séquenceur 472, un synchroniseur 474, une mémoire de séquenceur 476 et un multiplexeur 478. Le module séquenceur de mesures analogiques 355 comprend un multiplexeur 480, un conditionneur de données 482, un formateur de données 484, et un synchroniseur 486. Le module séquenceur de sources analogiques 350 et le module séquenceur de mesures analogiques 355 sont synchronisés par des signaux d'horloge de fréquence sélectionnée provenant d'un générateur de signal d'horloge analogique 240 par voie lequel peut générer des signaux d'horloge, par exemple, dans une gamme comprise entre 125 MHz et 250 MHz. L'horloge qui peut être sélectionnée permet aux voies analogiques d'appliquer des signaux sources et de mesurer des signaux de sortie du DUT sur une fréquence désirée ou Pli 2737575 avec un débit binaire souhaité. Par exemple, on peut souhaiter tester un modem en communiquant avec le dispositif à une fréquence spécifiée par une norme

internationale ITU-TSS (anciennement CCITT).

Le module séquenceur de sources analogiques 350 assure la génération en temps réel de formes de signaux complexes qui sont appliquées au DUT par l'intermédiaire de la source de formes de signaux 380 et, en option, à travers un filtre 385. Le module séquenceur de sources analogiques 350 peut également délivrer des représentations numériques de signaux analogiques par l'intermédiaire d'une mémoire de sous-programmes et d'un multiplexeur 405 d'autres données (alternate-data) aux groupements des broches numériques 410. Les représentations numériques servent à commander des broches d'entrée du DUT 290 par l'intermédiaire de l'électronique 415 des broches numériques. Dans une forme de réalisation, 56 unités PE numériques 415 sont prévues dans le système et le programme de tests défini par l'utilisateur peut les sélectionner selon les besoins pour qu'elles soient

utilisées par les voies analogiques.

Les données arrivant des cartes PE numériques 420 traversent des groupements de broches numériques 425, un multiplexeur "de défaut H" 430 et un multiplexeur "analogique" 435 pour arriver au séquenceur de mesures analogiques 355. Le module séquenceur de mesures analogiques 355 transfère des données arrivant des cartes PE numériques 420 ou des cartes de mesure de forme de signaux 390 au module DSP 340. Le module séquenceur de mesures analogiques 355 formate les données et les

transfère au module DSP 340.

Chaque module DSP 340 comprend un processeur DSP 440 et une "super plateforme" 445. Des données arrivant de

l'AMS 355 sont transmises à travers un convertisseur ECL-

TTL 450 et puis à travers un commutateur 455 à l'une des mémoires 460 ou 465. Les données appliquées par le processeur DSP 440 à la super plateforme 445 traversant un loquet 466 et un convertisseur TTL-ECL 468 pour arriver

au séquenceur de sources analogiques 350. Le processeur DSP 440 peut être une carte de processeur disponible dans le

commerce telle que le modèle de carte de traitement des signaux IXD7232 vendue par Ixthos, Inc., of Silver Spring, Maryland. La figure 5 représente l'architecture à haut niveau de la carte IXD7232. Chacun des deux processeurs de signaux numériques 500, 505 communique par un bus de données respectif 510, 515 avec la super plate- forme 445, avec une mémoire de

données correspondante 520, 525, avec une mémoire entre-

DSP de type premier entré-premier sorti (FIFO) 530 et avec une plateforme de mémoire générale 535. Chacun des processeurs de signaux numériques 500, 505 communique par un bus respectif de programmes 540, 545 avec une mémoire respective de programmes 550, 555. Les bus de programmes 540, 545 assurent aussi la communication par l'intermédiaire d'une interface 560 contrôleur de carte/VME avec un bus VME 565 et avec des ports série 570, 575. Les banques de mémoire de données 520, 525 et la mémoire globale 535 sont configurées dans l'espace adresses du processeur DSP correspondant en permettant ainsi au processeur DSP d'accéder à ces éléments comme à une mémoire ordinaire. Des générateurs d'adresses (non représentés) sont accédés par le processeur DSP mais ne sont pas accessibles par le séquenceur de mesures

analogiques 355.

Le DSP-A 500 positionne un générateur d'adresses A en un emplacement de l'espace d'adresses de la mémoire de super plate-forme 460 ou 465. Pendant que le DSP-A 500 lit dans une banque de mémoire (par exemple, la mémoire 460), l'AMS 355 peut mémoriser des données dans l'autre banque de mémoire (par exemple, la mémoire 465). Le DSP-A 500 commute ensuite les banques et, pendant que l'AMS 355 enregistre des données dans la première banque (par exemple, la mémoire 460), le DSP-A 500 peut lire des données dans la seconde banque (par exemple, la mémoire 465). S'il n'y a pas suffisamment d'espace dans la banque de mémoire pour toutes les saisies, le DSP-A 500 peut positionner le générateur d'adresses A de manière que plusieurs saisies puissent être forcées dans une banque sans craindre que l'AMS 445 à grande vitesse ne surcharge une saisie précédente. Une fois une saisie effectuée dans une banque de mémoire, le DSP peut verrouiller l'AMS à l'arrêt pour l'empêcher d'enregistrer des données dans la

super plate-forme.

La méthodologie d'entrées/sorties (E/S) de l'AMS 355 peut être commandée selon deux modes différents: par bloc, et en temps réel. En mode par bloc, seul le DSP-A 500 sert à traiter des données venant de l'AMS 355. Dans ce mode, toutes les banques de la super plate-forme 445 sont commandées par le DSP-A 500. La dimension du registre (non représenté) situé dans le DSP-A 500 qui correspond au compte des données d'entrée est égale à la dimension totale de la mémoire de la super plate-forme 445. La super plate-forme 445 comprend un compteur (non représenté) qui

correspond à la dimension des données transférées. Le DSP-

A 500 connaît l'adresse de base dans la super plate-forme 445 à partir de laquelle les données incidentes commencent. Le DSP-A 500 met aussi à jour un pointeur sur l'emplacement d'adresse dans lequel les données en cours sont mémorisées. Le DSP-A peut valider et invalider la

génération des adresses de données dans la super plate-

forme 445, en l'isolant ainsi de l'AMS. Le DSP-A 500 peut

également ramener la super plate-forme à l'état initial.

La super plate-forme 445 a la possibilité d'envoyer une interruption au DSP-A 400 à la fin du bloc des données d'entrée. La super plate-forme 445 a la possibilité de générer une interruption vers le DSP-A 500 après un nombre

spécifié de blocs de données d'entrée. La super plate-

forme 445 peut commuter entre des banques de mémoire 460, 465 lorsqu'une banque est complète sans aucune perte de données. La super plate-forme peut être préparée de manière à effectuer une commutation vers la banque suivante après avoir reçu une dimension particulière de bloc. Mode par bloc. Selon la dimension de la saisie correspondant au test en cours, le DSP-A 500 positionne un compteur de transfert dans la super plate-forme 445 en

fonction des données spécifiées dans le programme de test.

Lorsque la super plate-forme 445 reçoit un bloc de données (que l'on appelle aussi un enregistrement) de l'AMS 355 correspondant à la dimension spécifiée dans le compteur de transfert, la super plate- forme 445 génère une interruption en direction du DSP-A 500. Le DSP-A 500 peut configurer la super plate forme 445 de manière que l'interruption soit générée uniquement après qu'un certain nombre de blocs d'entrée est arrivé de l'AMS 355. Lorsque le DSP-A 500 reçoit l'interruption venant de la super plate-forme 445, il commence le traitement des données se trouvant dans les banques de mémoire. Le DSP-A 500 ne peut pas accéder à la banque dans laquelle l'AMS 355 est entrain d'enregistrer des données. En plus, le DSP-A 500 peut préparer les registres nécessaires pour l'entrée suivante arrivant de l'AMS 355 pendant que l'AMS 355 est en cours d'enregistrement de données. Dans ce mode, le DSP-A 500 a accès à toutes les banques sauf à celle à

laquelle l'AMS 355 accède alors.

Les figures 6 et 7 représentent la super plate-forme (SM) 445 sous forme d'un schéma de principe. Sur la figure 6, l'AMS 335 est en cours d'enregistrement dans la banque de mémoire 460 tandis que le DSP-A 500 lit des données dans la banque de mémoire 465. Un registre 600 de la SM 445 garde une valeur "Xferlen" représentant la dimension du bloc d'entrée, par exemple, 1024 octets, et une valeur "Xfercount" représentant le compte des données transférées de l'AMS 335 à la banque 460. Sur la figure 6, le DSP-A 500 a préparé les registres à accepter des données arrivant de l'AMS 335. Pendant que l'AMS introduit les données dans la banque 460, le DSP-A 500 ne peut pas accéder aux données de la banque 460, mais le DSP-A 500 prépare effectivement les registres pour la prochaine entrée. A la fin de la longueur de transfert spécifiée, la SM 445 envoie une interruption au DSP-A 500. Le DSP-A 500 modifie alors l'accès de l'AMS 335 en le faisant passer de

la banque 460 à la banque 465 comme l'indique la figure 7.

Puisque les registres nécessaires étaient déjà préparés par le DSP-A 500, il n'y a aucune perte de données. A ce moment, le DSP-A 500 traite les données contenues dans la

banque 460 tandis que l'AMS 335 remplit la banque 465.

Mode en temps réel. En mode de fonctionnement en temps réel, les données sont transférées en continu de

l'AMS 335 au DSP-A 500.

Un système de test préféré à signaux mélangés selon l'invention tel qu'il est décrit ici est basé sur et utilise des sous-ensembles numériques du système de test Schlumberger ITS 9000FX. Ce système de test numérique est décrit, par exemple, dans Schlumberger ITS 9000FX Hardware Manual (Manuel de Référence du Matériel 9000FX), Numéro de Publication 57010045, Révision 4, ECO 17313, août 1993, publié par Schlumberger Technologies Inc. San José, Californie, dont le contenu est joint ici en référence. Le système ITS 9000FX utilise un environnement logiciel connu sous le nom de "ASAP" (qui signifie Programmation ATE Symbolique Avancée) qui simplifie la préparation et la programmation des tests. Pour adresser des exigences de tests à signaux mélangés, une distribution de puissance et de masse à faible bruit est prévue, un sous-ensemble analogique et un ensemble d'appareils sont ajoutés, et l'environnement logiciel ASAP est étendu pour créer des outils qui permettent de commander le matériel de tests à signaux mélangés. La figure 8 est un schéma de principe représentant l'architecture générale d'une forme de réalisation d'un système de test à signaux mélangés selon l'invention lequel est basé sur le système ITS 9000 FX. Le module DSP 440 est logé dans un panier de CPU (Unité Centrale) et communique par un bus VME 565 avec une unité centrale de traitement (telle que l'Unité Centrale "Force" basée sur le processeur Sparc) 805 et une mémoire 810. L'Unité Centrale 805 communique aussi avec un poste de travail 815 comportant un écran 820 et des dispositifs d'entrée/sortie (non représentés) pour la programmation par l'utilisateur et la commande du système de tests. L'unité Centrale 805 communique aussi avec un contrôleur d'état du système (SSC) 825. Une interface VME-testeur (VTI) 828 assure les communications sur un bus à grande vitesse entre des éléments reliés au bus VME 565 et des modules de l'interface à grande vitesse (HSI) montés sur d'autres paniers à carte, par exemple, par les modules HSI 830 dans le panier de commande (C) 835, par les modules HSI 840 dans le panier 845 des broches à grande vitesse (H) (et par des unités HSI de ce type dans les six autres paniers

H), et par les HSI 850 dans un panier analogique 855 (AN).

Les interfaces du panier C avec toutes les cartes des groupements de broches à grande vitesse assurent la

génération de la synchronisation globale et des adresses.

En plus des HSI, chaque panier H est équipé d'une carte de mémoire tampon d'horloge et d'un maximum de 16 cartes de groupements de broches. Chaque carte de groupement de broches commande 4 voies de têtes de test. Deux modules de mémoire de sous-programmes et de multiplexeur d'autres données (SMADM) par panier H peuvent être prévus pour

commander chacun 32 voies.

L'interface VTI 828 assure aussi les communications sur le bus de tête de test entre des éléments reliés au bus VME 565 et un module d'interface de tête de test (THI) 858 incorporé à la tête de test, par exemple, pour transmettre des informations de préparation venant de l'Unité Centrale 805 aux différents éléments de la voie analogique avant les tests et pour récupérer des informations après les tests. L'unité de mesure du temps 250 applique un signal d'horloge numérique sur une fréquence sélectionnée à un circuit générateur de période de test (TPG) 860. Une mémoire de commande de séquence principale (MSCM) 865, un décodeur d'instructions 870, un contrôleur de mise au point 875 et une mémoire tampon d'horloge 880 sont également contenus dans le panier de commande (C) 835. Des mémoires tampons d'horloge 885 et 890 sont également montées dans le panier H 845 et le panier AN 855, respectivement. Une mémoire gérable de sous-programmes et un multiplexeur 405 des autres données peuvent sélectionner et mémoriser des configurations numériques provenant du séquenceur de sources analogiques 350 ou d'autres sources de configuration en option (SCAN

et générateur automatique de programmes (APG)). Un sous-

ensemble 895 à courant continu (DC) est prévu pour les

mesures des caractéristiques en courant continu du DUT.

La figure 9 représente un organigramme du programme d'ordonnancement exécuté dans le processeur du testeur (par exemple, l'Unité Centrale 805) pour commander le

fonctionnement à haut niveau d'un tel système de test.

L'opération commence au bloc 900. Au bloc 910, le programme vérifie si le testeur est équipé pour des tests à signaux mélangés. Si non, le programme d'ordonnancement suppose qu'un test numérique doit être conduit et passe à l'étape 915 afin d'utiliser l'environnement du logiciel "ASAP" du testeur numérique ITS 9000FX pour un test numérique. Si oui, le programme d'ordonnancement détermine à l'étape 920 si des tests quelconques sont en attente d'exécution. Si non, le programme d'ordonnancement arrête l'opération à l'étape 925. Si oui, le programme d'ordonnancement détermine à l'étape 930 si un test à signaux mélangés doit être conduit. Si non, le programme d'ordonnancement passe à l'étape 935 pour exécuter un test numérique en utilisant l'environnement logiciel "ASAP". Si oui, le programme d'ordonnancement vérifie à l'étape 940 si le test à effectuer doit être commandé par un outil logiciel désigné par: "Outil de carte de chargement". Si le test à effectuer doit être commandé par l'Outil de carte de chargement, le programme d'ordonnancement attend à l'étape 945 que tous les tests à signaux mélangés soient terminés et puis vérifie à l'étape 950 si le DSP peut garder les données de saisie du test en cours. Si non, le programme d'ordonnancement reste inactif à l'étape 955 jusqu'à ce que le DSP libère une banque de données. Si oui, à l'étape 960 le programme d'ordonnancement donne au DSP l'instruction de garder les données de saisie en cours. Le programme d'ordonnancement teste alors à l'étape 965 si le test en cours est commandé par le logiciel d'Outil de carte de chargement. Si non, l'opération se poursuit avec l'étape 920 (marqueur "A"). Si oui, le programme d'ordonnancement attend à l'étape 970 que le test à signaux mélangés en cours soit terminé et puis passe à l'étape 920 (marqueur "A"). S'il ne reste aucun autre test à exécuter, le programme d'ordonnancement

arrête l'opération à l'étape 925.

L'Outil de carte de chargement est une interface logicielle offrant à l'utilisateur un accès facile aux possibilités fonctionnelles et analogiques matérielles du testeur. Il assure l'exécution du test à signaux mélangés, surveille l'état du test, et commande les appareils de mesure impliqués dans le test. La figure 10 est une représentation fonctionnelle telle que l'utilisateur devrait la voir sur l'écran 820 du DUT 1000 et de ses broches. La figure représente aussi l'appareillage que l'utilisateur a fonctionnellement connecté aux broches du DUT en manipulant l'écran avec un dispositif de pointage/sélection tel qu'une souris. Par exemple, une source de formes de signaux WF1 et un dispositif de mesure des formes de signaux WM1 sont connectés aux broches 1 et 2 du DUT; une source de configurations numériques TP1 est connectée à la broche 3 du DUT; une autre source de configurations numériques DP2 est connectée à la broche 4 du DUT, etc. L'écran représente l'état actuel des relais de la carte de chargement, lequel est déterminé par l'état des paramètres de commande des relais (bits "C") et d'autres paramètres de test que l'utilisateur définit. Une fois la définition terminée, le logiciel de l'Outil de carte de chargement évoque d'autres outils ASA qui sont nécessaires pour mettre en oeuvre le test (par exemple, des outils pour établir des configurations, une synchronisation, des niveaux, des valeurs en courant

continu, et analogues).

Grâce à l'Outil de carte de chargement, l'utilisateur peut évoquer des outils logiciels spécialisés pour des calculs, des sources de signaux et des mesures, une commande des bits C, une commande des horloges analogiques, la génération et la mesure de formes de signaux, les références, la productivité, une récapitulation des spécifications, un état du système, et le séquencement. Chacun des outils qui commandent un logiciel particulier affiche de préférence un schéma de principe du matériel et indique quelles parties du schéma

de principe peuvent être changées par l'utilisateur.

Un "Outil DSP" permet à l'utilisateur de programmer les DSP pour qu'ils exécutent les fonctions de transfert appropriées. Une interface graphique est prévue, comme celle qui est représentée par exemple sur la figure 11, avec des fonctions d'une bibliothèque standard et des fonctions codées par l'utilisateur pour programmer les DSP. Cet outil offre aussi à l'utilisateur la possibilité de définir des tests en boucle fermée et, pendant la mise au point des programmes, la possibilité d'introduire des points de rupture sur des fonctions et d'afficher des données de réseau. La figure 11 représente en 1100 un exemple d'écran d'affichage de l'Outil DSP. Un menu des fonctions de fichier est présenté en 1105, un menu de la fonction d'édition est présenté en 1110, un menu des fonctions opérationnelles est présenté en 1115, un menu des fonctions de calcul en 1120, et une barre d'outils à configurer par l'utilisateur est présentée en 1125. Un

menu des fonctions de mise au point est présenté en 1130.

Chacun des articles des menus peut être sélectionné par l'utilisateur à l'aide d'une souris ou d'un clavier pour

évoquer les fonctionnalités désirées du système.

La figure 12 présente la hiérarchie du menu des fonctions opérationnelles comprenant une large gamme de fonctions standard de bibliothèque classées en catégories vectorielles, scalaires et DSP, ainsi qu'en fonctions définies par l'utilisateur. Les fonctions de DSP comprennent des algorithmes pour des opérations bien connues telles que le calcul d'une fenêtre de Hanning, l'exécution d'une transformation rapide de Fourier complexe (FFT), et le calcul d'une autocorrélation dans le

domaine du temps.

Un échantillon de séquence d'opérations définie par l'utilisateur est représenté sur la figure 11, et dans cette séquence le signal arrivant d'un convertisseur A/N doit traverser un filtre passe-bas (LPF), un signal arrivant d'un fichier de mémoire est soumis à une opération de fenêtre de Hanning. Les résultats de ces deux opérations sont tous deux soumis à une transformation rapide de Fourier (FFT), à une convolution (CONV) et soumis ensuite à une transformation rapide de Fourier inverse (IFFT) pour obtenir le résultat souhaité. En construisant un diagramme comme celui de la figure 11, l'utilisateur peut définir une séquence souhaitée d'opérations sans connaissance détaillée du fonctionnement du système. L'environnement logiciel ASAP génère un programme de test détaillé à partir d'une représentation graphique de l'organigramme de test créé par l'utilisateur. Un "Outil de Mesure" permet à l'utilisateur de programmer l'appareillage de mesure. L'Outil de Mesure permet de choisir un parmi plusieurs modes: HAWM (mesure des formes de signaux avec une grande précision), HFWM (mesure des formes de signaux à haute fréquence), ou broche numérique. Dans chaque mode, le schéma du circuit approprié et le schéma du séquenceur de mesures sont affichés. L'affichage comprend des blocs sollicitant l'utilisateur pour qu'il définisse les paramètres. Un exemple de schéma HAWM de l'Outil de Mesure est présenté sur la figure 13. La principale fonctionnalité de l'Outil de Mesure en mode HAWM consiste à définir le filtre audio, à définir les options appropriées de mesure avec une grande précision, et à proposer une option pour mesurer les tensions de sortie de l'appareillage de mesure des formes de signaux utilisant le multimètre. La fonctionnalité principale de l'Outil de Mesure en mode HFWM consiste à définir les options appropriées de mesure en haute fréquence, à définir le filtre vidéo, et à proposer une option de mesure des tensions de sortie de l'appareillage de mesure des formes de signaux en utilisant le multimètre. La fonctionnalité principale de l'Outil de Mesure en mode des broches numériques consiste à configurer les broches numériques dans le séquenceur de mesures en contrôlant le multiplexeur de configuration des bits HCAGE et le multiplexeur de mesures Analogiques. Le matériel du séquenceur de mesures est également sous la commande de l'Outil de Mesure. La fonctionnalité principale de l'interface du séquenceur de mesures analogiques consiste à permettre à l'utilisateur de choisir des opérations de données qui sont soit envoyés au DSP, soit directement, soit par l'intermédiaire du séquenceur des modules analogiques, et à proposer une interface avec les paramètres suivants: bloc d'Evaluation des Formes de Signaux, source d'horloge, fréquence d'horloge, déclenchements de démarrage et d'arrêt, formats

des données et mode de saisie des données.

Un Outil Source met à la disposition de l'utilisateur des techniques établissant des sources de formes de signaux analogiques/de données échantillonnées pour le DUT. Selon les réglages du matériel dans l'Outil de la Carte de Chargement, le schéma approprié des circuits d'appareillage est affiché dans cet outil. L'Outil des Formes de Signaux peut être appelé à partir de cet outil pour créer des formes de signaux. L'outil de Source travaille selon l'un des trois modes suivants: soit en HAWS (source des formes de signaux de grande précision), HFWS (source des formes de signaux à haute fréquence), ou broche numérique. Dans chaque mode, le schéma des circuits appropriés et le schéma du séquenceur de sources sont affichés. La figure 14 représente un exemple d'affichage de schéma HAWS de l'Outil Source. La fonctionnalité principale de l'Outil Source en mode HFWS consiste à définir les options des sources à haute fréquence appropriées ainsi que le filtre vidéo. La fonctionnalité principale de l'Outil Source dans le mode à broches numériques consiste à configurer les broches numériques dans le séquenceur de sources. Le matériel du séquenceur de sources analogiques est également commandé avec l'Outil Lt Source. La fonctionnalité principale de l'interface du séquenceur des sources analogiques consiste à permettre à l'utilisateur de choisir de contourner le matériel du séquenceur de sources analogiques lorsque les données arrivent du DSP au DUT, et à proposer une interface pour les paramètres suivants: bloc de génération des formes de signaux, source d'horloge, fréquence d'horloge et

déclenchements de démarrage et d'arrêt.

D'autres outils logiciels accessibles à l'utilisateur sont aussi de préférence prévus. Par exemple, un Outil de Référence permet à l'utilisateur de commander la source de référence, et affiche une représentation de la fonction du schéma du circuit. Un Outil de Formes de Signaux propose un procédé de création des représentations graphiques des formes de signaux à générer. Un Outil C bits commande les relais des bits "C", en affichant un schéma de principe de tout le matériel des relais utilisateur de la carte de chargement en indiquant quels composants peuvent être modifiés par l'utilisateur. Un Outil d'Horloge Analogique aide l'utilisateur à manipuler les horloges analogiques et le matériel de la source d'instabilités du testeur, à afficher des schémas de la synchronisation analogique et du matériel de la source d'instabilités, en contrôlant l'horloge maître, et en indiquant quelles parties du schéma peuvent être modifiées par l'utilisateur. Un Outil de Séquence permet à l'utilisateur de spécifier l'ordre des activités du testeur qui sont exécutées au cours d'un

test à signaux mélangés.

Les outils du logiciel graphique décrits servent de préférence à simplifier la préparation du système par l'utilisateur, bien qua la préparation puisse tout aussi bien être effectuée par d'autres moyens bien connus tels que la génération directe d'un programme de test par l'utilisateur. Une fois la préparation définie par l'utilisateur, l'unité centrale CPU 805 transmet les informations de préparation de commande et de mise en séquence aux modules matériels du système par l'intermédiaire des unités VTI 828, et HSI se trouvant dans la cage C, les cages H et la cage AN, et par l'intermédiaire de la THI 858. La disponibilité de multiples voies analogiques avec un appareillage de sources et de mesures qui peuvent être configurées de manière flexible de cette façon permet au système d'exécuter efficacement une large gamme de tests à signaux mélangés, dont des exemples sont définis en référence aux

figures 30-32.

La figure 15 représente un affichage graphique d'un outil logiciel de l'Outil de Commande utile pour commander la préparation et l'exécution du test. L'affichage apparaît dans une "fenêtre" de l'écran d'affichage du poste de travail 200, par exemple, et comprend un bloc pour l'entrée par l'utilisateur d'un nom de programme de test et des "boutons" qui peuvent être sélectionnés par l'emploi d'un dispositif de commande (par exemple, une "souris" ou un autre dispositif pointer- cliquer)) pour activer les fonctions désignées: construction, chargement, installation, initialisation, commencement, remise à l'état initial, outil de Déroulement, Outil

Sources, Chronologie.

La figure 16 représente une fenêtre partielle de l'écran de l'Outil de Commande dans laquelle sont présentés des icônes qui correspondent à des systèmes de test T1, T2/M et T3 connectés au et gérables par le poste de travail 200. Dans cet exemple, les Testeurs T1 et T3 sont des testeurs numériques (par exemple, des systèmes de test standard ITS 9000FX) tandis que le Testeur T2/M est un testeur à signaux mélangés tel que celui qui est décrit ici. La sélection par l'utilisateur de l'icône "T2/M" fait apparaître un autre affichage comme celui de la figure 17, dans lequel un bloc repéré "T2M" est présenté relié aux indicateurs représentant des têtes respectives de test d'un testeur à signaux mélangés. Dans l'exemple représenté, l'indicateur de la tête de test #1 "THi" indique que cette tête de test est disponible à l'utilisation, tandis que l'indicateur de la tête de test # 2 indique que la tête de test n'est pas accessible à ce moment. En choisissant l'indicateur repéré "TH1" l'utilisateur donne au système l'instruction de préparer des opérations avec la tête de test #1. Quand l'utilisateur introduit un nom de programme de test et sélectionne l'icône "Chargement" (voir figure 15), une fenêtre E/S (d'entrée/sortie) du Programme de Test comme celle qui est présentée sur la figure 18 apparaît pour signaler l'état des opérations du programme de test, par exemple, "chargement du programme de test", "programme de test chargé", etc. En choisissant l'icône "Outil Déroulement" de la figure 15, l'utilisateur peut activer une fenêtre d'affichage de "l'Outil Déroulement" comme celle que présente la figure 19. L'affichage de l'Outil Déroulement aide l'utilisateur à définir le déroulement d'un test en

utilisant les outils "ASAP" du système de test ITS 9000FX.

Dans le simple exemple de la figure 19, le test commence au bloc repéré "début" et poursuit avec le segment "FTest à 33 MHz" qui conduit des tests numériques fonctionnels du DUT à une vitesse d'horloge de 33 MHz. Si le test à 33 MHz est réussi, le déroulement du test se poursuit avec un segment "MTest" à signaux mélangés. Sinon, le déroulement du test continue avec le segment "FTest à 20 MHz", etc. Si un seul segment de test, par exemple "MTest" doit être exécuté, l'utilisateur peut sélectionner l'icône correspondant sur la figure 19 pour obtenir l'affichage d'une fenêtre partielle comme sur la figure 20 qui comporte un bouton à sélectionner pour exécuter uniquement ce segment. L'exécution d'un seul segment ou d'un groupe sélectionné de segments peut être utile pour mettre au point un test pendant qu'un test est en cours de développement. L'environnement ASAP de la chronologie d'exécution est composé d'une procédure de programmes de test et de procédures de support sur l'Unité Centrale du testeur. Le logiciel de Commande des Données de Test (TDC) propose une interface de transfert des données et supporte la notification d'événement pour la procédure de chronologie d'exécution, qui est mise en oeuvre à la partie supérieure du protocole de communication à prises UNIX TCP/IP. Une procédure TDC se déroulant sur l'ordinateur 210 du testeur comprend des instructions pour traiter des demandes de service de chronologie d'exécution analogique, telles que: configuration des sous- ensembles analogiques ("chargement"), installation du matériel analogique ("install"), initialisation du matériel analogique ("init"), exécution des tests analogiques ("exécute"), gestion des résultats du DSP, et exploitation des blocs de

données analogiques.

La figure 21 représente un diagramme d'état de la chronologie d'exécutiond'un testeur à signaux mélangés avec différents déroulements selon l'invention. Comme la procédure de chronologie d'exécution est basée sur un modèle d'état commandé par événement, une technique de

diagramme d'état définit les déroulements chronologiques.

Un déroulement est un agrégat d'événements, d'états, d'activités, et de résultats. La commande de la procédure de chronologie d'exécution propose des fonctions pour manipuler les sous-ensembles analogiques dans l'environnement ASAP. Des parties du déroulement sont représentées dans les diagrammes d'états intermédiaires des figures 23-29 pour préciser en détail un déroulement particulier, les événements qui entraînent le changement d'état, et les activités qui résultent d'un changement d'état. Un ovale en trait plein représente un état initial et des conditions en option. Une ligne interrompue sépare

des états concomitants.

L'utilisateur introduit des instructions au poste de travail 200, au moyen de techniques d'interface graphique utilisateur (GUI) comme celles qui sont définies ci-dessus ou au moyen de techniques de console d'interface opérateur (OIC) par exemple, par entrée directe des commandes au clavier. Un événement peut se produire quand des utilisateurs GUI ou OIC demandent des services de chronologie d'exécution ou que la procédure de chronologie d'exécution détecte un événement (par exemple un enregistrement des données est nécessaire ou une erreur fatale quelconque s'est produite dans le système ou bien des résultats de test sont prêts pour un traitement ultérieur, etc.) pendant un cycle de chronologie d'exécution. Un état qui est établi par un événement commande les activités de la procédure de chronologie d'exécution. Une activité associée à un état du Programme de Test est une opération de chronologie d'exécution. Un résultat qui généré à partir des activités de la procédure de chronologie d'exécution est la réponse à une demande

spécifique (un événement).

Déroulement Chargement. La procédure de chronologie d'exécution reçoit un message d'opération TDC de type TDCSETUP-CONFIG de l'installation TDC en 2105 si l'utilisateur demande un service de chargement en (1) sélectionnant le bouton "chargement" sur un écran de

l'Outil de Commande ou (2) en frappant une commande LOAD.

Quand la procédure de chronologie d'exécution a accepté ce message d'opération, elle initialise l'état "Chargement", en 2110. La figure 23 représente un diagramme d'état intermédiaire des activités d'un état de "Chargement". La préparation de la configuration du système est ensuite effectuée, par exemple, en entrant des informations de préparation par défaut dans une fichier de configuration

pour la ou les têtes de test et les DSP en 2305.

Déroulement Installation. La procédure de chronologie d'exécution reçoit un message d'opération TDC de type TDCINSTALL de l'installation TDC si un utilisateur demande un service d'installation (1) en sélectionnant le bouton "install" de l'Outil de Commande, (2) en exécutant un segment prédéfini INSTALL faisant partie d'un Outil de

Déroulement, ou (3) en frappant une commande INSTALL.

Lorsque la procédure de chronologie d'exécution accepte ce message d'opération, elle initialise l'état "Install", en 2115. La figure 24 représente un diagramme d'état intermédiaire pour définir des activités analogiques d'un état "Install". Ces activités comprennent la remise à l'état initial et le chargement des variables du matériel en 2405 (par exemple, valeurs d'étalonnage de carte de chargement), l'initialisation du matériel générateur (source) en 2410 (par exemple, chargement des configurations dans la mémoire de configurations), l'initialisation du matériel de saisie (mesure) en 2415, l'initialisation du DSP en 2420, téléchargement d'un programme dans le DSP en 2425, et l'exécution de

l'étalonnage du système analogique en 2430.

Déroulement Initialisation. La procédure de chronologie d'exécution reçoit un message d'opération du TDC de type TDC_INIT venant de l'installation TDC si l'utilisateur demande un service d'initialisation (1) en sélectionnant le bouton "init" sur un écran de l'Outil de Commande, (2) en exécutant un segment prédéfini INIT à partir d'un Outil de Déroulement, ou (3) en frappant une commande INIT. Lorsque la procédure de chronologie d'exécution accepte ce message d'opération, elle initialise l'état "Init", en 2120. La figure 25 représente un diagramme d'état intermédiaire des activités analogiques pour un état "Init", dans lequel chaque élément du matériel de voie analogique est placé dans un

état connu et les unités DSP ramenées à l'état initial.

Déroulement Exécution. La procédure d'exécution reçoit un message d'opération du TDC de type DTC_EXECUTE venant de l'installation TDC si l'utilisateur demande un service de test d'exécution (1) en sélectionnant le bouton "exécute" d'un outil de test, par exemple, comme l'indique , (2) en exécutant un segment d'un Outil de Déroulement, par exemple, comme l'indique la figure 19, ou (3)en frappant une commande EXECUTE. Lorsque la procédure d'exécution accepte ce message d'opération, elle initialise l'état "Exécute", en 2125. La figure 21 représente en 2125 un diagramme d'état intermédiaire comprenant "exécute-segment" en 2130, "starof-test" en 2135, HW_reset_tester en 2140 (initialisation rapide du matériel), "exécute_test" en 2145 opération qui est répétée jusqu'à ce que tous les tests du déroulement de test soient exécutés, et "endoftest" en 2150 lequel arrête l'opération de test. D'autres déroulements peuvent

aussi être prévus à la demande, comme indiqué en 2155.

Les figures 26-29 représentent des diagrammes d'état intermédiaire de l'état "Exécute". La figure 26 représente avec davantage de détail le mode "poursuite" de l'état "exécute_test" en 2145, au cours duquel le testeur est ramené à l'état initial en 2605, le test est préparé en 2610, le test à signaux mélangés est exécuté en 2615 ("do_analogtest"), l'électronique des broches numériques est ramenée à l'état initial en 2620

("RTL_setup_restore_pins"), et la séquence des états 2605-

2620 se poursuit jusqu'à ce que tous les tests du déroulement soient exécutés. La préparation des tests à l'état 2610 comprend des états intermédiaires pour préparer l'électronique des broches numériques en 2625 ("RTL_setup_openpins") et pour préparer les voies analogiques en 2630 ("anasetup_analog"). La figure 27 représente un schéma d'état intermédiaire de l'état de préparation des voies analogiques en 2630, qui comprend la préparation fonctionnelle de l'appareillage de test en 2705 ("level, timing, pattern..setup"), la préparation du DSP en 2710, la préparation de la forme de signal du séquenceur en 2715 ("load_analogsequencer"), la préparation de la source des formes de signaux en 2720 ("srs_setup_ws"), et la préparation de la mesure des

formes de signaux en 2725 ("meas_setup_wm).

La figure 28 représente un diagramme d'état intermédiaire de l'état de test analogique 2615, comprenant un état de démarrage de test en 2805 et ses états intermédiaires qui démarrent le séquenceur de mesures en 2810, démarre le séquenceur de sources en 2815 et démarre le test fonctionnel ("ftest") en 2820. Lorsque des conditions d'arrêt interviennent, le test s'arrête à l'état 2825 et le résultat du test est transféré pour traitement dans un DSP à l'état 2830. La figure 29 représente un diagramme d'état intermédiaire d'un arrêt de test analogique. Le DSP est interrogé à l'état 2905 pour déterminer s'il a terminé ses opérations, tandis qu'une horloge de temps imparti écoulé est vérifiée à l'état 2910. Lorsque le DSP a terminé ses opérations ou lorsque l'horloge de temps écoulé a fonctionné, le séquenceur de sources est arrêté en 2915, le séquenceur de mesures est arrêté en 2920, le "ftest" est terminé en 2925, et le DSP

est arrêté en 2930.

La figure 22 représente l'ordonnancement de la chronologie des états d'exécution pour terminer un cycle d'exécution de test complet, ainsi que les fonctions de haut niveau associées. Le programme de test est chargé et installé, puis le testeur est initialisé. La partie délimitée par les doubles-barres verticales sur la figure 22 (entre "Fast Init" et "EOT Binning") est la partie

d'exécution, qui peut être conduite de différentes façons.

En production, le cycle d'exécution serait exécuté selon les directives du déroulement du programme de test, par exemple, une fois dans chaque dispositif à tester et commencerait après la commande de début de test. Pendant la programmation et la mise au point, l'utilisateur peut n'exécuter que la partie "exécute test" ou la partie "execute segment" ou la partie "execute & continue segment" Il faut remarquer que l'état 2820 "Fteststart" intervient en réponse à un déclenchement "EINST" (Enable INStrument) qui signale le démarrage du "ftest". Ce déclenchement est délivré au séquenceur de sources analogiques 350 et au séquenceur de mesures analogiques 355 comme l'indique la figure 4. Le déclenchement EINST est un signal de synchronisation entre le sous-ensemble numérique et les sous- ensembles de l'appareillage analogique, et peut par exemple être un signal codé à 8 bits ayant jusqu'à 256 événements uniques de déclenchement délivrés par le décodeur d'instructions 870 comme l'indique la figure 8. Le déclenchement EINST est utilisable, par exemple, pour initialiser la saisie d'un signal analogique en un point particulier par rapport à la configuration numérique appliquée au DUT. Il peut être utilisé également pour initialiser la source de manière que le stimulus de forme de signal analogique appliqué à un DUT ait toujours la même phase par rapport à la configuration numérique d'un test à l'autre et d'un DUT à un autre. Le déclenchement EINST peut être utilisé pour commander le séquenceur de sources de façon que les informations de formes de signaux mémorisées dans le séquenceur de sources puissent être coordonnées avec les informations de trame dans l'électronique des groupements de broches numériques, par exemple, en indiquant au séquenceur de sources à quel moment il doit avancer d'un pas des données pour que les données arrivent dans la trame à l'instant voulu. De même, le déclenchement EINST peut être utilisé pour indiquer au séquenceur de mesures à quel moment extraire les données saisies dans une trame en

fonction des informations de trame mémorisées.

La figure 30 représente les principaux signaux fonctionnels d'un type de test à signaux mélangés, au cours duquel les rapports signal-sur- bruit doivent être déterminés du côté émetteur et du côté récepteur d'un

codec. Un codec comprend un convertisseur numérique-

analogique (N/A) et un convertisseur analogique-numérique (A/N) sur une seule pastille, qui peut aussi contenir d'autres circuits. La colonne de gauche de la figure 30 représente les opérations au cours des tests du côté émission (convertisseur N/A) du codec. La colonne de droite de la figure 30 représente les opérations au cours

du test du côté réception (convertisseur A/N) du codec.

Une représentation numérique d'un signal de test, dans le cas particulier d'un signe sinusoidal, est créée dans la CPU 805 du testeur et chargée dans la mémoire du séquenceur de sources analogiques 350 pendant la préparation du système. On suppose que le testeur a été préparé selon des instructions données par l'utilisateur et que toutes les informations nécessaires à la préparation ont été transmises par la VTI 828, la THI 858 et le bus à grande vitesse reliés aux unités HSI 830, 840, 850, etc. Quand le test commence, le séquenceur de sources analogiques 350 fait passer la représentation numérique par le passage C1 de la voie analogique à la mémoire des

sous-programmes et au multiplexeur d'autres données 405.

On remarque que le passage est signalé comme passage C sur la figure 30, tandis qu'il existe en réalité un passage pour chacune des quatre voies analogiques; pour faciliter

la description, le passage C de la voie analogique 1 est

désigné par passage Ci, le passage C de la voie analogique 2 par passage C2, le passage E de la voie analogique 1 est

désigné par El, etc. Pour simplifier les descriptions

suivantes, il faut comprendre qu'au moment o des données sont transférées par exemple par le passage Di, elles sont appliquées par le séquenceur de sources analogiques 350 de la voie analogique 1 et reçues par l'électronique 380 de la source de formes de signaux de la voie analogique 1. Le DSP-A de la voie analogique 1 est désigné par DSP- A1 et

celui de la voie analogique 2 par DSP-A2.

Pendant la préparation du système, l'électronique 410 des groupements de broches numériques reçoivent des informations définies par l'utilisateur indiquant comment les données doivent être tramées et formatées pour le DUT,

et également les niveaux des signaux et leur chronologie.

Au cours du test, les données sur le passage C1 sont introduites dans les trames sous la commande de la mémoire de sous-programmes et du multiplexeur d'autres données 405 et sont formatées dans l'électronique 410 des groupements de broches numériques comme il convient au DUT. Le signal numérique résultant est appliqué au DUT par l'électronique

415 des broches numériques et le passage El.

La sortie du DUT est un signal sinusoidal analogique qui est appliqué par le passage H1 à l'électronique des broches de mesure de formes de signaux WFM 390, dans laquelle elles sont numérisées. Les données résultantes sont envoyées par le passage Ni au séquenceur de mesures analogiques 355 dans lequel elles sont converties au

format IEEE à point-flottant. Les données IEEE à point-

flottant sont transférées par le passage K1, la super plate-forme 445 et le passage L1, au DSP-A1 500. Le DSP-A1 500 effectue une transformée rapide de Fourier sur les

données saisies, puis un calcul du rapport signal-sur-

bruit (S/B). Après avoir calculé le rapport S/B, le DSP-A1 garde un résultat de test, dans cet exemple les données représentant une seule valeur à point-flottant du rapport S/B égal à 93,5 dB. Le DSP-A1 500 peut calculer d'autres relations intéressantes s'il en a reçu l'instruction de l'utilisateur au cours de la préparation, comme par exemple la gamme dynamique exempte de parasites, la distorsion harmonique totale, etc. Le rapport S/B est le rapport entre la puissance sur la fréquence fondamentale M et la puissance de toutes les autres composantes spectrales de 1 à N, en excluant typiquement la composante continue (DC). La distorsion harmonique totale est le rapport de la puissance sur la fréquence fondamentale M à la puissance sur les harmoniques de la fréquence fondamentale, par exemple, le rapport de la puissance sur fO à la somme de la puissance sur 2fO, 3fO et 4FO. La gamme dynamique exempte de parasites est le rapport entre la puissance du signal fondamental et la puissance de la

prochaine composante spectrale la plus grande.

Pendant que le convertisseur N/A du codec est en cours de test sur la voie analogique 1, le convertisseur A/N est simultanément testé sur la voie analogique 2. Les données numériques représentant un signal sinusoidal sont appliquées par un séquenceur de sources analogiques 350 sur le passage D2 à la source de formes de signaux 380. La source de formes de signaux applique un signal sinusoidal analogique correspondant au convertisseur A/N du DUT sur le passage F2. La sortie du convertisseur A/N est constituée par des données numériques qui sont appliquées par le passage G2 et l'électronique des groupements de broches numériques à l'électronique 425 des groupements de broches numériques. Dans l'électronique 425 des groupements de broches numériques, les données numériques sont comparées à des seuils logiques et échantillonnées aux instants appropriés, en utilisant les informations de seuil et de chronologie définies par l'utilisateur pendant la préparation du système. Les données numériques résultantes sur le passage 12 sont typiquement des données JJ brouillées avec des bits en désordre parce que la carte de chargement est de préférence étudiée pour connecter chaque broche de DUT à la broche la plus proche du testeur sans croiser les passages des signaux. Les données brouillées avec des bits en désordre sur le passage 12 sont remises en ordre par le multiplexeur 430 de défaut-H et le multiplexeur analogique 435, les multiplexeurs ayant été configurés de manière appropriée pendant la préparation du système. Les données remises en ordre sur le passage J2 sont converties dans le séquenceur de mesures analogiques 355 en un format IEEE à point-flottant, format préféré pour les opérations du DSP, et appliquées au DSP-A2 500 par le passage K2, la super plate-forme 445 et le passage L2. Le DSP-A2 500 effectue une transformée rapide de Fourier sur les données et calcule le rapport S/B et d'autres paramètres définis par l'utilisateur. Après le calcul du rapport S/B, le DSP-A2 garde un résultat de test, dans cet exemple un seul nombre à point-flottant

représentant la valeur du rapport S/B égal à 97,3 dB.

Une fois leurs opérations terminées, le DSP-A1 et le DSP-A2 en informent chacun la CPU 805. Une fois interrogés par la CPU 805, le DSP-A1 et le DSP-A2 transfèrent les valeurs des rapports S/B à la CPU 805, laquelle contrôle alors les valeurs des rapports S/B par rapport aux limites de test établies par l'utilisateur pendant la préparation du système. La CPU 805 détermine si le codec est dans les limites et s'il a réussi le test ou s'il est hors limites et n'a pas réussi le test. Si le testeur comprend quatre voies analogiques, comme décrit dans la forme de réalisation, le côté émission et le côté réception de deux codec de ce type peuvent être testés simultanément. De même, n'importe quelle combinaison d'un maximum de quatre

convertisseurs A/N et N/A peut être testée en même temps.

La figure 31 représente les principaux signaux fonctionnels au cours d'un test d'erreur de bit d'un

modem, que l'on appelle quelquefois test de taux-d'erreur-

de-bit d'un modem. Le DUT, un modem, doit être excité par un signal analogique et sa sortie vérifiée pour rechercher les erreurs. On suppose que des informations appropriées de préparation ont été délivrées aux éléments du système de test avant le début du test. Pendant la préparation, des données représentant des segments de formes de signaux sont mémorisées dans la mémoire du séquenceur de sources analogiques 350, de manière que des données représentant une forme de signal soient produites par le séquenceur de sources analogiques 350 en réponse aux pointeurs de trame arrivant du DSP-B 505. Pendant ce test, le séquenceur de sources analogiques 350 fonctionne en mode d'adresses DSP, si bien qu'au moment o le DSP-B1 505 génère une séquence définie par l'utilisateur de pointeurs de trame (a,b,b,a etc.) sur le passage B1, le séquenceur de sources analogiques délivre sur le passage Dl des données représentant la séquence correspondante de segments de formes de signaux. Les données sur le passage D1 sont transformées par la source de formes de signaux 380 en un signal analogique qu'elle applique au DUT sur le passage Fl. Dans l'exemple représenté, le DUT est excité par un signal commuté par décalage-de-fréquence (FSK), bien que la même technique d'adressage du DSP soit utilisable pour générer des signaux commutés par décalage-de-phase, à niveaux multiples, modulés en quadrature ou autres. Le DUT convertit le signal analogique appliqué en mots numériques qui sont appliqués par le passage G1 et l'électronique 420 des broches numériques à l'électronique 420 des groupements de broches numériques à l'électronique 425 des groupements de broches numériques. Au cours de ce test, les valeurs attendues des mots numériques auront été mémorisées dans l'électronique 425 des groupements de broches pendant la préparation du système de test. Ces valeurs attendues sont les mêmes que la configuration définie par l'utilisateur et utilisée pour former le signal analogique destiné au DUT. L'électronique 425 des groupements de broches numériques compare les mots numériques venant du DUT aux valeurs attendues en temps réel comme dans le testeur standard ITS 9000FX et peut positionner un indicateur de défaut matériel détecté quand une erreur est détectée. Selon la façon dont l'utilisateur a préparé le testeur, le test se termine quand l'indicateur de défaut détecté est positionné ou peut continuer pour collecter des données supplémentaires nécessaires à la mise au point. L'indicateur de défaut détecté et/ou les données utilisées pour la mise au point peuvent être envoyés à la CPU 805 par les HSI 840 et VTI 828 à la fin du test. La CPU 805 détermine d'après l'indicateur et/ou d'après les données si le DUT a ou non

réussi le test des erreurs de bits.

Le testeur à signaux mélangés de la présente invention convient aussi pour conduire un test de précision de transition sur le bord du code d'une boucle d'asservissement du convertisseur A/N. Le convertisseur A/N comprend un nombre infini de valeurs d'entrée analogiques possibles dans une gamme continue, mais seulement un nombre discret de valeurs numériques de sorties. Pour caractériser correctement un convertisseur A/N, il faut connaître chacune des tensions d'entrée qui fait transiter la sortie d'un code au suivant. Un procédé de détermination des tensions de transition de bord de code consiste à appliquer des tensions au DUT et à

surveiller sa réponse.

La figure 32 représente un déroulement primaire des signaux sur une voie analogique pendant la conduite d'un test de ce type. Le but est de trouver la tension analogique d'entrée z qui doit être appliquée au DUT pour créer à la sortie du DUT un code numérique souhaité DATAz du côté positif de la transition à mesurer. Les valeurs de HighLimit et LowLimit (limite haute et limite basse) sont définies par l'utilisateur pour les valeurs analogiques à appliquer au DUT. La valeur x(n) est la tension analogique qui est appliquée au DUT pendant une itération donnée n de la procédure de test. Les valeurs Z+E et z-E sont des limites définies par l'utilisateur d'une bande d'erreur acceptable sur la valeur déterminée de z (c'est-à-dire,

que s est la résolution acceptable pour la mesure de z).

La variable. w est un indicateur de polarité (ayant une valeur de + 1 ou -1) qui indique si la valeur suivante de x(n) à appliquer au DUT doit être augmentée ou diminuée par rapport à l'itération précédente, c'est-à- dire, si en appliquant la valeur actuelle x(n) au DUT on obtient un code de sortie qui est au-dessus ou au-dessous du code souhaité de transition DATAz. La valeur y(n) est une moyenne mobile des valeurs de x(n) appliquées au DUT pendant les K derniers passages, o K est un nombre d'itérations défini par l'utilisateur pour la moyenne mobile. On suppose que le système de test a été initialisé selon les instructions de l'utilisateur avant le début du test. En référence à la figure 32, la procédure commence lorsque la variable x(0) est positionnée à une valeur représentant une valeur z0 estimée par l'utilisateur légèrement au-dessus ou au-dessous de la valeur inconnue

de z, et lorsque les variables w et n sont initialisées.

Par exemple, si la variable x(0) est positionnée par l'utilisateur à une valeur légèrement inférieure à la valeur attendue de z, la variable w est positionnée sur 1 pour indiquer qu'on s'attend à ce que z soit supérieur à la valeur initiale de x(0). La variable n est initialisée sur 0 pour indiquer qu'il s'agit là de la Oième itération de la boucle de test. Le DSP-B1 505 délivre des données représentant une valeur x(1) sur le passage B1 au séquenceur de sources analogiques 350. Pour ce test, le es séquenceur de sources 350 est en mode de traversée, si bien que les données le traversent sans être modifiées jusqu'au passage du signal Dl et sont ainsi appliquées à la source de formes de signaux 380. La source de formes de signaux 380 convertit les données en une tension analogique discrète x(1) et applique la valeur au DUT 290 sur le passage Fl. Le DUT convertit la tension analogique appliquée x(1) en un code numérique formaté sur le passage Gl. Ce code numérique est transmis à travers l'électronique des broches numériques 420, sans être formaté par l'électronique des groupements de broches numériques 425, traverse les multiplexeurs 430 et 435, et arrive sous forme d'un flux de données série à un séquenceur de mesures analogiques 355. Le séquenceur de mesures analogiques 355 convertit les données série en données parallèles dans le conditionneur de données 482,

* convertit les données parallèles en un format IEE à point-

flottant dans le formateur 484, et applique la représentation à point-flottant de la sortie du DUT sur le passage Ki. La représentation à point-flottant (DATAn) traverse la super plate-forme 445 et arrive par le passage L1 au DSP-Al 500, dans lequel elle est comparée à la transition de code intéressante DATAz. Si la valeur du code DATAn pour cette itération n est supérieure ou égale à la valeur de la transition de code DATAz, alors w est positionné sur -1 pour l'itération suivante. Si la valeur du code DATA, est inférieure à la transition de code DATAz, alors w est positionné sur +1 pour l'itération suivante. Le DSP-A1 500 transmet la valeur de w à la mémoire 535 sur le passage Ml, dans laquelle elle est accessible au DSP-Bl 505. Le DSP-Bl 505 intègre les valeurs de x(n) à chaque itération, en tenant compte de la polarité de la variable w, par exemple, x(n) = x(n-l) + A w, o A est une variable définie par l'utilisateur qui décide de combien la valeur de x(n) sera incrémentée d'une itération de la boucle de test à la suivante. La valeur A peut être une valeur constante, mais elle est de préférence déterminée par un algorithme approprié qui permet initialement de faire varier la valeur de x(n) par pas importants jusqu'à ce que la valeur de z soit encadrée, et qui réduit progressivement la dimension des pas pour s'assurer que la valeur de z sera déterminée avec une résolution acceptable par l'utilisateur. Un tel algorithme à dimension de pas variable peut diminuer le nombre des itérations nécessaires pour obtenir le résultat de test avec une résolution donnée. Le DSP-B1 505 garde aussi une moyenne mobile y(n) des tensions analogiques x(n) appliquées au DUT pendant les K derniers passages,

par exemple,:

y(n)=[] - x(n-k) K k.

ou k est l'index de sommation.

Le DSP-B1 incrémente alors la valeur de n, et sort de la boucle de test si la moyenne mobile a été déplacée d'une valeur inférieure à la résolution définie par l'utilisateur, c'est-à-dire: sortir de la boucle si (Iy(n)-y(n-1) I<s. Si la moyenne mobile n'est pas dans la résolution définie par l'utilisateur, le DSP-B1 envoie une représentation numérique de la valeur mise à jour de x(n) par le passage B1 au séquenceur de sources analogiques 350. Le déroulement en boucle est répété jusqu'à ce que le DSP-B1 sorte de la boucle de test. Après sa sortie de la boucle, le DSP-B1 transmet la valeur de y(n) à la CPU 805

du testeur.

S'il fallait surveiller la tension au cours du temps sur un passage de signal F1 pendant plusieurs passages sur la boucle de déroulement, la tension aurait tendance à augmenter jusqu'à dépasser la valeur z, puis à diminuer

jusqu'à passer sous la valeur z, et ainsi de suite. C'est- à-dire que la tension sur le passage de signal F1 pendant plusieurs

passages paraîtrait osciller autour de la tension de transition de code z, sensiblement à la manière d'une onde en dent de scie d'amplitude progressivement décroissante. Quand ce signal de tension se stabilise autour de z dans la limite de résolution définie par l'utilisateur, comme indiqué par une moyenne mobile stabilisée y(n), la valeur de y(n) peut être considérée

comme la tension de transition de bord de code.

Claims (8)

REVENDICATIONS

1. Appareil pour tester un dispositif en cours de test (DUT) à circuits intégrés à signaux mélangés comprenant: a. une horloge maître 250; b. une pluralité de voies numériques, chaque voie numérique ayant i. des groupements de broches numériques 310, 315 pour recevoir une référence chronologique de l'horloge maître 250 et pour communiquer avec l'électronique des broches numériques; ii. une électronique de broches numériques 325, 330 communiquant avec les groupements de broches numériques pour appliquer des signaux numériques à un DUT 290 et en recevoir des signaux numériques; et c. une pluralité de voies analogiques, chaque voie analogique comprenant i. un séquenceur de sources analogiques 350 sous la commande d'un module DSP(*40 pour générer des représentations numériques de signaux analogiques à appliquer au DUT 290; ii. une électronique de broches analogiques 345 répondant au séquenceur de sources analogiques 350 pour appliquer des signaux analogiques au DUT 290 et pour recevoir des signaux analogiques d'un DUT 290; iii. séquenceur de mesures analogiques 350 répondant à l'électronique des broches analogiques 350 pour préparer des représentations numériques de signaux analogiques produits par le DUT 290; et iv. un module DSP programmable 340 pour traiter des représentations des signaux analogiques mémorisés dans le séquenceur de mesures analogiques 355 et pour appliquer des informations de commande au séquenceur de sources

analogiques 350.

(*) Processeur de signaux analogiques

2. Appareil selon la revendication 1, dans lequel le module DSP 340 comprend un premier DSP 500, un second DSP 505, et au moins une mémoire 530, 535 accessible au

premier DSP 500 et au second DSP 505.

3. Appareil selon la revendication 2, dans lequel le premier DSP 500 est programmé pour recevoir des représentations numériques des signaux analogiques préparés par le séquenceur de mesures analogiques 355, traiter les représenter numériques des signaux analogiques pour obtenir un résultat, et mémoriser le résultat dans ladite mémoire, et dans lequel le second DSP 505 est programmé pour accéder au résultat mémorisé dans ladite mémoire et commander le séquenceur de sources analogiques

en fonction dudit résultat.

4. Appareil selon la revendication 2, dans lequel ladite mémoire au moins est constituée par une mémoire

générale 535.

5. Appareil selon la revendication 2, dans lequel ladite mémoire au moins comprend une mémoire entre-DSP(*) de

type premier-entré-premier sorti 530.

6. Appareil selon la revendication 2, dans lequel le module DSP 340 comprend encore une mémoire de données 520 et une mémoire de programmes 550 en communication avec le premier DSP 500, et une mémoire de données 525 ainsi qu'une mémoire de programmes 555 en communication avec le

second DSP 505.

7. Appareil selon la revendication 1, dans lequel le module DSP 3470 comprend un processeur de DSP 440, une première mémoire 460, une seconde mémoire 465, et un commutateur à positions multiples 455 servant dans sa première position à faire passer sélectivement des données de saisie venant du séquenceur de mesures analogiques 355 pour les mémoriser dans la première mémoire 460 tandis que les données contenues dans la seconde mémoire 465 sont accessibles au processeur 440 du DSP, et le commutateur

(*) 500, 505

455 servant dans une seconde position à faire passer sélectivement les données venant du séquenceur de mesures analogiques 355 pour les mémoriser dans la seconde mémoire 465 pendant que les données contenues dans la première mémoire 460 sont accessibles au processeur 440 du DSP.

8. Appareil selon la revendication 7, dans lequel le processeur 440 du DSP comprend un premier DSP 500, un second DSP 505, et au moins une mémoire 530, 535

accessible au premier DSP 500 et au second DSP 505.