KR101050111B1 - 자동 테스트 시스템의 차등 신호 발생 장치 및 그 방법 - Google Patents
자동 테스트 시스템의 차등 신호 발생 장치 및 그 방법 Download PDFInfo
- Publication number
- KR101050111B1 KR101050111B1 KR1020080134400A KR20080134400A KR101050111B1 KR 101050111 B1 KR101050111 B1 KR 101050111B1 KR 1020080134400 A KR1020080134400 A KR 1020080134400A KR 20080134400 A KR20080134400 A KR 20080134400A KR 101050111 B1 KR101050111 B1 KR 101050111B1
- Authority
- KR
- South Korea
- Prior art keywords
- digital signal
- ate
- differential
- dut
- signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 ATE가 발생하는 싱글 디지털 신호를 기반으로 신호 변환부가 차등 디지털 신호를 생성하여 DUT에 인가할 수 있도록 함에 의해, ATE에서 발생하는 싱글 디지털 신호를 기반으로, ATE는 싱글 디지털 신호만을 발생하여 차등 디지털 신호를 생성할 수 있으므로, 별도의 디지털 채널을 통해 차등 디지털 신호를 발생시키는 기능이 부가되지 않는 통상 ATE를 사용할 수 있도록 하여, 자동 시험 시스템의 구축 비용을 감소시킬 수 있으며, ATE에서 발생되는 싱글 디지털 신호를 기반으로 완전한 차등 디지털 신호를 생성하여 DUT로 인가할 수 있으므로, 정확한 테스트 및 측정이 가능하도록 하는 것이다.
Description
본 발명은 자동 테스트 시스템의 차등 신호 발생 장치 및 그 방법에 대한 것으로, 더욱 상세하게는, ATE에서 발생하는 싱글 디지털 신호를 기반으로, ATE는 싱글 디지털 신호만을 발생하여 차등 디지털 신호를 생성할 수 있으므로, 별도의 디지털 채널을 통해 차등 디지털 신호를 발생시키는 기능이 부가되지 않는 통상 ATE를 사용할 수 있으므로, 자동 시험 시스템의 구축 비용을 감소시킬 수 있으며, ATE에서 발생되는 싱글 디지털 신호를 기반으로 완전한 차등 디지털 신호를 생성하여 DUT로 인가할 수 있으므로, 정확한 테스트 및 측정이 가능한 자동 테스트 시스템의 차등 신호 발생 장치 및 그 방법에 대한 것이다.
반도체 장치의 시험 장치는 집적 회로를 포함하여 다양한 형식의 반도체 장치를 시험한다. 집적 회로는 사용자들의 영역에서 적절히 기능하는가를 확인하기 위해 시험하며, 집적 회로는 개별적으로 시험되기 때문에, 반도체 장치의 시험 장치는 낮은 제조 시험 비용으로 집적 회로를 정확히 시험하는 것이 바람직하다.
생산 프로세스 과정 중에 집적 회로는 웨이퍼 형태 또는 패키지 형태로 시험 되며, 웨이퍼 형태에서는 시험될 집적 회로(피시험 장치, 즉 DUT(device-under-test)라 함)와 반도체 장치의 시험 장치(자동 시험 장비, 즉 ATE(automatic test equipment)라 함) 사이에서의 임시적인 전기적 접촉을 형성하기 위하여 프로브 카드(테스트 보드)가 사용된다.
웨이퍼 형태에서의 시험이 완료된 후에는 집적 회로는 패키징되고 시험된다. 패키지 형태에서의 시험에는 DUT와 ATE 사이의 인터페이스(interface)로서 퍼포먼스 보드(performance board), 즉 실장 보드(load board)(테스트 보드)가 포함되며, 상기 실장 보드는 상기 ATE에 직접 장착되는 다층 인쇄 회로 기판으로, DUT는 시험을 위한 전기적 접촉을 형성하기 위하여 상기 실장 보드의 소켓에 삽입된다.
이와 같은 자동 시험 시스템에서 ATE(Automatic Test Equipment)를 사용한 DUT(Device Under Test) 테스트 중에서 차등 디지털(Differential digital) 신호를 DUT의 2개의 입력 핀에 인가해야하는 경우가 있다.
도 1은 자동 시험 시스템의 개괄적인 시스템 블록 도면이고, 도 2는 자동 시험 시스템의 차등 신호 입력 방식을 예시한 도면이다.
도 1 및 도 2를 참조하면, ATE(30)는 DUT(10)로 인가할 차등 디지털 신호를 생성하여, 테스트 보드(20)로 전기적으로 연결되는 DUT(10)로 전송하여 테스트하게 된다.
그러나, 현재 ATE(30) 중에서 차등 디지털 신호를 발생하는 장비는 거의 없으며, 일부 장비에서는 장비 내부에서 2개의 디지털 채널(digitla channel)(ch1, ch2)을 통해 차등 디지털 신호를 발생하고 있다.
ATE(30)에서 발생되는 차등 디지털 신호는 테스트 보드(20)를 거치면서 신호 왜곡, 노이즈 등이 발생하여 ATE(30)에서 완전한 차등 디지털 신호를 발생한 경우라도 DUT(10)에 인가되는 차등 디지털 신호는 불완전해진다.
따라서, 자동 시험 시스템에서 차등 디지털 신호를 통한 테스트 및 DUT(10)의 측정이 불가능하다.
그러므로, 자동 시험 시스템에서 DUT(10)에 완전한 차등 디지털 신호를 인가할 수 있는 방식이 제안되어야만 정확한 테스트 및 측정이 이루어 질 수 있다.
본 발명은 상술한 필요성을 충족시키기 위해 제안되는 것으로, 자동 시험 시스템에서 완전한 차등 디지털 신호를 피시험 장비(DUT)로 인가할 수 있는 자동 테스트 시스템의 차등 신호 발생 장치 및 그 방법을 제공하는 데 그 목적이 있다.
그리고, 본 발명은 자동 시험 시스템의 자동 시험 장비(ATE)에서 발생되는 싱글 신호를 기반으로 완전한 차등 디지털 신호를 생성하여 피시험 장비에 인가할 수 있는 자동 테스트 시스템의 차등 신호 발생 장치 및 그 방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 일측면에 따른 자동 시험 시스템의 차등 신호 발생 장치는, 제1 싱글 디지털 신호를 발생시키는 ATE(automatic test equipment)와, 상기 ATE로부터 발생되는 상기 제1 싱글 디지털 신호와, 상기 싱글 디지털 신호의 극성을 반전시킨 제2 싱글 디지털 신호를 기반으로 완전한 차등 디지털 신호를 생성하는 신호 변환부와, 상기 신호 변환부에서 생성되는 상기 차등 디지털 신호를 인가받는 DUT(Device Under Test)를 포함한다.
상기 자동 시험 시스템의 차등 신호 발생 장치는, 상기 ATE로부터 발생되는 신호를 상기 DUT로 전송하는 테스트 보드를 더 포함한다.
상기 신호 변환부는, 테스트 보드 상에 상기 DUT에 가까운 영역에 구현되거나, 별도의 보드로 구현되어, 상기 테스트 보드와 DUT 사이에 위치하는 것이 바람 직하다.
본 발명의 다른 측면에 따른 자동 시험 시스템의 차등 신호 발생 장치는, 제1 싱글 디지털 신호를 발생시키는 ATE(automatic test equipment)와, 상기 ATE로부터 발생되는 상기 제1 싱글 디지털 신호와, 상기 싱글 디지털 신호의 극성을 반전시킨 제2 싱글 디지털 신호를 기반으로 완전한 차등 디지털 신호를 생성하는 테스트 보드와, 상기 테스트 보드에서 생성되는 상기 차등 디지털 신호를 인가받는 DUT(Device Under Test)를 포함한다.
상기 테스트 보드는, 상기 ATE로부터 발생되는 상기 제1 싱글 디지털 신호를 기반으로 상기 차등 디지털 신호를 생성하는 신호 변환부를 포함한다.
본 발명의 또 다른 측면에 따른 자동 시험 시스템의 차등 신호 발생 방법은, ATE가 제1 싱글 디지털 신호를 발생시키는 단계와, 신호 변환부가 상기 ATE로부터 발생되는 상기 제1 싱글 디지털 신호와, 상기 싱글 디지털 신호의 극성을 반전시킨 제2 싱글 디지털 신호를 기반으로 완전한 차등 디지털 신호를 생성하는 단계와, 상기 신호 발생부가 상기 차등 디지털 신호를 DUT에 인가하는 단계와, 상기 ATE가 상기 DUT에 인가되는 차등 디지털 신호를 기반으로 테스트 및 측정하는 단계를 포함한다.
상술한 본 발명에 따르면, ATE에서 발생하는 싱글 디지털 신호를 기반으로, 신호 변환부가 차등 디지털 신호를 생성함에 의해 ATE는 싱글 디지털 신호만을 발생하므로, 별도의 디지털 채널을 통해 차등 디지털 신호를 발생시키는 기능이 부가 되지 않는 통상 ATE를 사용할 수 있으므로, 자동 시험 시스템의 구축 비용을 감소시킬 수 있다.
그리고, 신호 변환부가 ATE에서 발생되는 싱글 디지털 신호를 기반으로 완전한 차등 디지털 신호를 생성하여 DUT로 인가할 수 있으므로, 정확한 테스트 및 측정이 가능하다.
이하 본 발명에 따른 자동 테스트 시스템의 차등 신호 발생 장치 및 그 방법을 첨부한 도면을 참조하여 상세 설명하고, 본 발명의 주된 기술 내용을 흐리거나, 주지된 기술 내용에 대한 상세 설명은 생략한다.
도 3 및 도 4는 본 발명의 바람직한 실시예에 따른 자동 시험 시스템을 설명하기 위한 블록 도면이고, 도 5는 자동 시험 시스템의 차등 신호 입력 방식을 예시한 도면이다.
도 3 내지 도 5를 참조하면, 본 발명에 따른 자동 시험 시스템은 피시험 장비인 DUT(100)와, 자동 시험 장비인 ATE(300)가 DUT용 테스트 보드(200)를 통해 연결된다.
ATE(300)는 DUT(100)에 차등 디지털 신호를 인가하여 테스트해야 하는 경우에 싱글 디지털 신호를 발생시켜 테스트 보드(200)로 입력하고, 테스트 보드(200)의 신호 변환부(210)는 싱글 디지털 신호를 차등 디지털 신호로 변환한다. 즉 신호 변환부(210)는 ATE(300)로부터 입력되는 제1 싱글 디지털 신호와, 싱글 디지털 신호의 극성을 반전시킨 제2 싱글 디지털 신호를 기반으로 완전한 차등 디지털 신호 를 생성한다.
그리고, 신호 변환부(210)는 차등 디지털 신호를 DUT(100)로 인가한다.
한편, 도 3 및 도 4에 도시된 바와 같이, 싱글 디지털 신호를 기반으로 차등 디지털 신호를 생성하는 신호 변환부(210, 210')는 테스트 보드(200) 상에 DUT(100)에 가까운 영역에 구현되거나, 테스트 보드(200)와 DUT(100) 사이에 별도의 보드로 구현될 수 있다.
즉, 신호 변환부(210)는 테스트 보드(200) 내에 다양한 종류의 회로 소자로 구현되거나, 별도의 보드 상에 신호 변환부(210')를 구현하여 테스트 보드(200)와 DUT(100) 사이에 배치할 수 있으며, 신호 변환부(210)의 구현 방식은 자동 시험 시스템의 테스트 환경 및 시스템 구축 비용 등을 고려하여 결정할 수 있다.
도 6은 본 발명에 따른 자동 시험 시스템의 차등 신호 발생 방법을 설명하기 위한 플로챠트이다.
도 6을 참조하면, 자동 시험 시스템의 ATE(300)는 DUT(100)에 차등 디지털 신호를 인가하여 테스트 및 측정해야 하는 경우, 싱글 디지털 신호를 발생하여 테스트 보드(200)로 인가한다(S 100).
테스트 보드(200) 상에 위치하는 신호 변환부(210) 또는 테스트 보드(200)와 DUT(100) 사이에 위치하는 신호 변환부(210')는 ATE(300)로부터 입력되는 제1 싱글 디지털 신호와, 싱글 디지털 신호의 극성을 반전시킨 제2 싱글 디지털 신호를 기반으로 완전한 차등 디지털 신호를 생성한다(S 110).
그리고, 신호 변환부(210)는 생성되는 차등 디지털 신호를 DUT(100)로 인가 한다(S 120).
ATE(300)는 DUT(100)로 인가되는 완전한 차등 디지털 신호를 기반으로 DUT(100)를 테스트 및 측정한다(S 130).
따라서, 본 발명에 따른 자동 시험 시스템은 신호 변환부(210)가 ATE(300)에서 발생되는 싱글 디지털 신호를 기반으로 DUT(100)에서 가까운 영역에서 완전한 차등 디지털 신호로 변환시켜 DUT(100)에 인가하므로, 테스트 보드(200)의 신호 선을 거치면서 발생될 수 있는 노이즈, 신호 감쇄 또는 신호 왜곡 등으로 인해 차등 디지털 신호가 불완전해지는 문제를 미연에 방지할 수 있다.
또한, ATE(300)는 싱글 디지털 신호를 발생하므로, 별도의 디지털 채널을 통해 차등 디지털 신호를 발생시키는 기능이 부가되지 않는 통상 ATE를 사용할 수 있으므로, 자동 시험 시스템의 구축 비용을 감소시킬 수 있다.
결과적으로, 자동 시험 시스템이 차등 디지털 신호를 통해 DUT(100)를 테스트 및 측정해야 하는 경우, 신호 변환부(210)가 ATE(300)에서 발생되는 싱글 디지털 신호를 기반으로 완전한 차등 디지털 신호를 생성하여 DUT(100)로 인가할 수 있으므로, 정확한 테스트 및 측정이 가능하고, 통상의 ATE(300)를 이용하여 자동 시험 시스템을 구현할 수 있으므로, 시스템 구축 비용을 최소화할 수 있다.
이상에서 본 발명은 기재된 구체 예에 대해서만 상세히 설명하였지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도 1은 자동 시험 시스템의 개괄적인 시스템 블록 도면.
도 2는 자동 시험 시스템의 차등 신호 입력 방식을 예시한 도면.
도 3 및 도 4는 본 발명의 바람직한 실시예에 따른 자동 시험 시스템을 설명하기 위한 블록 도면.
도 5는 자동 시험 시스템의 차등 신호 입력 방식을 예시한 도면.
도 6은 본 발명에 따른 자동 시험 시스템의 차등 신호 발생 방법을 설명하기 위한 플로챠트.
**도면의 주요부분에 대한 부호의 설명**
100 : DUT(Device Under Test) 200 : 테스트 보드
210, 210' : 신호 변환부 300 : ATE(automatic test equipment)
Claims (6)
- 자동 시험 시스템에 있어서,제1 싱글 디지털 신호를 발생시키는 ATE(automatic test equipment)와,상기 ATE로부터 발생되는 상기 제1 싱글 디지털 신호와, 상기 제1 싱글 디지털 신호의 극성을 반전시켜 생성한 제2 싱글 디지털 신호를 기반으로 차등 디지털 신호를 생성하는 신호 변환부와,상기 신호 변환부에서 생성되는 상기 차등 디지털 신호를 인가받는 DUT(Device Under Test)를 포함하는 자동 시험 시스템의 차등 신호 발생 장치.
- 제1 항에 있어서,상기 ATE로부터 발생되는 신호를 상기 DUT로 전송하는 테스트 보드를 더 포함하는 자동 시험 시스템의 차등 신호 발생 장치.
- 제1 항에 있어서, 상기 신호 변환부는,테스트 보드 상에 상기 DUT에 가까운 영역에 구현되거나, 별도의 보드로 구현되어, 상기 테스트 보드와 DUT 사이에 위치하는 것을 특징으로 하는 자동 시험 시스템의 차등 신호 발생 장치.
- 자동 시험 시스템에 있어서,제1 싱글 디지털 신호를 발생시키는 ATE(automatic test equipment)와,상기 ATE로부터 발생되는 상기 제1 싱글 디지털 신호와, 상기 제1 싱글 디지털 신호의 극성을 반전시켜 생성한 제2 싱글 디지털 신호를 기반으로 완전한 차등 디지털 신호를 생성하는 테스트 보드와,상기 테스트 보드에서 생성되는 상기 차등 디지털 신호를 인가받는 DUT(Device Under Test)를 포함하는 자동 시험 시스템의 차등 신호 발생 장치.
- 제4 항에 있어서, 상기 테스트 보드는,상기 ATE로부터 발생되는 상기 제1 싱글 디지털 신호를 기반으로 상기 차등 디지털 신호를 생성하는 신호 변환부를 포함하는 자동 시험 시스템의 차등 신호 발생 장치.
- 자동 시험 시스템의 차등 신호 발생 방법에 있어서,ATE가 제1 싱글 디지털 신호를 발생시키는 단계와,신호 변환부가 상기 ATE로부터 발생되는 상기 제1 싱글 디지털 신호와, 상기 제1 싱글 디지털 신호의 극성을 반전시켜 생성한 제2 싱글 디지털 신호를 기반으로 완전한 차등 디지털 신호를 생성하는 단계와,상기 신호 발생부가 상기 차등 디지털 신호를 DUT에 인가하는 단계와,상기 ATE가 상기 DUT에 인가되는 차등 디지털 신호를 기반으로 테스트 및 측정하는 단계를 포함하는 자동 시험 시스템의 차등 신호 발생 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080134400A KR101050111B1 (ko) | 2008-12-26 | 2008-12-26 | 자동 테스트 시스템의 차등 신호 발생 장치 및 그 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080134400A KR101050111B1 (ko) | 2008-12-26 | 2008-12-26 | 자동 테스트 시스템의 차등 신호 발생 장치 및 그 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100076380A KR20100076380A (ko) | 2010-07-06 |
KR101050111B1 true KR101050111B1 (ko) | 2011-07-19 |
Family
ID=42638109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080134400A KR101050111B1 (ko) | 2008-12-26 | 2008-12-26 | 자동 테스트 시스템의 차등 신호 발생 장치 및 그 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101050111B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103678066A (zh) * | 2013-12-18 | 2014-03-26 | 北京航天测控技术有限公司 | 测试信号集的测试方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100413075B1 (ko) | 1995-08-01 | 2004-03-26 | 슐럼버거 테크놀로지즈, 아이엔씨. | 혼합신호vlsi테스터용아날로그채널 |
KR20070116666A (ko) * | 2005-04-29 | 2007-12-10 | 베리지 (싱가포르) 피티이. 엘티디. | 양방향 데이터 전송을 위한 통신 회로, 이를 포함하는 자동 테스트 장치 및 양방향 데이터 전송 방법 |
KR20080039840A (ko) * | 2005-07-29 | 2008-05-07 | 테라다인 인코퍼레이티드 | 프로그래머블 핀 일렉트로닉스 구동기 |
-
2008
- 2008-12-26 KR KR1020080134400A patent/KR101050111B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100413075B1 (ko) | 1995-08-01 | 2004-03-26 | 슐럼버거 테크놀로지즈, 아이엔씨. | 혼합신호vlsi테스터용아날로그채널 |
KR20070116666A (ko) * | 2005-04-29 | 2007-12-10 | 베리지 (싱가포르) 피티이. 엘티디. | 양방향 데이터 전송을 위한 통신 회로, 이를 포함하는 자동 테스트 장치 및 양방향 데이터 전송 방법 |
KR20080039840A (ko) * | 2005-07-29 | 2008-05-07 | 테라다인 인코퍼레이티드 | 프로그래머블 핀 일렉트로닉스 구동기 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103678066A (zh) * | 2013-12-18 | 2014-03-26 | 北京航天测控技术有限公司 | 测试信号集的测试方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20100076380A (ko) | 2010-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7032151B2 (en) | Systems and methods for testing integrated circuits | |
US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
CN108572310B (zh) | 电路测试方法 | |
JP2014515095A (ja) | 無線プローブカード検証システム及び方法 | |
JP5411872B2 (ja) | デバイス、試験装置及び試験方法 | |
US8593166B2 (en) | Semiconductor wafer, semiconductor circuit, substrate for testing and test system | |
US5256964A (en) | Tester calibration verification device | |
KR101050111B1 (ko) | 자동 테스트 시스템의 차등 신호 발생 장치 및 그 방법 | |
US7688087B2 (en) | Test apparatus | |
US7453932B2 (en) | Test device and setting method | |
CN102128991B (zh) | 一种老化测试装置及测试方法 | |
US7526690B2 (en) | Semiconductor device-testing apparatus | |
KR100882425B1 (ko) | 멀티 사이트 테스트용 프로브카드 | |
JP2009156580A (ja) | 入力容量測定回路 | |
KR101297657B1 (ko) | 반도체 테스트 스위치 회로 | |
JP7042542B2 (ja) | Mosfetのテスト方法 | |
US20230128364A1 (en) | Testing method and testing system | |
US20070132472A1 (en) | Semiconductor integrated circuit and method for testing the same | |
JP2000206193A (ja) | 集積半導体回路 | |
KR19990035741U (ko) | 내부 메모리를 이용한 피측정디바이스 테스트 장치 | |
KR100936243B1 (ko) | 신호 측정 장치 및 방법 | |
Grout | Automatic Test Equipment (ATE) and Production Test | |
EP2533062A1 (en) | A radio frequency integrated circuit | |
JP2013024729A (ja) | 半導体試験装置における電気長測定方法 | |
CN117990962A (zh) | 探针卡以及芯片测试系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |