CN108572310B - 电路测试方法 - Google Patents

电路测试方法 Download PDF

Info

Publication number
CN108572310B
CN108572310B CN201710235595.2A CN201710235595A CN108572310B CN 108572310 B CN108572310 B CN 108572310B CN 201710235595 A CN201710235595 A CN 201710235595A CN 108572310 B CN108572310 B CN 108572310B
Authority
CN
China
Prior art keywords
tested
testing
pin
diode
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710235595.2A
Other languages
English (en)
Other versions
CN108572310A (zh
Inventor
郭宏森
陈德威
张宏盛
关明琬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN108572310A publication Critical patent/CN108572310A/zh
Application granted granted Critical
Publication of CN108572310B publication Critical patent/CN108572310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种电路测试方法,适用一待测元件。电路测试方法包括：将待测元件中的多个电源引脚耦接至一接地或者施加零伏特至待测元件中的电源引脚；在待测元件的多个信号引脚中的一第一信号引脚上，施加一测试电压；以及测量待测元件的信号引脚中的一第二信号引脚上的电流，并据以判断待测元件是否具有漏电流。

Description

电路测试方法
技术领域
本发明有关于一种电路测试方法；特别有关于一种封装后的集成电路的测试方法。
背景技术
由于集成电路的操作速度越来越快，且结构越来越复杂，输出输入引脚的数目也因此大量增加，造成集成电路的路径复杂度增加。为了因应这样的复杂度，晶粒通常会导入测试模式，以在封装前进行对本身的电路进行测试，进而避免路径上的短路或者其他疏失造成电路的失效。
另外，随着集成电路复杂度的增加以及产品面积的限制，晶粒会被堆迭封装使得集成电路的体积缩小并且提升集成电路的性能。然而，晶粒被封装或者堆迭后，其本身的测试模式则无法找出在堆迭以及封装的过程中所产生的其他路径的错误。
综上所述，一种可判断晶粒被封装或者堆迭后之产品的测试方法是需要的。
发明内容
本发明所提供的测试方法可在集成电路未被启动的状态下，测量信号引脚上的漏电流。
本发明的实施例提供一种电路测试方法，适用于用以测试待测元件的测试装置。电路测试方法包括：将待测元件中的多个电源引脚耦接至一接地；在待测元件的多个信号引脚中的一第一信号引脚上，施加一测试电压；以及测量待测元件的信号引脚中的一第二信号引脚上的电流，并据以判断待测元件是否具有漏电流。
本发明的实施例另提供一种电路测试方法，适用于用以测试待测元件的测试装置。电路测试方法包括：施加零伏特至待测元件中的电源引脚；在待测元件的多个信号引脚中的一第一信号引脚上，施加一测试电压；以及测量待测元件的信号引脚中的一第二信号引脚上的电流，并据以判断待测元件是否具有漏电流。
本发明的实施例又提供一种电路测试方法，适用于用以测试待测元件的测试装置。电路测试方法包括：在待测元件中的元件皆未被开启的状态下，对待测元件的多个信号引脚进行测量；以及根据测量结果，判断待测元件是否具有漏电流。
附图说明
图1是本发明的放大器电路的一种实施例的方块图。
图2是图1所示的待测元件的一种实施例的方块图。
图3是本发明的测试方法的一种实施例的流程图。
符号说明
1000 测试系统；
100 测试装置；
200 待测元件；
V1、V2 电压；
VPIN_1 电源引脚；
I/OPIN_1、I/OPIN_2 信号引脚；
D1、D2 二极管；
N1 节点；
P1、P2、P3 路径；
S300～S310 步骤。
具体实施方式
以下将详细讨论本发明各种实施例的装置及使用方法。然而值得注意的是，本发明所提供的许多可行的发明概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本发明的装置及使用方法，但非用于限定本发明的范围。
图1是本发明的测试系统的一种实施例的方块图。测试系统1000包括一测试装置100以及一待测元件200。待测元件200为封装后的集成电路(芯片)，并且待测元件200具有多个个引脚，其中待测元件200的引脚的种类相应于其封装的种类，包括球形触点陈列(ball grid array，BGA)、四侧引脚扁平封装(quad flat package，QFP)、小外形封装(small outline package，SOP)、双列直插式封装(dual in-line package，DIP)等等。测试装置100用以藉由探针或者电路板连接至待测元件200上的引脚，以对待测元件200进行测试。在一实施例中，测试装置100可包括一控制器，其可藉由通讯缆线连接到多个探针，以对待测元件200施加电压以及测量信号，其中探针的例子包括弹性弹簧探针、伸缩探针(pogopin)、垂直式探针(cobra type probe)、导电凸块或习知用以接触待测元件200上的引脚的其它形式的探针。在另一实施例中，待测元件200的引脚可与一电路板上的接触垫连接，测试装置100的控制器可藉由通讯缆线连接到电路板，以进一步藉由电路板对待测元件200施加电压以及测量信号。
一般而言，待测元件200会包括多个电源引脚、多个接地引脚以及多个信号引脚。电源引脚用以导入待测元件200的操作电压，以启动待测元件200中的芯片。接地引脚用以耦接至接地，以提供待测元件200中之芯片的压差与放电路径。信号引脚用以输入信号至待测元件200中的芯片或者输出待测元件200中的芯片所产生的信号。
在一实施例中，测试装置100会在对待测元件200的电源引脚施加电压以启动待测元件200后，致使待测元件200进入一测试模式，方可对待测元件200进行测试，其中启动待测元件200所需施加的电压为3.3伏特或者5伏特，但本发明不限于此。在测试模式中，待测元件200中的信号引脚会呈现高阻抗或"三态"准位(Tri-State)。测试装置100则用以在待测元件200操作于测试模式时，对待测元件200的信号引脚进行测量，以判断是否有高准位漏电流(Input High Leakage，IIH)以及低准位漏电流(Input Low Leakage，IIL)。然而，在某些实施例中，上述的测试方法并无法侦测到待测元件200上某些路径的漏电流，尤其当待测元件200包括多个堆迭的晶粒时。
举例而言，如图2所示。图2是本发明的待测元件的一种实施例的方块图。在图2中，待测元件200的部分具有一电源引脚VPIN_1、一信号引脚I/OPIN_1、二极管D1以及二极管D2。在本实施例中，二极管D1的阳极藉由节点N1耦接至信号引脚I/OPIN_1、二极管D2的阴极以及其他电路，二极管D1的阴极耦接至电源引脚VPIN_1。二极管D2的阳极耦接至地，阴极藉由节点N1耦接至二极管D1之阳极、信号引脚I/OPIN_1以及其他电路。另外，节点N1亦藉由路径P3耦接至另一I/OPIN_2，但本发明不限于此。在测试的过程中，测试装置100先施加一大于0伏特的电压V1(例如3.3伏特)至电源引脚VPIN_1，并且藉由某个信号引脚传送信号以致使待测元件200进入测试模式。在测试模式中，测试装置100会对信号引脚I/OPIN_1施加两种电压V2以判断信号引脚I/OPIN_1的路径是否具有漏电流。首先，测试装置100可先施加一低电压(例如，0伏特)在信号引脚I/OPIN_1上，以测量低准位漏电流(Input Low Leakage，IIL)。在理想状态中，由于电源引脚VPIN_1的电压高于信号引脚I/OPIN_1的电压，故二极管D1呈现逆偏的状态不会导通，路径P1上不会有电流产生。而信号引脚I/OPIN_1的电压与接地的电压没有压差，故二极管D2也不会导通，路径P2上不会有电流产生。因此，此时当测试装置100测量到信号引脚I/OPIN_1上有电流产生时，则代表路径P1及/或路径P2上有漏电流产生(低准位漏电流)。接着，测试装置100可再施加与操作电压V1相同之高电压(例如3.3伏特)在信号引脚I/OPIN_1上，以测量高准位漏电流(Input High Leakage，IIH)。在理想状态中，由于电源引脚VPIN_1的电压与信号引脚I/OPIN_1的电压没有压差，故二极管D1不会导通，路径P1上不会有电流产生。而信号引脚I/OPIN_1的电压高于接地的电压，故二极管D2呈现逆偏也不会导通，路径P2上不会有电流产生。因此，此时当测试装置100测量到信号引脚I/OPIN_1上有电流产生时，则代表路径P1及/或路径P2上有漏电流(高准位漏电流)产生。然而，由于上述测试方式是基于二极管D1以及二极管D2的偏压来决定是否导通，因此若路径P3上有漏电流时，测试装置100则无从得知。
有鉴于此，本发明提供另一种测试方法的实施例，以克服上述问题。在本实施例中，测试装置100会在待测元件200中的元件皆未被开启的状态下，对待测元件200的信号引脚进行测量，并根据测量结果，判断待测元件200是否具有漏电流。换言之，在测量的过程中待测元件200中的所有晶粒以及元件皆未被开启。详细而言，待测元件200中的所有晶粒的电源引脚皆会耦接至接地或者被施予0伏特的电压。换言之，待测元件200中的电源引脚并不会浮接。值得注意的是，在其他实施例中，不影响测量结果的其他电源引脚可施予电压，本发明不限于此。
以图2为例，在测试的过程中，测试装置100会将待测元件200中的电源引脚VPIN_1耦接至一接地或者将零伏特(V1)施加于待测元件200中的电源引脚VPIN_1。接着，测试装置100在待测元件200的信号引脚I/OPIN_1上，施加一测试电压(V2)。值得注意的是，测试电压是一个很小的电压。详细而言，测试电压需要小于一既定值，以不至于二极管D1被开启。举例而言，既定值可为0.6，其中测试电压可为0.1伏特、0.4伏特、0.5伏特或者0.6伏特，但本发明不限于此。由于待测元件200中的电源引脚VPIN_1上的电压为0并且测试电压小于一既定值，因此待测元件200中的所有晶粒以及元件皆未被开启。在待测元件200中的所有晶粒以及元件皆未被开启的状态下，待测元件200上的任何路径皆不会有大于一既定值的电流。当测试装置100测量到待测元件200中的任一信号引脚上的电流大于一既定值时，测试装置100判断待测元件200具有漏电流。在本实施例中，若路径P3上有漏电流产生时，测试装置100会在I/OPIN_2上测量到大于既定值的电流。举例而言，既定值可为15μA。
图3是本发明的电路测试方法的一种实施例的流程图。电路测试方法适用于图1的测试系统1000，尤其是测试装置100。流程开始于步骤S300。
在步骤S300中，测试装置100将待测元件200中的多个电源引脚耦接至一接地或者将零伏特施加于待测元件200中的多个电源引脚。值得注意的是，在其他实施例中，不影响测量结果的其他电源引脚可施予电压，本发明不限于此。
接着，在步骤S302中，测试装置100在待测元件200中之多个信号引脚的一第一信号引脚上，施加一测试电压。值得注意的是，测试电压是一个很小的电压。详细而言，测试电压需要小于一既定值，以不至于二极管D1被开启。举例而言，既定值可为0.6，其中测试电压可为0.1伏特、0.4伏特、0.5伏特或者0.6伏特，但本发明不限于此。由于待测元件200中的电源接脚VPIN_1上的电压为0并且测试电压小于一既定值，因此待测元件200中的所有晶粒以及元件皆未被开启。
接着，在步骤S304中，测试装置100对第一信号引脚外的其他信号引脚进行电流测量。值得注意的是，在一实施例中，测试装置100对第一信号引脚外的所有信号引脚进行电流测量，但本发明不限于此。在其他实施例中，测试装置100可仅根据电路设计，对与第一信号引脚的路径相关的至少一信号引脚进行电流测量。
接着，在步骤S306中，测试装置100判断所测量到的电流是否大于一既定值。在一实施例中，既定值可为15Μa，但本发明不限于此。当所测量到的电流大于既定值时，流程进行至步骤S308；否则，流程进行至步骤S310。
在步骤S308中，测试装置100判断具有大于既定值的电流的信号引脚具有漏电流。流程结束于步骤S308。值得注意的是，在某些实施例中，测试装置100会藉由一输出装置输出所测量的结果，例如一显示器、一蜂鸣器等等。
在步骤S310中，测试装置100判断所测量的引脚不具有漏电流。流程结束于步骤S310。值得注意的是，在某些实施例中，测试装置100会藉由一输出装置输出所测量的结果，例如一显示器、一蜂鸣器等等。
本发明所提供的测试装置以及电路测试方法可在封装后的集成电路未启动的状态下测量到信号引脚的漏电流。
本发明的方法，或特定型态或其部份，可以以程序码的型态存在。程序码可储存于实体媒体，如软碟、光碟片、硬碟、或是任何其他机器可读取(如电脑可读取)储存媒体，亦或不限于外在形式的电脑程序产品，其中，当程序码被机器，如电脑载入且执行时，此机器变成用以参与本发明的装置。程序码也可透过一些传送媒体，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序码被机器，如电脑接收、载入且执行时，此机器变成用以参与本发明的装置。当在一般用途处理单元实作时，程序码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
以上所述，仅为本发明之较佳实施例而已，当不能以此限定本发明实施的范围，即凡依本发明申请专利范围及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。另外本发明的任一实施例或申请专利范围不须达成本发明所揭示的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的权利范围。

Claims (16)

1.一种电路测试方法，适用于一测试装置，用以测试一待测元件，该待测元件包括一二极管，该方法包括：
将该二极管耦接于该待测元件的多个信号引脚中的一第一信号引脚与该待测元件的多个电源引脚中的一电源引脚之间，其中，该二极管的一阳极耦接该第一信号引脚，该二极管的一阴极耦接该多个电源引脚中的该电源引脚；
将该多个电源引脚中的该电源引脚耦接至一接地；
在该第一信号引脚上，施加一测试电压，其中，该测试电压小于一既定值以不至于该二极管被开启；以及
测量该待测元件的这些信号引脚中的一第二信号引脚上的电流，并据以判断该待测元件是否具有漏电流。
2.如权利要求1所述的电路测试方法，其特征在于，该待测元件是封装后的集成电路。
3.如权利要求1所述的电路测试方法，其特征在于，该测试电压小于一既定值。
4.如权利要求1所述的电路测试方法，其特征在于，该既定值为0.6伏特。
5.如权利要求1所述的电路测试方法，其特征在于，在测量该待测元件的过程中，该待测元件中的元件皆未被开启。
6.一种电路测试方法，适用于一测试装置，用以测试一待测元件，该待测元件包括一二极管，该方法包括：
将该二极管耦接于该待测元件的多个信号引脚中的一第一信号引脚与该待测元件的多个电源引脚中的一电源引脚之间，其中，该二极管的一阳极耦接该第一信号引脚，该二极管的一阴极耦接该多个电源引脚中的该电源引脚；
施加零伏特至该多个电源引脚中的该电源引脚；
在该第一信号引脚上，施加一测试电压，其中，该测试电压小于一既定值以不至于该二极管被开启；以及
测量该待测元件的这些信号引脚中的一第二信号引脚上的电流，并据以判断该待测元件是否具有漏电流。
7.如权利要求6所述的电路测试方法，其特征在于，该待测元件是封装后的集成电路。
8.如权利要求6所述的电路测试方法，其特征在于，该测试电压小于一既定值。
9.如权利要求6所述的电路测试方法，其特征在于，该既定值为0.6伏特。
10.如权利要求6所述的电路测试方法，其特征在于，在测量该待测元件的过程中，该待测元件中的元件皆未被开启。
11.一种电路测试方法，适用于一测试装置，用以测试一待测元件，该方法包括：
将一二极管耦接于该待测元件的多个信号引脚中的一第一信号引脚与该待测元件的多个电源引脚中的一电源引脚之间，其中，该二极管的一阳极耦接该第一信号引脚，该二极管的一阴极耦接该多个电源引脚中的该电源引脚；
当该待测元件之中的组件皆未被开启时，施加一测试电压至该第一信号引脚，其中，该测试电压小于一既定值以不至于该二极管被开启；
当该待测元件之中的组件皆未被开启时，测量该待测元件的这些信号引脚中的一第二信号引脚上的电流，其中，该第一信号引脚耦接该第二信号引脚；以及
根据测量的该电流，判断该待测元件是否具有漏电流。
12.如权利要求11所述的电路测试方法，其特征在于，该待测元件包括多个晶粒，并且在测量的过程中这些晶粒皆未被开启。
13.如权利要求11所述的电路测试方法，其特征在于，这些电源引脚皆被耦接至一接地。
14.如权利要求12所述的电路测试方法，其特征在于，这些电源引脚皆被施予零伏特。
15.如权利要求11所述的电路测试方法，其特征在于，该测试电压为0.1伏特、0.4伏特、0.5伏特或者0.6伏特。
16.如权利要求11所述的电路测试方法，其特征在于，该待测元件是封装后的集成电路。
CN201710235595.2A 2017-03-07 2017-04-12 电路测试方法 Active CN108572310B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106107359 2017-03-07
TW106107359A TWI628448B (zh) 2017-03-07 2017-03-07 電路測試方法

Publications (2)

Publication Number Publication Date
CN108572310A CN108572310A (zh) 2018-09-25
CN108572310B true CN108572310B (zh) 2021-04-16

Family

ID=63444541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710235595.2A Active CN108572310B (zh) 2017-03-07 2017-04-12 电路测试方法

Country Status (3)

Country Link
US (1) US10859630B2 (zh)
CN (1) CN108572310B (zh)
TW (1) TWI628448B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112241613B (zh) * 2019-07-19 2023-12-29 瑞昱半导体股份有限公司 检测电路的引脚关联性的方法及其计算机处理系统
US20210041488A1 (en) * 2019-08-11 2021-02-11 Nuvoton Technology Corporation Measuring Input Capacitance with Automatic Test Equipment (ATE)
CN111190094A (zh) * 2020-01-13 2020-05-22 山东商务职业学院 一种基于电路物理参数检测的控制系统
CN111521952A (zh) * 2020-05-08 2020-08-11 红河学院 同步整流电路、充电器及同步整流电路控制方法及系统
US11467207B2 (en) 2020-12-23 2022-10-11 Industrial Technology Research Institute Massive testing of micro integrated circuit
CN113451167B (zh) * 2021-07-19 2024-05-14 捷捷半导体有限公司 一种封装测试方法、装置以及电子设备
CN113655372B (zh) * 2021-08-31 2023-04-11 上海威固信息技术股份有限公司 一种集成电路输入输出引脚连通性的测试方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI220173B (en) * 2003-01-17 2004-08-11 Holtek Semiconductor Inc Inspection method of integrated circuit
CN1576868A (zh) * 2003-07-08 2005-02-09 松下电器产业株式会社 半导体集成电路及其静电耐压测试方法与装置
CN1851487A (zh) * 2005-04-22 2006-10-25 夏普株式会社 半导体电路、半导体装置以及该半导体电路的检查方法
CN101030575A (zh) * 2006-02-28 2007-09-05 松下电器产业株式会社 半导体集成电路装置
CN102226831A (zh) * 2011-03-25 2011-10-26 南通富士通微电子股份有限公司 芯片测试方法及锂电池保护芯片的测试电路
CN205176156U (zh) * 2015-09-29 2016-04-20 长沙市宇顺显示技术有限公司 触摸屏感应器测试电路
CN105825889A (zh) * 2015-01-22 2016-08-03 力晶科技股份有限公司 晶体管测试电路及方法、半导体记忆装置以及半导体装置
US9933475B2 (en) * 2015-04-24 2018-04-03 Hitachi, Ltd. Semiconductor device and multi-chip module

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111008A (ja) * 1990-08-30 1992-04-13 Oki Electric Ind Co Ltd 定電流源回路
US6404220B1 (en) * 1997-11-20 2002-06-11 Advantest Corporation IC testing method and IC testing device using the same
WO1999028756A1 (fr) * 1997-12-02 1999-06-10 Advantest Corporation Procede permettant de mesurer une intensite en appliquant une tension, et dispositif a cet effet
JP3628576B2 (ja) * 1999-02-14 2005-03-16 矢崎総業株式会社 微少電流検出装置
US7235997B2 (en) * 2004-07-14 2007-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS leakage current meter
US7266788B2 (en) * 2005-07-19 2007-09-04 International Business Machines Corporation Via/BSM pattern optimization to reduce DC gradients and pin current density on single and multi-chip modules
US7940058B2 (en) 2007-05-24 2011-05-10 Electro Scientific Industries, Inc. Capacitive measurements with fast recovery current return
US8476917B2 (en) * 2010-01-29 2013-07-02 Freescale Semiconductor, Inc. Quiescent current (IDDQ) indication and testing apparatus and methods
KR101711193B1 (ko) * 2010-06-04 2017-02-28 삼성전자 주식회사 웨이퍼 검사 방법 및 웨이퍼 검사 시스템
JP5502216B1 (ja) * 2013-02-28 2014-05-28 三菱電機株式会社 電気負荷の分岐給電制御装置及び分岐給電制御方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI220173B (en) * 2003-01-17 2004-08-11 Holtek Semiconductor Inc Inspection method of integrated circuit
CN1576868A (zh) * 2003-07-08 2005-02-09 松下电器产业株式会社 半导体集成电路及其静电耐压测试方法与装置
CN1851487A (zh) * 2005-04-22 2006-10-25 夏普株式会社 半导体电路、半导体装置以及该半导体电路的检查方法
CN101030575A (zh) * 2006-02-28 2007-09-05 松下电器产业株式会社 半导体集成电路装置
CN102226831A (zh) * 2011-03-25 2011-10-26 南通富士通微电子股份有限公司 芯片测试方法及锂电池保护芯片的测试电路
CN105825889A (zh) * 2015-01-22 2016-08-03 力晶科技股份有限公司 晶体管测试电路及方法、半导体记忆装置以及半导体装置
US9933475B2 (en) * 2015-04-24 2018-04-03 Hitachi, Ltd. Semiconductor device and multi-chip module
CN205176156U (zh) * 2015-09-29 2016-04-20 长沙市宇顺显示技术有限公司 触摸屏感应器测试电路

Also Published As

Publication number Publication date
TW201833569A (zh) 2018-09-16
TWI628448B (zh) 2018-07-01
CN108572310A (zh) 2018-09-25
US20180259580A1 (en) 2018-09-13
US10859630B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
CN108572310B (zh) 电路测试方法
US8174277B2 (en) Compensation for voltage drop in automatic test equipment
JP4758439B2 (ja) 半導体デバイスを試験する方法及びシステム
US7508228B2 (en) Method and system for monitoring test signals for semiconductor devices
KR100993238B1 (ko) 반도체 장치 및 반도체 장치 모듈
US20070200571A1 (en) Verifying individual probe contact using shared tester channels
EP1864144A2 (en) A method and system for producing signals to test semiconductor devices
CN108181570B (zh) 芯片接地引脚连通性测试方法及装置、可读存储介质
WO2016017292A1 (ja) デバイスの検査方法、プローブカード、インターポーザ及び検査装置
US20200174073A1 (en) Device inspection method
KR102412330B1 (ko) 테스트 기기 보호 회로
US10048306B1 (en) Methods and apparatus for automated integrated circuit package testing
CN116482512A (zh) 一种电源信号自检查的接口电路板、自动测试方法和测试平台
US7106083B2 (en) Testing system and testing method for DUTs
KR102136612B1 (ko) 프로브 카드 모듈
US9103877B2 (en) Apparatus and method for IDDQ tests
CN102890232A (zh) 平行测试方法
KR100882425B1 (ko) 멀티 사이트 테스트용 프로브카드
JP6520127B2 (ja) 基板検査装置、基板検査方法及び基板検査用治具
JP2012083262A (ja) 試験装置および試験方法
JP2010165819A (ja) 半導体集積回路の試験装置、試験方法
US7511506B2 (en) Semiconductor testing system and testing method
US20060226853A1 (en) Test converting card and test apparatus thereof
US9329222B2 (en) Test device and test system of semiconductor device and test method for testing semiconductor device
CN117990962A (zh) 探针卡以及芯片测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant