TWI628448B

TWI628448B - 電路測試方法

Info

Publication number: TWI628448B
Application number: TW106107359A
Authority: TW
Inventors: 郭宏森; 陳德威; 張宏盛; 關明琬
Original assignee: 慧榮科技股份有限公司
Priority date: 2017-03-07
Filing date: 2017-03-07
Publication date: 2018-07-01
Also published as: US20180259580A1; CN108572310A; CN108572310B; US10859630B2; TW201833569A

Abstract

本發明提供一種電路測試方法適用一待測元件。電路測試方法包括：將待測元件中之複數電源引腳耦接至一接地或者施加零伏特至待測元件中之電源引腳；在待測元件之複數訊號引腳中之一第一訊號引腳上，施加一測試電壓；以及量測待測元件之訊號引腳中之一第二訊號引腳上的電流，並據以判斷待測元件是否具有漏電流。

Description

電路測試方法

本發明係關於一種電路測試方法；特別係關於一種封裝後之積體電路的測試方法。

由於積體電路的操作速度越來越快，且結構越來越複雜，輸出輸入引腳的數目也因此大量增加，造成積體電路的路徑複雜度增加。為了因應這樣的複雜度，晶粒通常會導入測試模式，以在封裝前進行對本身的電路進行測試，進而避免路徑上的短路或者其他疏失造成電路的失效。

另外，隨著積體電路複雜度的增加以及產品面積的限制，晶粒會被堆疊封裝使得積體電路的體積縮小並且提升積體電路的性能。然而，晶粒被封裝或者堆疊後，其本身的測試模式則無法找出在堆疊以及封裝的過程中所產生的其他路徑的錯誤。

綜上所述，一種可判斷晶粒被封裝或者堆疊後之產品的測試方法是需要的。

本發明所提供之測試方法可在積體電路未被啟動的狀態下，量測訊號引腳上的漏電流。

本發明之實施例提供一種電路測試方法，適用於用以測試待測元件的測試裝置。電路測試方法包括：將待測元件中之複數電源引腳耦接至一接地；在待測元件之複數訊號引腳中之一第一訊號引腳上，施加一測試電壓；以及量測待測元件之訊號引腳中之一第二訊號引腳上的電流，並據以判斷待測元件是否具有漏電流。

本發明之實施例另提供一種電路測試方法，適用於用以測試待測元件的測試裝置。電路測試方法包括：施加零伏特至待測元件中之電源引腳；在待測元件之複數訊號引腳中之一第一訊號引腳上，施加一測試電壓；以及量測待測元件之訊號引腳中之一第二訊號引腳上的電流，並據以判斷待測元件是否具有漏電流。

本發明之實施例又提供一種電路測試方法，適用於用以測試待測元件的測試裝置。電路測試方法包括：在待測元件中之元件皆未被開啟的狀態下，對待測元件之複數訊號引腳進行量測；以及根據量測結果，判斷待測元件是否具有漏電流。

1000‧‧‧測試系統

100‧‧‧測試裝置

200‧‧‧待測元件

V1、V2‧‧‧電壓

VPIN_1‧‧‧電源引腳

I/OPIN_1、I/OPIN_2‧‧‧訊號引腳

D1、D2‧‧‧二極體

N1‧‧‧節點

P1、P2、P3‧‧‧路徑

S300~S310‧‧‧步驟

第1圖係本發明之放大器電路之一種實施例的方塊圖。

第2圖係第1圖所示之待測元件之一種實施例的方塊圖。

第3圖係本發明之測試方法之一種實施例的流程圖。

以下將詳細討論本發明各種實施例之裝置及使用方法。然而值得注意的是，本發明所提供之許多可行的發明概念可實施在各種特定範圍中。這些特定實施例僅用於舉例說明本發明之裝置及使用方法，但非用於限定本發明之範圍。

第1圖係本發明之測試系統之一種實施例的方塊圖。測試系統1000包括一測試裝置100以及一待測元件200。待測元件200為封裝後之積體電路(晶片)，並且待測元件200具有複數個引腳，其中待測元件200之引腳的種類相應於其封裝的種類，包括球形觸點陳列(ball grid array，BGA)、四側引腳扁平封裝(quad flat package，QFP)、小外形封裝(small outline package，SOP)、雙列直插式封裝(dual in-line package，DIP)等等。測試裝置100用以藉由探針或者電路板連接至待測元件200上之引腳，以對待測元件200進行測試。在一實施例中，測試裝置100可包括一控制器，其可藉由通訊纜線連接到複數探針，以對待測元件200施加電壓以及量測訊號，其中探針的例子包括彈性彈簧探針、伸縮探針(pogo pin)、垂直式探針(cobra type probe)、導電凸塊或習知用以接觸待測元件200上之引腳的其它形式的探針。在另一實施例中，待測元件200之引腳可與一電路板上之接觸墊連接，測試裝置100之控制器可藉由通訊纜線連接到電路板，以進一步藉由電路板對待測元件200施加電壓以及量測訊號。

一般而言，待測元件200會包括複數電源引腳、複數接地引腳以及複數訊號引腳。電源引腳用以導入待測元件200之操作電壓，以啟動待測元件200中之晶片。接地引腳用以耦接至接地，以提供待測元件200中之晶片之壓差與放電路徑。訊號引腳用以輸入訊號至待測元件200中之晶片或者輸出待測元件200中之晶片所產生的訊號。

在一實施例中，測試裝置100會在對待測元件200之電源引腳施加電壓以啟動待測元件200後，致使待測元件200進入一測試模式，方可對待測元件200進行測試，其中啟動待測元件200所需施加的電壓為3.3伏特或者5伏特，但本發明不限於此。在測試模式中，待測元件200中之訊號引腳會呈現高阻抗或“三態”準位(Tri-State)。測試裝置100則用以在待測元件200操作於測試模式時，對待測元件200之訊號引腳進行量測，以判斷是否有高準位漏電流(Input High Leakage，IIH)以及低準位漏電流(Input Low Leakage，IIL)。然而，在某些實施例中，上述的測試方法並無法偵測到待測元件200上某些路徑的漏電流，尤其當待測元件200包括複數個堆疊的晶粒時。

舉例而言，如第2圖所示。第2圖係本發明之待測元件之一種實施例的方塊圖。在第2圖中，待測元件200的部分具有一電源引腳VPIN_1、一訊號引腳I/OPIN_1、二極體D1以及二極體D2。在本實施例中，二極體D1之陽極藉由節點N1耦接至訊號引腳I/OPIN_1、二極體D2之陰極以及其他電路，二極體D1之陰極耦接至電源引腳VPIN_1。二極體D2之陽極耦接至地，陰極藉由節點N1耦接至二極體D1之陽極、訊號引腳I/OPIN_1以及其他電路。另外，節點N1亦藉由路徑P3耦接至另一I/OPIN_2，但本發明不限於此。在測試的過程中，測試裝置100先施加一大於0伏特之電壓V1(例如3.3伏特)至電源引腳VPIN_1，並且藉由某個訊號引腳傳送訊號以致使待測元件200進入測試模式。在測試模式中，測試裝置100會對訊號引腳 I/OPIN_1施加兩種電壓V2以判斷訊號引腳I/OPIN_1的路徑是否具有漏電流。首先，測試裝置100可先施加一低電壓(例如，0伏特)在訊號引腳I/OPIN_1上，以量測低準位漏電流(Input Low Leakage，IIL)。在理想狀態中，由於電源引腳VPIN_1的電壓高於訊號引腳I/OPIN_1的電壓，故二極體D1呈現逆偏的狀態不會導通，路徑P1上不會有電流產生。而訊號引腳I/OPIN_1的電壓與接地的電壓沒有壓差，故二極體D2也不會導通，路徑P2上不會有電流產生。因此，此時當測試裝置100量測到訊號引腳I/OPIN_1上有電流產生時，則代表路徑P1及/或路徑P2上有漏電流產生(低準位漏電流)。接著，測試裝置100可再施加與操作電壓V1相同之高電壓(例如3.3伏特)在訊號引腳I/OPIN_1上，以量測高準位漏電流(Input High Leakage，IIH)。在理想狀態中，由於電源引腳VPIN_1的電壓與訊號引腳I/OPIN_1的電壓沒有壓差，故二極體D1不會導通，路徑P1上不會有電流產生。而訊號引腳I/OPIN_1的電壓高於接地的電壓，故二極體D2呈現逆偏也不會導通，路徑P2上不會有電流產生。因此，此時當測試裝置100量測到訊號引腳I/OPIN_1上有電流產生時，則代表路徑P1及/或路徑P2上有漏電流(高準位漏電流)產生。然而，由於上述測試方式是基於二極體D1以及二極體D2的偏壓來決定是否導通，因此若路徑P3上有漏電流時，測試裝置100則無從得知。

有鑑於此，本發明提供另一種測試方法之實施例，以克服上述問題。在本實施例中，測試裝置100會在待測元件200中之元件皆未被開啟的狀態下，對待測元件200之訊號引腳進行量測，並根據量測結果，判斷待測元件200是否具有漏電流。換言之，在量測的過程中待測元件200中之所有晶粒以及元件皆未被開啟。詳細而言，待測元件200中之所有晶粒之電源引腳皆會耦接至接地或者被施予0伏特的電壓。換言之，待測元件200中之電源引腳並不會浮接。值得注意的是，在其他實施例中，不影響量測結果之其他電源引腳可施予電壓，本發明不限於此。

以第2圖為例，在測試的過程中，測試裝置100會將待測元件200中之電源引腳VPIN_1耦接至一接地或者將零伏特(V1)施加於待測元件200中之電源引腳VPIN_1。接著，測試裝置100在待測元件200之訊號引腳I/OPIN_1上，施加一測試電壓(V2)。值得注意的是，測試電壓是一個很小的電壓。詳細而言，測試電壓需要小於一既定值，以不至於二極體D1被開啟。舉例而言，既定值可為0.6，其中測試電壓可為0.1伏特、0.4伏特、0.5伏特或者0.6伏特，但本發明不限於此。由於待測元件200中之電源引腳VPIN_1上的電壓為0並且測試電壓小於一既定值，因此待測元件200中之所有晶粒以及元件皆未被開啟。在待測元件200中之所有晶粒以及元件皆未被開啟的狀態下，待測元件200上之任何路徑皆不會有大於一既定值的電流。當測試裝置100量測到待測元件200中之任一訊號引腳上的電流大於一既定值時，測試裝置100判斷待測元件200具有漏電流。在本實施例中，若路徑P3上有漏電流產生時，測試裝置100會在I/OPIN_2上量測到大於既定值之電流。舉例而言，既定值可為15μA。

第3圖係本發明之電路測試方法之一種實施例的流程圖。電路測試方法適用於第1圖之測試系統1000，尤其是測試裝置100。流程開始於步驟S300。

在步驟S300中，測試裝置100將待測元件200中之複數電源引腳耦接至一接地或者將零伏特施加於待測元件200中之複數電源引腳。值得注意的是，在其他實施例中，不影響量測結果之其他電源引腳可施予電壓，本發明不限於此。

接著，在步驟S302中，測試裝置100在待測元件200中之複數訊號引腳之一第一訊號引腳上，施加一測試電壓。值得注意的是，測試電壓是一個很小的電壓。詳細而言，測試電壓需要小於一既定值，以不至於二極體D1被開啟。舉例而言，既定值可為0.6，其中測試電壓可為0.1伏特、0.4伏特、0.5伏特或者0.6伏特，但本發明不限於此。由於待測元件200中之電源接腳VPIN_1上的電壓為0並且測試電壓小於一既定值，因此待測元件200中之所有晶粒以及元件皆未被開啟。

接著，在步驟S304中，測試裝置100對第一訊號引腳外之其他訊號引腳進行電流量測。值得注意的是，在一實施例中，測試裝置100對第一訊號引腳外之所有訊號引腳進行電流量測，但本發明不限於此。在其他實施例中，測試裝置100可僅根據電路設計，對與第一訊號引腳之路徑相關之至少一訊號引腳進行電流量測。

接著，在步驟S306中，測試裝置100判斷所量測到的電流是否大於一既定值。在一實施例中，既定值可為15Ma，但本發明不限於此。當所量測到的電流大於既定值時，流程進行至步驟S308；否則，流程進行至步驟S310。

在步驟S308中，測試裝置100判斷具有大於既定值之電流的訊號引腳具有漏電流。流程結束於步驟S308。值得注意的是，在某些實施例中，測試裝置100會藉由一輸出裝置輸出所量測的結果，例如一顯示器、一蜂鳴器等等。

在步驟S310中，測試裝置100判斷所量測之引腳不具有漏電流。流程結束於步驟S310。值得注意的是，在某些實施例中，測試裝置100會藉由一輸出裝置輸出所量測的結果，例如一顯示器、一蜂鳴器等等。

本發明所提供之測試裝置以及電路測試方法可在封裝後之積體電路未啟動的狀態下量測到訊號引腳的漏電流。

本發明之方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之裝置。程式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。

Claims

一種電路測試方法，適用於一測試裝置，用以測試一待測元件，該方法包括：將該待測元件中之複數電源引腳耦接至一接地；在該待測元件之複數訊號引腳中之一第一訊號引腳上，施加一測試電壓；以及量測該待測元件之該等訊號引腳中之一第二訊號引腳上的電流，並據以判斷該待測元件是否具有漏電流；其中該待測元件是封裝後之積體電路，且該測試電壓小於一既定值。
如申請專利範圍第1項所述之電路測試方法，其中該既定值為0.6伏特。
如申請專利範圍第1項所述之電路測試方法，其中在量測該待測元件的過程中，該待測元件中之元件皆未被開啟。
一種電路測試方法，適用於一測試裝置，用以測試一待測元件，該方法包括：施加零伏特至該待測元件中之複數電源引腳；在該待測元件之複數訊號引腳中之一第一訊號引腳上，施加一測試電壓；以及量測該待測元件之該等訊號引腳中之一第二訊號引腳上的電流，並據以判斷該待測元件是否具有漏電流；其中該待測元件是封裝後之積體電路，且該測試電壓小於一既定值。
如申請專利範圍第4項所述之電路測試方法，其中該既定值為0.6伏特。
如申請專利範圍第4項所述之電路測試方法，其中在量測該待測元件的過程中，該待測元件中之元件皆未被開啟。