JP2007192635A

JP2007192635A - 回路測定システム及び回路測定方法

Info

Publication number: JP2007192635A
Application number: JP2006010145A
Authority: JP
Inventors: Kenji Oohata; 賢士大秦
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-01-18
Filing date: 2006-01-18
Publication date: 2007-08-02

Abstract

【課題】測定環境において生じる寄生容量により測定値が変動する回路の測定において、寄生容量を検出してその影響を補正し、真の回路特性を得る回路測定システム及び回路測定方法を提供する。
【解決手段】特性を測定する対象回路１、測定環境において生じる寄生容量の影響を受けない構成の第１のリングオシレータ２、及び同寄生容量の影響を受ける構成の第２のリングオシレータ３を、同一チップ７上に設計する。対象回路１、第１のリングオシレータ２、及び第２のリングオシレータ３から出力される信号を、それぞれ測定する。第１及び第２のリングオシレータ２及び３の発振周波数から寄生容量を検出する。検出した寄生容量による対象回路１の特性変動率を、回路シミュレーションで解析する。対象回路１の実測値を特性変動率の分だけ補正することで、対象回路１の真の実力値を得る。
【選択図】図１

Description

本発明は、ＬＳＩに組み込まれている回路の特性を測定するシステム、及びそのシステムが行う回路の特性を測定する方法に関する。

従来、オペアンプ等の周波数依存がある回路の測定は、図１３に示すように、樹脂やセラミック等で回路が覆われた（パッケージ化された）組み立てチップ８を、チップソケットを介して評価ボード９にセットして、プローブとケーブル１３を介して測定評価ボード９の測定ピン１２を測定装置６４に接続することで行われる。組み立てチップ８の内部には、シリコンレベルのチップ５７があり、チップ５７の内部に測定対象となる回路（以下、対象回路と記す）１が設計されている。対象回路１の入出力等の測定に必要な端子は、Ｉ／Ｏパッド６に接続されており、さらに、Ｉ／Ｏパッド６と組み立てチップ８の外部ピンとは、金ワイヤー１０によるワイヤーボンディングによって接続されている。

しかし、対象回路１から測定装置６４に至るまでの測定環境の部分、すなわち対象回路１の出力からＩ／Ｏパッド６までの配線、Ｉ／Ｏパッド６自身、金ワイヤー１０、評価ボード９の配線１１、及びプローブとケーブル１３に寄生容量が存在する。そのため、このような環境で周波数依存測定等のＤＣ以外の測定を行う場合には、測定環境において生じる寄生容量の影響によって、図１４に示すように、測定結果と回路が持つ真の特性との間に測定誤差が生じる。

この課題を解決するためには寄生容量を把握すればよいが、測定環境において生じる寄生容量を正しく測定することは現実的に困難である。そこで、従来の技術では、回路の出力部分に工夫を加えること等で、測定環境において生じる寄生容量の影響を無視できるような対策や、複数の測定項目がある場合に、Ｉ／Ｏパッド６との接続が不要な端子をトランスファーゲートを利用して遮断する等の対策が、とられていた。
特開平５−１５７７９９号公報

一方、ＬＳＩに組み込まれている特定の回路（対象回路）の特性を、ＬＳＩの構成上直接測定できない場合には、その特定の回路を切り出した直接測定が可能な回路を別途用意する方法もある。その際には、出力端子以降の寄生容量の影響を受けないようにするため、出力段のドライブ能力を上げるようなレイアウト変更がなされる。

しかし、この方法の場合、適正なレイアウト変更を行うためのノウハウと工数とが必要になるという課題がある。また、複数の回路を測定したい場合、回路毎に異なる出力部分のレイアウト変更が必要になり、多くの工数が必要になるという課題もある。また、レイアウトの変更を行った結果、レイアウト変更後の特性は正しく測定できても、その結果がレイアウト変更前のオリジナル回路とは特性差が存在する可能性があり、その場合に正しく特性差を補正するのが難しいという課題もある。

それ故に、本発明の目的は、対象回路のレイアウト変更は行わず、直接得られる測定結果は測定環境において生じる寄生容量の影響をそのまま受ける代わりに、正しい測定環境において生じる寄生容量を測定して、回路の測定結果を正しく補正して、回路の真の特性を得ることができる回路測定システム及び回路測定方法を提供することである。

本発明は、チップ上に形成された対象回路の特性を測定する回路測定システム及び回路測定方法に向けられている。そして、上記目的を達成させるために、本発明の回路測定システムは、第１及び第２のリングオシレータ、評価ボード、対象回路測定部、リングオシレータ測定部、ＳＰＩＣＥパラメータ補正部、リングオシレータ寄生容量影響解析部、寄生容量検出部、対象回路寄生容量影響解析部、及び対象回路測定値補正部とを備える。また、本発明の回路測定方法は、第１及び第２のリングオシレータと評価ボードとを使用して、各々の測定部、補正部、解析部及び検出部の処理を実行することで実現される。

第１のリングオシレータは、対象回路と同一のチップ上に形成され、かつ測定環境において生じる寄生容量の影響を受けないように構成されている。第２のリングオシレータは、対象回路と同一のチップ上に形成され、かつ測定環境において生じる寄生容量の影響を受けるように構成されている。評価ボードは、チップをセットして測定するためのボードであり、対象回路の出力測定用の配線が有する寄生容量と、第２のリングオシレータの出力測定用の配線が有する寄生容量とが、同等になるように構成されている。対象回路測定部は、対象回路の特性を測定して、得られた実測値を記録する。リングオシレータ測定部は、第１及び第２のリングオシレータの発振周波数をそれぞれ測定して、得られた実測値を記録する。ＳＰＩＣＥパラメータ補正部は、第１のリングオシレータの実測値と回路シミュレーションの計算値とが一致するように、ＳＰＩＣＥパラメータを補正する。リングオシレータ寄生容量影響解析部は、寄生容量の変化に応じた第２のリングオシレータの値の変化を解析する。寄生容量検出部は、第２のリングオシレータの実測値とリングオシレータ寄生容量影響解析部の解析結果とを比較して、測定環境において生じる寄生容量を検出する。対象回路寄生容量影響解析部は、寄生容量検出部で検出された寄生容量を用いて、対象回路が影響を受けた特性の変動率を回路シミュレーションによって解析する。対象回路測定値補正部は、対象回路寄生容量影響解析部で解析された特性の変動率に従って、対象回路の実測値を補正する。

ここで、第１のリングオシレータと第２のリングオシレータとは、リング部分のトランジスタ構成及び配線レイアウトが同一であり、第１のリングオシレータの出力は、多段インバータによって構成された第１の出力バッファを介して、チップの第１のＩ／Ｏパッドに接続され、第２のリングオシレータの出力は、チップの第２のＩ／Ｏパッドに接続され、かつ第１の出力バッファと同一構成の第２の出力バッファが出力側がオープン状態で接続されていることが望ましい。
又は、第１のリングオシレータと第２のリングオシレータとは、リング部分のトランジスタ構成及び配線レイアウトが同一であり、第１のリングオシレータの出力は、多段インバータによって構成された第１の出力バッファを介して、チップの第１のＩ／Ｏパッドに接続され、第２のリングオシレータの出力は、チップの第２のＩ／Ｏパッドに接続され、かつ第１の出力バッファと等価の負荷容量を持つ容量素子が接続されていてもよい。
あるいは、第１のリングオシレータと第２のリングオシレータとは、リング部分のトランジスタ構成及び配線レイアウトが同一であり、第１のリングオシレータの出力は、多段インバータによって構成された第１の出力バッファを介して、チップの第１のＩ／Ｏパッドに接続され、第２のリングオシレータの出力は、チップの第２のＩ／Ｏパッドに接続されていてもよい。

リング部分に用いるトランジスタは、ゲート幅が３ミクロン以上及びゲート長が１から２ミクロンまでの範囲で、かつチップを製造するプロセス仕様の中で最も厚い酸化膜を用いて形成されていることが好ましい。また、測定電圧条件は、印加可能な上限近傍が好ましい。
なお、対象回路、第１のリングオシレータ及び第２のリングオシレータの各出力信号が、チップを回転させて評価ボードにセットすることで同一のＩ／Ｏパッドに接続されるように、対象回路、第１のリングオシレータ及び第２のリングオシレータがチップ上で配置されていれば、なおよい。

上記の本発明によれば、対象回路の出力部のレイアウト変更することなく、測定環境において生じる寄生容量による特性変動分を補正した真の実力値を得ることができる。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る回路測定システムによって測定されるシリコンレベルのチップ７の構成例を示す図である。このチップ７上には、実際に特性の測定を行う対象である対象回路１、第１のリングオシレータ２、及び第２のリングオシレータ３が、設計されている。対象回路１は、入力端子Ｔａｒｇｅｔ＿ＩＮ及び出力端子Ｔａｒｇｅｔ＿ＯＵＴのＩ／Ｏパッド６に、第１のリングオシレータ２は、出力端子ＲＩＮＧ１＿ＯＵＴのＩ／Ｏパッド６に、第２のリングオシレータ３は、出力端子ＲＩＮＧ２＿ＯＵＴのＩ／Ｏパッド６に、それぞれ接続されている。
なお、図１では明示を省略しているが、回路を動作させるために必要なバイアス端子もＩ／Ｏパッド６に接続しておく必要がある。また、入力端子Ｔａｒｇｅｔ＿ＩＮ、出力端子Ｔａｒｇｅｔ＿ＯＵＴ、出力端子ＲＩＮＧ１＿ＯＵＴ、及び出力端子ＲＩＮＧ２＿ＯＵＴの各Ｉ／Ｏパッド６は、隣接して設ける必要はない。

第１のリングオシレータ２は、複数のインバータがリング状に接続された構成であり、第１のリングオシレータ２の出力は、多段のインバータチェーンからなる出力バッファ４を介してＩ／Ｏパッド６に接続される。この接続により、第１のリングオシレータ２の発振周波数が、測定環境において生じる寄生容量によって変化しない構成となる。

第２のリングオシレータ３も、複数のインバータがリング状に接続された構成であるが、この第２のリングオシレータ３の出力は、Ｉ／Ｏパッド６に直接接続される。この接続により、第２のリングオシレータ３の発振周波数が、測定環境において生じる寄生容量によって変化する構成となる。なお、第１のリングオシレータ２と同じ容量負荷を持たせるため、第２のリングオシレータ３の出力に、同一構成の出力バッファ４を出力側オープン状態で接続してある。

ここで、第１のリングオシレータ２の出力からＩ／Ｏパッド６（出力端子ＲＩＮＧ１＿ＯＵＴ）までの配線と、第２のリングオシレータ３の出力からＩ／Ｏパッド６（出力端子ＲＩＮＧ２＿ＯＵＴ）までの配線とは、共に長さが極力短いのほうが望ましく、また可能な限り配線形状を似せておくことが望ましい。例えば、第１のリングオシレータ２の出力は、Ｉ／Ｏパッド６（出力端子ＲＩＮＧ１＿ＯＵＴ）と直接繋がらないが、Ｉ／Ｏパッド６（出力端子ＲＩＮＧ１＿ＯＵＴ）の近傍までダミー配線を引いておいて、第２のリングオシレータ３の配線に似せておく。また、第２のリングオシレータ３の出力にぶら下がっている出力バッファ４の出力側は、Ｉ／Ｏパッド６（出力端子ＲＩＮＧ２＿ＯＵＴ）と直接繋がらないが、Ｉ／Ｏパッド６（出力端子ＲＩＮＧ２＿ＯＵＴ）の近傍までダミー配線を引いておいて、第１のリングオシレータ２の配線に似せておく。

次に、図１のチップ７を測定するための測定環境、すなわち回路測定システムを説明する。図２は、本発明の第１の実施形態に係る回路測定システムの構成例を説明する図である。この回路測定システムは、設計したチップ７がパッケージ化された組み立てチップ８を評価ボード９にセットして、評価ボード９の測定ピン１２と測定装置１４とをプローブとケーブル１３を介して接続する、ことによって構成される。

図２に示す本発明の回路測定システムと図１３で示す従来の回路測定システムとの相違点は、チップ７に第１及び第２のリングオシレータ２及び３を設けたこと、及び評価ボード９がこの第１及び第２のリングオシレータ２及び３の測定が可能なように設計されていることである。そして、評価ボード９の各配線は、対象回路１と繋がる配線が持つ寄生容量と、第１のリングオシレータ２と繋がる配線が持つ寄生容量と、第２のリングオシレータ３と繋がる配線が持つ寄生容量とが均等になるように、配線幅及び配線長が同等かつ使用するプリント基板の配線層が共通になるように設計しておくことが望ましい。

次に、図３を用いて、図２に示した第１の実施形態に係る回路測定システムが実行するチップ７内の対象回路１の真の特性を得るための測定方法を説明する。この図３に示す各処理を行う機能は、例えば測定装置１４内に構成される。この測定装置１４は、対象回路測定部１６と、リングオシレータ測定部１７と、ＳＰＩＣＥパラメータ補正部１８と、リングオシレータ寄生容量影響解析部１９と、寄生容量検出部２０と、対象回路寄生容量影響解析部２１と、対象回路測定値補正部２２とを備える。

まず、対象回路測定部１６が、対象回路１の測定を実施して、その測定データを記録する。次に、リングオシレータ測定部１７が、第１のリングオシレータ２及び第２のリングオシレータ３の発振周波数をそれぞれ測定して、その発振周波数を記録する。この際、第１のリングオシレータ２と第２のリングオシレータ３とで、印加電圧条件を等しくする。ただし、この後の工程で行うシミュレーションの精度向上の観点から、印加する電源電圧は高いほうが望ましい。例えば、電源電圧３．３Ｖ用のトランジスタで設計されている場合、３．３Ｖ又は３．３Ｖ近傍の条件で測定することが望ましい。なお、このリングオシレータの印加電圧の条件は、１つでもよいし複数でもよい。

次に、ＳＰＩＣＥパラメータ補正部１８が、ＳＰＩＣＥによる回路シミュレーションの発振周波数と、第１のリングオシレータ２の発振周波数とが一致するように、ＳＰＩＣＥパラメータを補正する。具体的には、サイズ関係のパラメータや、しきい値や、移動度を制御するパラメータ等を補正して、第１のリングオシレータ２の実測値と回路シミュレーションの計算値とが一致するようにする。この際、第１のリングオシレータ２のリング構成及び出力バッファ４に加え、Ｉ／Ｏパッド６直前までのダミー配線も含めたレイアウトを、ＬＰＥ（ＬａｙｏｕｔＰａｒａｍｅｔｅｒＥｘｔｒａｃｔｉｏｎ）ツールにかけて、寄生容量も含めた回路のネットリストを用意し、回路シミュレーションする。

次に、リングオシレータ寄生容量影響解析部１９が、第２のリングオシレータ３の発振周波数が寄生容量によってどのように変化するのかを解析する。この際、第２のリングオシレータ３のリング構成に加え、出力バッファ４及びＩ／Ｏパッド６直前までのダミー配線も含めたレイアウトを、ＬＰＥツールにかけて、寄生容量も含めた回路のネットリストを用意し、さらに図４に示すように第２のリングオシレータ３の出力に負荷容量（容量素子）２３を接続して回路シミュレーションする。この負荷容量２３の値を変化させることで、図５に示すような負荷容量２３と第２のリングオシレータ３の発振周波数との関係を解析する。一般的に負荷容量２３は、１ｐＦ〜５０ｐＦ程度の間で変化させればよいが、測定環境に応じてこの範囲を変更しても差し支えない。

次に、寄生容量検出部２０が、第２のリングオシレータ３の実測値をリングオシレータ寄生容量影響解析部１９が求めた解析結果に適用し、測定環境において生じる寄生容量を求める。

次に、対象回路寄生容量影響解析部２１が、対象回路１の特性が測定環境において生じる寄生容量でどのように変化するのかを解析する。ここでは、寄生容量がある場合とない場合のシミュレーション結果を比較し、寄生容量の影響による特性変化率を求める。具体的には、対象回路１のＬＰＥネットリストを用意し、図６に示すように、対象回路１の出力に負荷容量２３を接続した回路のネットリストを回路シミュレーションする。そして、図７に示すように、負荷容量２３の値が、ゼロの時と寄生容量検出部２０で検出された検出容量の時との２つの条件でシミュレーションを実施し、その結果から検出寄生容量による特性の変化率を求める。

最後に、対象回路測定値補正部２２が、対象回路寄生容量影響解析部２１で求められた特性変化率の分だけ対象回路１の実測値を補正し、その結果を対象回路１の真の実力値として得る。例えば、測定環境において生じる寄生容量によって対象回路１の実測値が１０％低下するという解析結果が出ていた場合、実測値を１０％大きくする。

以上のように、本発明の第１の実施形態に係る回路測定システム及び回路測定方法によれば、対象回路１の測定環境において生じる寄生容量による特性変動分を補正した真の実力値を得ることができる。

なお、測定環境において生じる寄生容量の差が少なくなるように、第１及び第２のリングオシレータ２及び３を有するチップ設計及び評価ボード設計を行えば、対象回路１と同じ、あるいは別の種類の対象回路がチップ７上に複数存在していても差し支えない。
また、若干の精度低下を許容できるのであれば、対象回路１と、第１及び第２のリングオシレータ２及び３とは、同一チップ７上に存在しなくてもよい。ただし、Ｉ／Ｏパッド６全体の配置方法や、ワイヤーボンディングの手法、及びパッケージの材料等は、同一である必要がある。

また、第２のリングオシレータ３の代わりに、図８に示す第３のリングオシレータ２４を用いてもよい。第３のリングオシレータ２４では、出力バッファ４の代わりに出力バッファ４と等価な負荷容量２５を接続している。又は、図９に示す第４のリングオシレータ２６を用いてもよい。第４のリングオシレータ２６では、出力バッファ４を接続せずに、単にＩ／Ｏパッド６と接続している。ただし、この場合、リングオシレータ寄生容量影響解析部１９では、図４に代えて図１０に示す回路のシミュレーションを実施し、寄生容量によってどのように変化するのかを解析する必要がある。

（第２の実施形態）
上述した第１の実施形態では、測定装置１４内のＳＰＩＣＥパラメータ補正部１８が、第１のリングオシレータ２の実測値と回路シミュレーションの計算値とが一致するように、ＳＰＩＣＥパラメータを補正する。この際、リングオシレータで使われているトランジスタが、ＭＯＳトランジスタで、かつそのサイズが小さい（例えば、ゲート長がデザインルールで許す最小寸法を使用している）と、デバイスのばらつきは非常に大きくなり、ＳＰＩＣＥパラメータの補正が困難になる。また、リングオシレータで使われているトランジスタが、ＬＳＩの内部回路用のゲート酸化膜が薄いトランジスタである場合、ゲート酸化膜が厚いトランジスタの回路よりも低いバイアスでしか測定できず、回路特性ばらつきの影響が大きくなり、ＳＰＩＣＥパラメータの補正が困難になる。

その対策として、第１のリングオシレータ２及び第２のリングオシレータ３で使用するトランジスタは、サイズが大きくかつ酸化膜厚が厚いものを使用することが望ましい。具体的な目安としては、ゲート幅は３ミクロン以上で、かつゲート長はショートチャネル効果や逆ショートチャネル効果の影響が無いか又は影響が小さいサイズのトランジスタを選ぶ。典型的なサイズとしては、１ミクロンから２ミクロン程度が良いが、逆ショートチャネル効果の特性によっては、さらに大きくする必要がある。酸化膜厚については、対象回路１が搭載されるＬＳＩで、膜厚が最大のトランジスタを使う。

（第３の実施形態）
上述した第１の実施形態で説明したように、図１に示した構成のチップ７と、図２に示した評価ボード９を使った測定の場合、評価測定用の信号が評価ボード９上で異なる配線経路を通るため、この配線経路の差によって寄生容量に差ができる。

その対策として、チップ７を図１１に示すような構成で設計することが考えられる。図１１では、対象回路１、第１のリングオシレータ２、及び第２のリングオシレータ３を、異なる面の入出力端子に接続されるように配置設計し、それぞれの回路を測定する際には、チップ３７を９０度ずつ回転させて評価ボード９のソケットにセットする。これにより、評価ボード９上の同じ配線経路を信号が通るようにでき、測定環境において生じる配線容量を一致させることができる。

ただし、対象回路１とリングオシレータとの測定装置が異なり、評価ボード９から出すピン配置を分けなければならない場合には、図１２に示すように設計すればよい。すなわち、対象回路１、第１のリングオシレータ２、及び第２のリングオシレータ３の各信号が通る共通配線を、対象回路用測定ピン２７及びリングオシレータ用測定ピン２８の直前かつ中間点の位置まで引き回し、その先に切り替えスイッチ２９を設ける。そして、対象回路１を測定する場合には、共通配線を対象回路用測定ピン２７に繋ぐ状態に切り替えスイッチ２９を切り替え、第１及び第２のリングオシレータ２及び３を測定する場合には、共通配線をリングオシレータ用測定ピン２８に繋ぐ状態に切り替えスイッチ２９を切り替える。これにより、両経路による寄生容量の違いを最小に留めることができる。

なお、第１のリングオシレータ２は、評価ボード９の測定ピン削減の観点から、上記のようにチップ３７を回転させることで同じ位置に来ることが望ましいが、この条件は必須ではなく第２のリングオシレータ３の端子はどこに配置しても構わない。また、対象回路１、第１のリングオシレータ２、及び第２のリングオシレータ３の信号を出力する３つのＩ／Ｏパッド６が、チップ３７を回転させることで、評価ボード９上の同じ位置に来るように設計されていれば、Ｉ／Ｏパッド６がチップ３７の周囲に配置されていなくてもよい。

典型的には、上記実施形態で説明した回路の測定方法は、記憶装置（ＲＯＭ、ＲＡＭ、ハードディスク等）に格納された上述した処理手順を実行可能な所定のプログラムデータが、ＣＰＵによって解釈実行されることで実現される。この場合、プログラムデータは、ＣＤ−ＲＯＭやフレキシブルディスク等の記録媒体を介して記憶装置内に導入されてもよいし、記録媒体上から直接実行されてもよい。

本発明の回路測定システム及び回路測定方法は、ＬＳＩに使用される回路を測定する場合等に利用可能であり、特に測定環境において生じる寄生容量の影響を補正した回路の真の特性を精度良く得たい場合等に有用である。

本発明の第１の実施形態に係る回路測定システムによって測定されるチップ７の構成例を示す図本発明の第１の実施形態に係る回路測定システムの構成例を説明する図図２に示した回路測定システムが実行する測定方法を説明する図第２のリングオシレータ３の構成例を示す図第２のリングオシレータ３の発振周波数と寄生容量との関係を説明する図対象回路１の構成例を示す図対象回路１の特性と寄生容量との関係を説明する図第３のリングオシレータ２４の構成例を示す図第４のリングオシレータ２６の構成例を示す図第４のリングオシレータ２６の他の構成例を示す図本発明の第３の実施形態に係る回路測定システムによって測定されるチップ３７の構成例を示す図図１１のチップ３７をセットする評価ボード９の構成例を示す図従来の回路測定システムの構成例を説明する図測定環境において生じる寄生容量による測定誤差を説明する図

符号の説明

１対象回路
２、３、２４、２６リングオシレータ
４出力バッファ
６Ｉ／Ｏパッド
７、３７、５７チップ（シリコンレベル）
８組み立てチップ
９評価ボード
１０金ワイヤー
１１配線
１２、２７、２８測定ピン
１３プローブとケーブル
１４、６４測定装置
１６対象回路測定部
１７リングオシレータ測定部
１８ＳＰＩＣＥパラメータ補正部
１９リングオシレータ寄生容量影響解析部
２０寄生容量検出部
２１対象回路寄生容量影響解析部
２２対象回路測定値補正部
２３、２５負荷容量
２９切り替えスイッチ

Claims

チップ上に形成された対象回路の特性を測定する回路測定システムであって、
前記対象回路と同一のチップ上に形成され、かつ測定環境において生じる寄生容量の影響を受けないように構成された第１のリングオシレータと、
前記対象回路と同一のチップ上に形成され、かつ測定環境において生じる寄生容量の影響を受けるように構成された第２のリングオシレータと、
前記対象回路の出力測定用の配線が有する寄生容量と、前記第２のリングオシレータの出力測定用の配線が有する寄生容量とが、同等になるように構成された、前記チップをセットして測定するための評価ボードと、
前記対象回路の特性を測定して、得られた実測値を記録する対象回路測定部と、
前記第１及び第２のリングオシレータの発振周波数をそれぞれ測定して、得られた実測値を記録するリングオシレータ測定部と、
前記第１のリングオシレータの実測値と回路シミュレーションの計算値とが一致するように、ＳＰＩＣＥパラメータを補正するＳＰＩＣＥパラメータ補正部と、
寄生容量の変化に応じた前記第２のリングオシレータの値の変化を解析するリングオシレータ寄生容量影響解析部と、
前記第２のリングオシレータの実測値と前記リングオシレータ寄生容量影響解析部の解析結果とを比較して、測定環境において生じる寄生容量を検出する寄生容量検出部と、
前記寄生容量検出部で検出された寄生容量を用いて、前記対象回路が影響を受けた特性の変動率を回路シミュレーションによって解析する対象回路寄生容量影響解析部と、
前記対象回路寄生容量影響解析部で解析された特性の変動率に従って、前記対象回路の実測値を補正する対象回路測定値補正部とを備える、回路測定システム。
前記第１のリングオシレータと前記第２のリングオシレータとは、リング部分のトランジスタ構成及び配線レイアウトが同一であり、
前記第１のリングオシレータの出力は、多段インバータによって構成された第１の出力バッファを介して、前記チップの第１のＩ／Ｏパッドに接続され、
前記第２のリングオシレータの出力は、前記チップの第２のＩ／Ｏパッドに接続され、かつ前記第１の出力バッファと同一構成の第２の出力バッファが出力側がオープン状態で接続されていることを特徴とする、請求項１に記載の回路測定システム。
前記第１のリングオシレータと前記第２のリングオシレータとは、リング部分のトランジスタ構成及び配線レイアウトが同一であり、
前記第１のリングオシレータの出力は、多段インバータによって構成された第１の出力バッファを介して、前記チップの第１のＩ／Ｏパッドに接続され、
前記第２のリングオシレータの出力は、前記チップの第２のＩ／Ｏパッドに接続され、かつ前記第１の出力バッファと等価の負荷容量を持つ容量素子が接続されていることを特徴とする、請求項１に記載の回路測定システム。
前記第１のリングオシレータと前記第２のリングオシレータとは、リング部分のトランジスタ構成及び配線レイアウトが同一であり、
前記第１のリングオシレータの出力は、多段インバータによって構成された第１の出力バッファを介して、前記チップの第１のＩ／Ｏパッドに接続され、
前記第２のリングオシレータの出力は、前記チップの第２のＩ／Ｏパッドに接続されていることを特徴とする、請求項１に記載の回路測定システム。
前記リング部分に用いるトランジスタは、ゲート幅が３ミクロン以上及びゲート長が１から２ミクロンまでの範囲で、かつ前記チップを製造するプロセス仕様の中で最も厚い酸化膜を用いて形成されていることを特徴とする、請求項１に記載の回路測定システム。
前記対象回路、前記第１のリングオシレータ及び前記第２のリングオシレータの各出力信号が、前記チップを回転させて前記評価ボードにセットすることで同一のＩ／Ｏパッドに接続されるように、前記対象回路、前記第１のリングオシレータ及び前記第２のリングオシレータが前記チップ上で配置されていることを特徴とする、請求項１に記載の回路測定システム。
チップ上に形成された対象回路の特性を測定する回路測定方法であって、
前記対象回路と同一のチップ上に形成され、かつ測定環境において生じる寄生容量の影響を受けないように構成された第１のリングオシレータと、
前記対象回路と同一のチップ上に形成され、かつ測定環境において生じる寄生容量の影響を受けるように構成された第２のリングオシレータと、
前記対象回路の出力測定用の配線が有する寄生容量と、前記第２のリングオシレータの出力測定用の配線が有する寄生容量とが、同等になるように構成された、前記チップをセットして測定するための評価ボードとを用いて、
前記対象回路の特性を測定するステップと、
前記第１及び第２のリングオシレータの発振周波数をそれぞれ測定するステップと、
前記第１のリングオシレータの実測値と回路シミュレーションの計算値とが一致するように、ＳＰＩＣＥパラメータを補正するステップと、
寄生容量の変化に応じた前記第２のリングオシレータの値の変化を解析するステップと、
前記第２のリングオシレータの実測値と前記解析の結果とを比較して、測定環境において生じる寄生容量を検出するステップと、
前記検出された寄生容量を用いて、前記対象回路が影響を受けた特性の変動率を回路シミュレーションによって解析するステップと、
前記特性の変動率に従って前記対象回路の実測値を補正するステップとを行う、回路測定方法。
前記第１のリングオシレータと前記第２のリングオシレータとは、リング部分のトランジスタ構成及び配線レイアウトが同一であり、
前記第１のリングオシレータの出力は、多段インバータによって構成された第１の出力バッファを介して、前記チップの第１のＩ／Ｏパッドに接続され、
前記第２のリングオシレータの出力は、前記チップの第２のＩ／Ｏパッドに接続され、かつ前記第１の出力バッファと同一構成の第２の出力バッファが出力側がオープン状態で接続されていることを特徴とする、請求項７に記載の回路測定方法。
前記第１のリングオシレータと前記第２のリングオシレータとは、リング部分のトランジスタ構成及び配線レイアウトが同一であり、
前記第１のリングオシレータの出力は、多段インバータによって構成された第１の出力バッファを介して、前記チップの第１のＩ／Ｏパッドに接続され、
前記第２のリングオシレータの出力は、前記チップの第２のＩ／Ｏパッドに接続され、かつ前記第１の出力バッファと等価の負荷容量を持つ容量素子が接続されていることを特徴とする、請求項７に記載の回路測定方法。
前記第１のリングオシレータと前記第２のリングオシレータとは、リング部分のトランジスタ構成及び配線レイアウトが同一であり、
前記第１のリングオシレータの出力は、多段インバータによって構成された第１の出力バッファを介して、前記チップの第１のＩ／Ｏパッドに接続され、
前記第２のリングオシレータの出力は、前記チップの第２のＩ／Ｏパッドに接続されていることを特徴とする、請求項７に記載の回路測定方法。
前記リング部分に用いるトランジスタは、ゲート幅が３ミクロン以上及びゲート長が１から２ミクロンまでの範囲で、かつ前記チップを製造するプロセス仕様の中で最も厚い酸化膜を用いて形成されていることを特徴とする、請求項７に記載の回路測定方法。
前記対象回路、前記第１のリングオシレータ、及び前記第２のリングオシレータの各出力信号が、前記チップを回転させて前記評価ボードにセットすることで同一のＩ／Ｏパッドに接続される位置に、前記対象回路、前記第１のリングオシレータ、及び前記第２のリングオシレータが配置されていることを特徴とする、請求項７に記載の回路測定方法。
チップ上に形成された対象回路の特性を測定する回路測定システムが実行するプログラムであって、
前記回路測定システムは、
前記対象回路と同一のチップ上に形成され、かつ測定環境において生じる寄生容量の影響を受けないように構成された第１のリングオシレータと、
前記対象回路と同一のチップ上に形成され、かつ測定環境において生じる寄生容量の影響を受けるように構成された第２のリングオシレータと、
前記対象回路の出力測定用の配線が有する寄生容量と、前記第２のリングオシレータの出力測定用の配線が有する寄生容量とが、同等になるように構成された、前記チップをセットして測定するための評価ボードとを備えており、
前記回路測定システムに、
前記対象回路の特性を測定するステップと、
前記第１及び第２のリングオシレータの発振周波数をそれぞれ測定するステップと、
前記第１のリングオシレータの実測値と回路シミュレーションの計算値とが一致するように、ＳＰＩＣＥパラメータを補正するステップと、
寄生容量の変化に応じた前記第２のリングオシレータの値の変化を解析するステップと、
前記第２のリングオシレータの実測値と前記解析の結果とを比較して、測定環境において生じる寄生容量を検出するステップと、
前記検出された寄生容量を用いて、前記対象回路が影響を受けた特性の変動率を回路シミュレーションによって解析するステップと、
前記特性の変動率に従って前記対象回路の実測値を補正するステップとを実行させるための、プログラム。
チップ上に形成された対象回路の特性を測定する回路測定システムが実行するプログラムが記録された記録媒体であって、
前記回路測定システムは、
前記対象回路と同一のチップ上に形成され、かつ測定環境において生じる寄生容量の影響を受けないように構成された第１のリングオシレータと、
前記対象回路と同一のチップ上に形成され、かつ測定環境において生じる寄生容量の影響を受けるように構成された第２のリングオシレータと、
前記対象回路の出力測定用の配線が有する寄生容量と、前記第２のリングオシレータの出力測定用の配線が有する寄生容量とが、同等になるように構成された、前記チップをセットして測定するための評価ボードとを備えており、
前記回路測定システムに、
前記対象回路の特性を測定するステップと、
前記第１及び第２のリングオシレータの発振周波数をそれぞれ測定するステップと、
前記第１のリングオシレータの実測値と回路シミュレーションの計算値とが一致するように、ＳＰＩＣＥパラメータを補正するステップと、
寄生容量の変化に応じた前記第２のリングオシレータの値の変化を解析するステップと、
前記第２のリングオシレータの実測値と前記解析の結果とを比較して、測定環境において生じる寄生容量を検出するステップと、
前記検出された寄生容量を用いて、前記対象回路が影響を受けた特性の変動率を回路シミュレーションによって解析するステップと、
前記特性の変動率に従って前記対象回路の実測値を補正するステップとを実行させるためのプログラムが記録された、記録媒体。