CN112241613B - 检测电路的引脚关联性的方法及其计算机处理系统 - Google Patents
检测电路的引脚关联性的方法及其计算机处理系统 Download PDFInfo
- Publication number
- CN112241613B CN112241613B CN201910656110.6A CN201910656110A CN112241613B CN 112241613 B CN112241613 B CN 112241613B CN 201910656110 A CN201910656110 A CN 201910656110A CN 112241613 B CN112241613 B CN 112241613B
- Authority
- CN
- China
- Prior art keywords
- pin
- circuit
- frequency
- data
- clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000008054 signal transmission Effects 0.000 claims description 4
- 102100029272 5-demethoxyubiquinone hydroxylase, mitochondrial Human genes 0.000 description 20
- 101000770593 Homo sapiens 5-demethoxyubiquinone hydroxylase, mitochondrial Proteins 0.000 description 20
- 101000738400 Homo sapiens Cyclin-dependent kinase 11B Proteins 0.000 description 20
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 230000003068 static effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 101100063435 Caenorhabditis elegans din-1 gene Proteins 0.000 description 2
- 238000007621 cluster analysis Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010845 search algorithm Methods 0.000 description 2
- 101100113690 Homo sapiens CLK1 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种检测电路的引脚关联性的方法及其计算机处理系统。该方法包括：取得描述电路的电路描述档案；取得该电路的至少一数据引脚及至少一频率引脚；将该电路转换至单元层级；在单元层级中，追踪该电路以找出与该频率引脚耦接的多个触发器；在单元层级中，追踪该电路以找出与该数据引脚耦接的目标触发器；以及根据目标触发器的数据信号及频率信号，判断数据引脚及频率引脚是否相关联。
Description
技术领域
本发明是关于集成电路的静态时序分析，尤其是关于检测电路的引脚关联性的方法及相关的计算机处理系统。
背景技术
在集成电路领域中，在一个具有默认功能的电路模块设计完成后，通常会对该电路进行静态时序分析(static timing analysis,STA)，以确保数据信号与频率信号之间的时序正确。一个电路模块经由其接口与其他电路模块信号联系，而该接口通常包括许多数据引脚及许多频率引脚。由于静态时序分析需要知道数据引脚(data pin)与频率引脚(clock pin)的对应关系(也就是数据引脚与频率引脚之间的关联性)，因此如果未提供完整的数据引脚与频率引脚的关联性或是提供的关联性有误，则静态时序分析可能无法找出存在于电路模块中的时序错误。因此需要一个可靠的方法来检测或辨识集成电路中数据引脚及频率引脚的关联性。
发明内容
鉴于先前技术的不足，本发明的一目的在于提供一种检测一电路的引脚关联性的方法及相关的计算机处理系统，以提升静态时序分析的可靠性。
本发明公开一种检测一电路的引脚关联性的方法，包括：取得描述该电路的电路描述档案；取得该电路的至少一数据引脚及至少一频率引脚；将该电路转换至单元层级；在单元层级中，追踪该电路以找出与该频率引脚耦接的多个触发器；在单元层级中，追踪该电路以找出与该数据引脚耦接的目标触发器；以及根据目标触发器的数据信号及频率信号，判断数据引脚及频率引脚是否相关联。
本发明另公开一种计算机处理系统，包括：一个或多个处理器；内存；以及一个或多个程序，其中所述一个或多个程序存储在所述内存中，且被配置成由所述一个或多个处理器执行，所述一个或多个程序包括用于执行前述的检测电路的引脚关联性的方法。
本发明的检测电路的引脚关联性的方法及相关的计算机处理系统能够自动找出集成电路的数据引脚及频率引脚的关联性。相较于传统技术，本发明可以减少人为的疏失，并且提升电路分析的效率。
有关本发明的特征、实作与功效，现配合附图作为实施例进行详细说明如下。
附图说明
图1A为本发明检测集成电路的引脚关联性的装置；
图1B为本发明检测集成电路的引脚关联性的方法的一实施例的流程图；
图2为本发明所讨论的集成电路的一个例子的示意图；
图3为图1B的路径提取程序的一实施例的流程图；
图4为简化的待检测集成电路的一示意图；
图5为简化的待检测集成电路的另一示意图；
图6为图3的步骤S350的一个实施方式的局部流程；
图7为简化的待检测集成电路的另一示意图；
图8为简化的待检测集成电路的另一示意图；
图9为图3的步骤S370的一个实施方式的局部流程；以及
图10为图3的步骤S350及S360的一个实施方式的其中一子步骤。
具体实施方式
以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。
图1A为本发明检测集成电路的引脚关联性的装置。检测装置100包括内存110及处理单元120。处理单元120可以是具有程序执行能力的电路或电子组件，例如中央处理器、微处理器或微处理单元，其通过执行储存在内存110中的程序代码或程序指令来检测集成电路的引脚的关联性。
图1B为本发明检测集成电路的引脚关联性的方法的一实施例的流程图。处理单元120读取待检测电路的规格档案130及电路描述档案140后执行路径提取(pathextraction)程序150，最终产生相关频率报告160。规格档案130及电路描述档案140可以储存在内存110中。
图2为本发明所讨论的集成电路的一个例子的示意图。集成电路200包括但不限于n个输入数据引脚Din(Din-1～Din-n，n为正整数)、n个触发器210(210-1～210-n)、m个输出数据引脚Dout(Dout-1～Dout-m，m为正整数)、m个触发器220(220-1～220-m)、输入频率引脚CLK-1、输入频率引脚CLK-2、输出频率引脚CLK-3、中间电路202、中间电路204以及多任务器230。集成电路200可以是一个系统中的其中一个电路模块，并且经由输入数据引脚Din、输出数据引脚Dout、输入频率引脚CLK-1与CLK-2，以及输出频率引脚CLK-3与其他电路模块(图未示)信号联系或通信。
图3为图1B的路径提取程序150的一实施例的流程图。请参阅图2及图3以更了解以下的说明。一开始，检测装置100先取得电路描述档案140(步骤S310)。电路描述档案140描述集成电路200的多个组件之间的联系，电路描述档案140可以是电路图编辑器所产出的电路网表(netlist)。电路描述档案140可以储存在内存110中，而处理单元120存取内存110以取得电路描述档案140。通过存取电路描述档案140，处理单元120可以得知集成电路200的电路架构。
接下来，检测装置100取得集成电路200的至少一数据引脚以及至少一频率引脚(步骤S320)。数据引脚及频率引脚可以记录在集成电路200的规格档案130中。规格档案130被输入检测装置100后可以储存在内存110中，而处理单元120存取内存110以取得规格档案130。规格档案130可以储存用户感兴趣的引脚，换言之，规格档案130可以储存集成电路200的全部或部分的数据引脚，以及全部或部分的频率引脚。
接下来，处理单元120确认集成电路200中的电源节点(power node，例如图2的电源VDD所示)及接地节点(groundnode，例如图2的接地符号所示)(步骤S330)。在一些实施例中，电源节点及接地节点可以储存在集成电路200的规格档案130中，处理单元120读取规格档案130以得知集成电路200的电源节点及接地节点。电源节点及接地节点可以作为电路的信号路径的终点。在一些实施例中，当处理单元120追踪(trace)某一信号路径时，遇到电源节点或接地节点则结束追踪该信号路径。信号路径包括但不限于数据路径及频率路径。
接下来，处理单元120根据电路描述档案将电路转换至单元层级(cell level)(步骤S340)。此步骤可以通过群集分析(cluster analysis)技术完成，群集分析为本技术领域具有通常知识者所熟知，请参考以下网址以获得更多信息https://en.wikipedia.org/wiki/Cluster_analysis。此步骤的目的在于将数个基本的电路组件(例如晶体管、电阻、电容、电感等)群组化(grouping)为一个具有特定功能的标准单元(例如放大器、滤波器、触发器等)，可以使后续的电路追踪操作更易于执行。此步骤可以视为将晶体管层级的电路群集化(clustering)或近似化(approximating)成单元层级(例如以功能区分)。在一些实施例中，此步骤可以根据集成电路200的阶层名称(hierarchy name)来完成。
接下来，处理单元120在电路的单元层级中追踪电路，以找出与频率引脚耦接的触发器(步骤S350)。在此步骤中，处理单元120从某一个频率引脚开始追踪电路，直到找到电路中的触发器。作为追踪起点的频率引脚可以是集成电路200的输入频率引脚(例如图2的输入频率引脚CLK-1及输入频率引脚CLK-2)或是输出频率引脚(例如图2的输出频率引脚CLK-3)。以下分别就追踪起点为输入频率引脚的情况及输出频率引脚的情况进行讨论。
案例一，当追踪起点为输入频率引脚：
请参阅图4，图4为简化的待检测集成电路的一示意图。在步骤S350中，处理单元120从集成电路400的输入频率引脚CLK_in开始，往信号传递方向405追踪电路，直到找到触发器410的频率引脚。输入频率引脚CLK_in可以直接电连接触发器410的频率引脚，或是经由中间电路402耦接触发器410。中间电路402可能包括标准单元。
就图2的集成电路200而言，当处理单元120以输入频率引脚CLK-1作为起点追踪电路，将找出触发器210-1、触发器210-2、触发器210-n，以及触发器220-m；其中，触发器210-1、触发器210-2及触发器210-n与输入频率引脚CLK-1直接耦接，而触发器220-m则是经由多任务器230耦接输入频率引脚CLK-1。当处理单元120以输入频率引脚CLK-2作为起点追踪电路，将找出触发器220-1、触发器220-2，以及触发器220-m；其中，触发器220-1及触发器220-2经由中间电路204耦接输入频率引脚CLK-2，而触发器220-m则是经由多任务器230耦接输入频率引脚CLK-2。中间电路202及中间电路204可能包括触发器及其他标准单元。
案例二，当追踪起点为输出频率引脚：
请参阅图5及图6，图5为简化的待检测集成电路的另一示意图，图6为图3的步骤S350的一个实施方式的局部流程。处理单元120从集成电路500的输出频率引脚CLK_out开始(步骤S605)，往信号来源方向505追踪电路(步骤S610)，遇到中间电路502时，往信号传递方向507搜寻触发器(步骤S620)。接着，处理单元120判断是否找到触发器(步骤S630)。如果步骤S630的判断结果为是(例如找到图5的触发器510)，则处理单元120结束搜寻(步骤S640)(亦即结束步骤S350)；如果步骤S630的判断结果为否，则处理单元120重复执行步骤S610及S620。
就图2的集成电路200而言，当处理单元120以输出频率引脚CLK-3作为起点追踪电路，将找出触发器220-1以及触发器220-2；其中，触发器220-1及触发器220-2经由中间电路204耦接输出频率引脚CLK-3。
请注意，在本发明的一个实施例中，当处理单元120在步骤S350找到触发器后就不再继续追踪该路径。在一些实施例中，如果处理单元120在步骤S350中发现在步骤S340中所找出的某一触发器未与频率引脚耦接，则排除该触发器。换言之，此步骤可以排除在前一步骤中被误判为触发器的标准单元。
回到图3，步骤S350完成后，处理单元120在电路的单元层级中追踪电路，以找出与数据引脚耦接的目标触发器(步骤S360)。在此步骤中，处理单元120在电路的单元层级中，从某一个数据引脚开始追踪电路，直到找到触发器。作为追踪起点的数据引脚可以是集成电路200的输入数据引脚(例如图2的输入数据引脚Din)或是输出数据引脚(例如图2的输出数据引脚Dout)。以下分别就追踪起点为输入数据引脚的情况及输出数据引脚的情况进行讨论。
案例一，当追踪起点为输入数据引脚：
请参阅图7，图7为简化的待检测集成电路的另一示意图。在步骤S360中，处理单元120从集成电路700的输入数据引脚Data_in开始，往信号传递方向705追踪电路，直到找到触发器710的数据输入引脚。输入数据引脚Data_in可以电连接触发器710，或是经由中间电路702耦接触发器710的数据输入引脚。中间电路702可能包括标准单元。
案例二，当追踪起点为输出数据引脚：
请参阅图8，图8为简化的待检测集成电路的另一示意图。在步骤S360中，处理单元120从集成电路800的输出数据引脚Data_out开始，往信号来源方向805追踪电路，直到找到触发器810。输出数据引脚Data_out可以电连接触发器810的数据输出引脚，或是经由中间电路802耦接触发器810的数据输出引脚。中间电路802可能包括标准单元。
请注意，在本发明的一个实施例中，当处理单元120在步骤S360找到目标触发器后就不再继续追踪该路径。在一些实施例中，处理单元120在步骤S360所找到的目标触发器是步骤S350所找到的触发器的其中之一。
回到图3，步骤S360完成后，处理单元120根据目标触发器的数据信号(或数据联系)及频率信号(或频率联系)，判断数据引脚及频率引脚的关联性(步骤S370)。举例来说，当目标触发器为图2的触发器210-2时，处理单元120在此步骤中判断输入数据引脚Din-2与输入频率引脚CLK-1相关联，也就是说，处理单元120决定输入数据引脚Din-2的关联频率引脚为输入频率引脚CLK-1。另举例来说，当目标触发器为图2的触发器220-m时，处理单元120在此步骤中判断输出数据引脚Dout-m与输入频率引脚CLK-1及输入频率引脚CLK-2相关联，也就是说，处理单元120决定输出数据引脚Dout-m的关联频率引脚为输入频率引脚CLK-1及输入频率引脚CLK-2。
图9为图3的步骤S370的一个实施方式的局部流程。在一些实施例中，当待检测的集成电路包括多任务器时，步骤S370还包括子步骤S910：当处理单元120判断数据引脚与耦接该多任务器的第一频率引脚相关联时，处理单元120判定该数据引脚与耦接该多任务器的第二频率引脚相关联。举例来说，如图2的集成电路200所示，因为集成电路200的电路描述档案描述多任务器230的输入端232及234分别耦接输入频率引脚CLK-1及输入频率引脚CLK-2，所以即使多任务器230的输出端236预设状态是选择输入频率引脚CLK-1及输入频率引脚CLK-2的其中之一(亦即触发器220-m的输入频率是耦接输入频率引脚CLK-1及输入频率引脚CLK-2的其中之一)，处理单元120仍可根据电路描述档案判定输出数据引脚Dout-m与输入频率引脚CLK-1及输入频率引脚CLK-2皆相关联。
回到图3，步骤S370完成后，处理单元120判断是否处理完集成电路200的所有数据引脚(步骤S380)。如果步骤S380的判断结果为是，则处理单元120产生相关频率报告160(步骤S390)，并且结束检测程序；如果步骤S380的判断结果为否，则处理单元120重复执行步骤S360及S370，直到处理完所有数据引脚。
表1为根据本发明所得的相关频率报告160的一个范例，相关频率报告160对应于集成电路200。值得注意的是，因为触发器220-m耦接多任务器230，所以输出数据引脚Dout-m的相关联的频率引脚为输入频率引脚CLK-1及输入频率引脚CLK-2。
表1：
| 数据引脚 | 相关联的频率引脚 |
| Din-1 | CLK-1 |
| Din-2 | CLK-1 |
| Din-n | CLK-1 |
| Dout-1 | CLK-2、CLK-3 |
| Dout-2 | CLK-2、CLK-3 |
| Dout-m | CLK-1、CLK-2 |
图3的步骤S350及S360可以利用深度优先搜寻(Depth-First Search)算法、广度优先搜寻(Breadth-First Search)算法，或其他算法来完成。步骤S350及S360还包括子步骤S1010(如图10所示)：找到电源节点或接地节点即停止追踪。步骤S330及步骤S1010有助于缩短步骤S350及S360的电路搜寻范围以及运行时间。
本案的算法可以实现为一个包括多个程序指令的计算机程序产品(例如软件、固件或其组合)，计算机程序产品可储存于计算机可读取记录媒体中(例如挥发性及非挥发性内存等)。例如，本申请提供一种计算机处理系统，包括：一个或多个处理器；内存；以及一个或多个程序，其中一个或多个程序存储在该内存中，且被配置成由一个或多个处理器执行，一个或多个处理器包括具备程序执行能力的计算单元(例如中央处理单元、微处理器、微控制器等)，计算单元加载并执行所述多个程序指令后，可实现本发明的方法。
请注意，前述图标中，组件的形状、尺寸、比例以及步骤的顺序等仅为示意，是供本技术领域具有通常知识者了解本发明之用，非用以限制本发明。应了解到，在本发明的方法流程图中所提及的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行。此外，上述的各个模块或方法步骤，可依据设计者的需求，通过硬件、软件或是固件来实现。
虽然本发明的实施例如上所述，然而所述多个实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。
【符号说明】
100 检测装置
110 内存
120 处理单元
130 规格档案
140 电路描述档案
150 路径提取程序
160 相关频率报告
200、400、500、700、800 集成电路
Din-1、Din-2、Din-n、Data-in 输入数据引脚
Dout-1、Dout-2、Dout-m、Data-out 输出数据引脚
210-1、210-2、210-n、220-1、220-2、220-m、410、510、710、810 触发器
CLK-1、CLK-2、CLK_in 输入频率引脚
CLK-3、CLK_out 输出频率引脚
202、204、402、502、702、802 中间电路
230 多任务器
232、234 输入端
236 输出端
405、507、705 信号传递方向
505、805 信号来源方向
S310～S390、S605～S640、S910、S1010 步骤
Claims (7)
1.一种检测一电路的引脚关联性的方法，包括：
(A)取得描述该电路的电路描述档案；
(B)取得该电路的至少一数据引脚及至少一频率引脚；
(C)将该电路转换至一单元层级；
(D)在该单元层级中，追踪该电路以找出与该频率引脚耦接的多个触发器；
(E)在该单元层级中，追踪该电路以找出与该数据引脚耦接的一目标触发器；以及
(F)根据该目标触发器的一数据信号及一频率信号，判断该数据引脚及该频率引脚是否相关联。
2.如权利要求1所述的方法，还包括：
(G)在步骤(C)之前确认该电路中的一电源节点及一接地节点；
其中，步骤(D)包括：
(D1)找到该电源节点或该接地节点即停止追踪。
3.如权利要求1所述的方法，还包括：
(G)在步骤(C)之前确认该电路中的一电源节点及一接地节点；
其中，步骤(E)包括：
(E1)找到该电源节点或该接地节点即停止追踪。
4.如权利要求1所述的方法，其中该频率引脚是该电路的一输出频率引脚，步骤(D)包括：
(D1)以该输出频率引脚作为起点；
(D2)往一信号来源方向追踪该电路；
(D3)往一信号传递方向搜寻所述多个触发器；以及
(D4)当步骤(D3)未找到所述多个触发器，重复步骤(D2)及(D3)直到找到所述多个触发器。
5.如权利要求1所述的方法，其中该频率引脚是一第一频率引脚，步骤(B)还包括取得该电路的一第二频率引脚，该电路描述档案描述一多任务器，该多任务器具有一第一输入端及一第二输入端，该第一频率引脚与该第二频率引脚分别耦接该多任务器的该第一输入端及该第二输入端，步骤(F)还包括：
(F1)当该数据引脚与该第一频率引脚被判断为相关联时，判定该数据引脚与该第二频率引脚相关联。
6.如权利要求1所述的方法，其中该目标触发器为所述多个触发器其中之一。
7.一种计算机处理系统，包括：
一个或多个处理器；
内存；以及
一个或多个程序，其中所述一个或多个程序存储在所述内存中，且被配置成由所述一个或多个处理器执行，所述一个或多个程序包括用于执行如权利要求1-6中任一项所述的方法的指令。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910656110.6A CN112241613B (zh) | 2019-07-19 | 2019-07-19 | 检测电路的引脚关联性的方法及其计算机处理系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910656110.6A CN112241613B (zh) | 2019-07-19 | 2019-07-19 | 检测电路的引脚关联性的方法及其计算机处理系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112241613A CN112241613A (zh) | 2021-01-19 |
| CN112241613B true CN112241613B (zh) | 2023-12-29 |
Family
ID=74167766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910656110.6A Active CN112241613B (zh) | 2019-07-19 | 2019-07-19 | 检测电路的引脚关联性的方法及其计算机处理系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112241613B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195365A (ja) * | 1987-10-07 | 1989-04-13 | Fujitsu Ltd | クリティカルパスの解析処理方式 |
| CN1107983A (zh) * | 1993-03-31 | 1995-09-06 | 莫托罗拉公司 | 一种数据处理系统及其方法 |
| CN105808806A (zh) * | 2014-12-31 | 2016-07-27 | 瑞昱半导体股份有限公司 | 集成电路的时序分析方法及集成电路的时序分析装置 |
| CN107368439A (zh) * | 2016-05-11 | 2017-11-21 | 广达电脑股份有限公司 | 主控元件以及数据传输方法 |
| CN108572310A (zh) * | 2017-03-07 | 2018-09-25 | 慧荣科技股份有限公司 | 电路测试方法 |
-
2019
- 2019-07-19 CN CN201910656110.6A patent/CN112241613B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0195365A (ja) * | 1987-10-07 | 1989-04-13 | Fujitsu Ltd | クリティカルパスの解析処理方式 |
| CN1107983A (zh) * | 1993-03-31 | 1995-09-06 | 莫托罗拉公司 | 一种数据处理系统及其方法 |
| US5537562A (en) * | 1993-03-31 | 1996-07-16 | Motorola Inc. | Data processing system and method thereof |
| CN105808806A (zh) * | 2014-12-31 | 2016-07-27 | 瑞昱半导体股份有限公司 | 集成电路的时序分析方法及集成电路的时序分析装置 |
| CN107368439A (zh) * | 2016-05-11 | 2017-11-21 | 广达电脑股份有限公司 | 主控元件以及数据传输方法 |
| CN108572310A (zh) * | 2017-03-07 | 2018-09-25 | 慧荣科技股份有限公司 | 电路测试方法 |
Non-Patent Citations (1)
| Title |
|---|
| 数字传感器MPXY8020A与MSP430的接口设计;郑启忠;朱宏辉;;单片机与嵌入式系统应用(第01期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112241613A (zh) | 2021-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112560401B (zh) | Verilog文件转换方法、装置、存储介质及设备 | |
| CN102054100B (zh) | 一种基于静态分析的rtl设计错误检测方法和系统 | |
| US20080008021A1 (en) | Method for recognizing and verifying fifo structures in integrated circuit designs | |
| CN115293084A (zh) | 一种门级网表跨时钟域自动化分析方法及系统 | |
| CN115630036A (zh) | 报错信息处理方法、装置、设备、存储介质和程序产品 | |
| CN114861593A (zh) | 基于电路拓扑检查原理图网络的方法、装置、设备、介质 | |
| CN112241613B (zh) | 检测电路的引脚关联性的方法及其计算机处理系统 | |
| CN117764008A (zh) | 电路路径的检测方法、电子设备及可读存储介质 | |
| TWI684987B (zh) | 電路校正系統與增加掃描測試涵蓋率的方法 | |
| CN115470125B (zh) | 基于日志文件的调试方法、设备以及存储介质 | |
| CN114062894B (zh) | 电路元器件检测方法、检测装置、终端设备和存储介质 | |
| CN111045948A (zh) | 模块间接口信号的检查方法、设备和存储介质 | |
| US7617431B2 (en) | Method and apparatus for analyzing delay defect | |
| TWI689736B (zh) | 偵測電路之腳位關聯性的方法及其電腦程式產品 | |
| CN114780440A (zh) | 一种软件升级版本正确性的检测方法及装置 | |
| US9983264B2 (en) | Multiple defect diagnosis method and machine readable media | |
| CN110750956B (zh) | 逻辑闸阶层验证方法以及验证系统 | |
| US9003341B2 (en) | Method for determining interface timing of integrated circuit automatically and related machine readable medium thereof | |
| US7155652B1 (en) | Digital signal processing for real time classification of failure bitmaps in integrated circuit technology development | |
| US7650579B2 (en) | Model correspondence method and device | |
| CN111695321B (zh) | 电路设计方法及相关的电脑程序产品 | |
| CN117827883A (zh) | Sql语句的检测方法、装置、设备、介质及程序产品 | |
| CN112380798B (zh) | 参数检查方法、装置、设备和存储介质 | |
| US20030225562A1 (en) | Method and apparatus for characterizing timing-sensitive digital logic circuits | |
| CN107301256B (zh) | 一种集成电路的验证方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |