TWI689736B - 偵測電路之腳位關聯性的方法及其電腦程式產品 - Google Patents

偵測電路之腳位關聯性的方法及其電腦程式產品 Download PDF

Info

Publication number
TWI689736B
TWI689736B TW108124518A TW108124518A TWI689736B TW I689736 B TWI689736 B TW I689736B TW 108124518 A TW108124518 A TW 108124518A TW 108124518 A TW108124518 A TW 108124518A TW I689736 B TWI689736 B TW I689736B
Authority
TW
Taiwan
Prior art keywords
circuit
flip
pin
clock pin
flop
Prior art date
Application number
TW108124518A
Other languages
English (en)
Other versions
TW202102872A (zh
Inventor
許家綾
王鼎雄
李孟蓉
羅幼嵐
高淑怡
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108124518A priority Critical patent/TWI689736B/zh
Application granted granted Critical
Publication of TWI689736B publication Critical patent/TWI689736B/zh
Priority to US16/920,859 priority patent/US11010521B2/en
Publication of TW202102872A publication Critical patent/TW202102872A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3315—Design verification, e.g. functional simulation or model checking using static timing analysis [STA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭露了一種偵測電路之腳位關聯性的方法及其電腦程式產品。該方法包含：取得描述一電路之電路描述檔案；取得該電路之至少一數據腳位及至少一時脈腳位；將該電路轉換至單元層級；在單元層級中，追蹤該電路以找出與該時脈腳位耦接之複數個正反器；在單元層級中，追蹤該電路以找出與該數據腳位耦接之目標正反器；以及根據目標正反器的數據訊號及時脈訊號，判斷數據腳位及時脈腳位是否相關聯。

Description

偵測電路之腳位關聯性的方法及其電腦程式產品
本發明是關於積體電路的靜態時序分析，尤其是關於偵測電路之腳位關聯性的方法及相關的電腦程式產品。
在積體電路的領域中，在一個具有預設功能的電路模組設計完成後，通常會對該電路進行靜態時序分析（static timing analysis, STA），以確保數據訊號與時脈訊號之間的時序正確。一個電路模組透過其介面與其他電路模組訊號連線，而該介面通常包含許多數據腳位及許多時脈腳位。由於靜態時序分析需要知道數據腳位（data pin）與時脈腳位（clock pin）的對應關係（也就是數據腳位與時脈腳位之間的關聯性），因此如果未提供完整的數據腳位與時脈腳位的關聯性或是提供的關聯性有誤，則靜態時序分析可能無法找出存在於電路模組中的時序錯誤。因此需要一個可靠的方法來偵測或辨識積體電路中數據腳位及時脈腳位的關聯性。
鑑於先前技術之不足，本發明之一目的在於提供一種偵測電路之腳位關聯性的方法及相關的電腦程式產品，以提升靜態時序分析的可靠性。
本發明揭露一種偵測電路之腳位關聯性的方法，包含：取得描述一電路之電路描述檔案；取得該電路之至少一數據腳位及至少一時脈腳位；將該電路轉換至單元層級；在單元層級中，追蹤該電路以找出與該時脈腳位耦接之複數個正反器；在單元層級中，追蹤該電路以找出與該數據腳位耦接之目標正反器；以及根據目標正反器的數據訊號及時脈訊號，判斷數據腳位及時脈腳位是否相關聯。
本發明另揭露一種電腦程式產品，包含複數個程式指令，當一電腦載入該些程式指令並執行後，可完成前述之偵測電路之腳位關聯性的方法。
本發明之偵測電路之腳位關聯性的方法及相關的電腦程式產品能夠自動找出積體電路的數據腳位及時脈腳位的關聯性。相較於傳統技術，本發明可以減少人為的疏失，並且提升電路分析的效率。
有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。
以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。
圖1A為本發明偵測積體電路的腳位關聯性的裝置。偵測裝置100包含記憶體110及處理單元120。處理單元120可以是具有程式執行能力的電路或電子元件，例如中央處理器、微處理器或微處理單元，其藉由執行儲存在記憶體110中的程式碼或程式指令來偵測積體電路的腳位的關聯性。
圖1B為本發明偵測積體電路的腳位關聯性的方法的一實施例的流程圖。處理單元120讀取待偵測電路的規格檔案130及電路描述檔案140後執行路徑擷取（path extraction）程序150，最終產生相關時脈報告160。規格檔案130及電路描述檔案140可以儲存在記憶體110中。
圖2為本發明所討論之積體電路的一個例子的示意圖。積體電路200包含但不限於n個輸入數據腳位Din（Din-1~Din-n，n為正整數）、n個正反器210（210-1~210-n）、m個輸出數據腳位Dout（Dout-1~Dout-m，m為正整數）、m個正反器220（220-1~220-m）、輸入時脈腳位CLK-1、輸入時脈腳位CLK-2、輸出時脈腳位CLK-3、中間電路202、中間電路204以及多工器230。積體電路200可以是一個系統中的其中一個電路模組，並且透過輸入數據腳位Din、輸出數據腳位Dout、輸入時脈腳位CLK-1與CLK-2，以及輸出時脈腳位CLK-3與其他電路模組（圖未示）訊號連線或溝通。
圖3為圖1B之路徑擷取程序150的一實施例的流程圖。請參閱圖2及圖3以更了解以下的說明。一開始，偵測裝置100先取得電路描述檔案140（步驟S310）。電路描述檔案140描述積體電路200的複數個元件之間的連線，電路描述檔案140可以是電路圖編輯器所產出的電路網表（netlist）。電路描述檔案140可以儲存在記憶體110中，而處理單元120存取記憶體110以取得電路描述檔案140。藉由存取電路描述檔案140，處理單元120可以得知積體電路200的電路架構。
接下來，偵測裝置100取得積體電路200的至少一數據腳位以及至少一時脈腳位（步驟S320）。數據腳位及時脈腳位可以記錄在積體電路200的規格檔案130中。規格檔案130被輸入偵測裝置100後可以儲存在記憶體110中，而處理單元120存取記憶體110以取得規格檔案130。規格檔案130可以儲存使用者感興趣的腳位，換言之，規格檔案130可以儲存積體電路200的全部或部分的數據腳位，以及全部或部分的時脈腳位。
接下來，處理單元120確認積體電路200中的電源節點（power node，例如圖2的電源VDD所示）及接地節點（ground node，例如圖2的接地符號所示）（步驟S330）。在一些實施例中，電源節點及接地節點可以儲存在積體電路200的規格檔案130中，處理單元120讀取規格檔案130以得知積體電路200的電源節點及接地節點。電源節點及接地節點可以作為電路的訊號路徑的終點。在一些實施例中，當處理單元120追蹤（trace）某一訊號路徑時，遇到電源節點或接地節點則結束追蹤該訊號路徑。訊號路徑包含但不限於數據路徑及時脈路徑。
接下來，處理單元120根據電路描述檔案將電路轉換至單元層級（cell level）（步驟S340）。此步驟可以藉由群集分析（cluster analysis）技術完成，群集分析為本技術領域具有通常知識者所熟知，請參考以下網址以獲得更多資訊 https://en.wikipedia.org/wiki/Cluster_analysis。此步驟的目的在於將數個基本的電路元件（例如電晶體、電阻、電容、電感等）群組化（grouping）為一個具有特定功能的標準單元（例如放大器、濾波器、正反器等），可以使後續的電路追蹤操作更易於執行。此步驟可以視為將電晶體層級的電路群集化（clustering）或近似化（approximating）成單元層級（例如以功能區分）。在一些實施例中，此步驟可以根據積體電路200的階層名稱（hierarchy name）來完成。
接下來，處理單元120在電路的單元層級中追蹤電路，以找出與時脈腳位耦接之正反器（步驟S350）。在此步驟中，處理單元120從某一個時脈腳位開始追蹤電路，直到找到電路中的正反器。作為追蹤起點的時脈腳位可以是積體電路200的輸入時脈腳位（例如圖2的輸入時脈腳位CLK-1及輸入時脈腳位CLK-2）或是輸出時脈腳位（例如圖2的輸出時脈腳位CLK-3）。以下分別就追蹤起點為輸入時脈腳位的情況及輸出時脈腳位的情況進行討論。
案例一，當追蹤起點為輸入時脈腳位：
請參閱圖4，圖4為簡化之待偵測積體電路的一示意圖。在步驟S350中，處理單元120從積體電路400的輸入時脈腳位CLK_in開始，往訊號傳遞方向405追蹤電路，直到找到正反器410的時脈腳位。輸入時脈腳位CLK_in可以直接電連接正反器410的時脈腳位，或是透過中間電路402耦接正反器410。中間電路402可能包含標準單元。
就圖2的積體電路200而言，當處理單元120以輸入時脈腳位CLK-1作為起點追蹤電路，將找出正反器210-1、正反器210-2、正反器210-n，以及正反器220-m；其中，正反器210-1、正反器210-2及正反器210-n與輸入時脈腳位CLK-1直接耦接，而正反器220-m則是透過多工器230耦接輸入時脈腳位CLK-1。當處理單元120以輸入時脈腳位CLK-2作為起點追蹤電路，將找出正反器220-1、正反器220-2，以及正反器220-m；其中，正反器220-1及正反器220-2透過中間電路204耦接輸入時脈腳位CLK-2，而正反器220-m則是透過多工器230耦接輸入時脈腳位CLK-2。中間電路202及中間電路204可能包含正反器及其他標準單元。
案例二，當追蹤起點為輸出時脈腳位：
請參閱圖5及圖6，圖5為簡化之待偵測積體電路的另一示意圖，圖6為圖3之步驟S350的一個實施方式的細部流程。處理單元120從積體電路500的輸出時脈腳位CLK_out開始（步驟S605），往訊號來源方向505追蹤電路（步驟S610），遇到中間電路502時，往訊號傳遞方向507搜尋正反器（步驟S620）。接著，處理單元120判斷是否找到正反器（步驟S630）。如果步驟S630的判斷結果為是（例如找到圖5的正反器510），則處理單元120結束搜尋（步驟S640）（亦即結束步驟S350）；如果步驟S630的判斷結果為否，則處理單元120重覆執行步驟S610及S620。
就圖2的積體電路200而言，當處理單元120以輸出時脈腳位CLK-3作為起點追蹤電路，將找出正反器220-1以及正反器220-2；其中，正反器220-1及正反器220-2透過中間電路204耦接輸出時脈腳位CLK-3。
請注意，在本發明的一個實施例中，當處理單元120在步驟S350找到正反器後就不再繼續追蹤該路徑。在一些實施例中，如果處理單元120在步驟S350發現於步驟S340中所找出的某一正反器未與時脈腳位耦接，則排除該正反器。換言之，此步驟可以排除在前一步驟中被誤判為正反器的標準單元。
回到圖3，步驟S350完成後，處理單元120在電路的單元層級中追蹤電路，以找出與數據腳位耦接之目標正反器（步驟S360）。在此步驟中，處理單元120在電路的單元層級中，從某一個數據腳位開始追蹤電路，直到找到正反器。作為追蹤起點的數據腳位可以是積體電路200的輸入數據腳位（例如圖2的輸入數據腳位Din）或是輸出數據腳位（例如圖2的輸出數據腳位Dout）。以下分別就追蹤起點為輸入數據腳位的情況及輸出數據腳位的情況進行討論。
案例一，當追蹤起點為輸入數據腳位：
請參閱圖7，圖7為簡化之待偵測積體電路的另一示意圖。在步驟S360中，處理單元120從積體電路700的輸入數據腳位Data_in開始，往訊號傳遞方向705追蹤電路，直到找到正反器710的數據輸入腳位。輸入數據腳位Data_in可以電連接正反器710，或是透過中間電路702耦接正反器710的數據輸入腳位。中間電路702可能包含標準單元。
案例二，當追蹤起點為輸出數據腳位：
請參閱圖8，圖8為簡化之待偵測積體電路的另一示意圖。在步驟S360中，處理單元120從積體電路800的輸出數據腳位Data_out開始，往訊號來源方向805追蹤電路，直到找到正反器810。輸出數據腳位Data_out可以電連接正反器810的數據輸出腳位，或是透過中間電路802耦接正反器810的數據輸出腳位。中間電路802可能包含標準單元。
請注意，在本發明的一個實施例中，當處理單元120在步驟S360找到目標正反器後就不再繼續追蹤該路徑。在一些實施例中，處理單元120在步驟S360所找到的目標正反器是步驟S350所找到的正反器的其中之一。
回到圖3，步驟S360完成後，處理單元120根據目標正反器的數據訊號（或數據連線）及時脈訊號（或時脈連線），判斷數據腳位及時脈腳位的關聯性（步驟S370）。舉例來說，當目標正反器為圖2的正反器210-2時，處理單元120在此步驟中判斷輸入數據腳位Din-2與輸入時脈腳位CLK-1相關聯，也就是說，處理單元120決定輸入數據腳位Din-2的關聯時脈腳位為輸入時脈腳位CLK-1。另舉例來說，當目標正反器為圖2的正反器220-m時，處理單元120在此步驟中判斷輸出數據腳位Dout-m與輸入時脈腳位CLK-1及輸入時脈腳位CLK-2相關聯，也就是說，處理單元120決定輸出數據腳位Dout-m的關聯時脈腳位為輸入時脈腳位CLK-1及輸入時脈腳位CLK-2。
圖9為圖3之步驟S370的一個實施方式的細部流程。在一些實施例中，當待偵測的積體電路包含多工器時，步驟S370更包含子步驟S910：當處理單元120判斷數據腳位與耦接該多工器的第一時脈腳位相關聯時，處理單元120判定該數據腳位與耦接該多工器的第二時脈腳位相關聯。舉例來說，如圖2的積體電路200所示，因為積體電路200的電路描述檔案描述多工器230的輸入端232及234分別耦接輸入時脈腳位CLK-1及輸入時脈腳位CLK-2，所以即使多工器230的輸出端236預設狀態是選擇輸入時脈腳位CLK-1及輸入時脈腳位CLK-2的其中之一（亦即正反器220-m的輸入時脈是耦接輸入時脈腳位CLK-1及輸入時脈腳位CLK-2的其中之一），處理單元120仍可根據電路描述檔案判定輸出數據腳位Dout-m與輸入時脈腳位CLK-1及輸入時脈腳位CLK-2皆相關聯。
回到圖3，步驟S370完成後，處理單元120判斷是否處理完積體電路200的所有數據腳位（步驟S380）。如果步驟S380的判斷結果為是，則處理單元120產生相關時脈報告160（步驟S390），並且結束偵測程序；如果步驟S380的判斷結果為否，則處理單元120重覆執行步驟S360及S370，直到處理完所有數據腳位。
表1為根據本發明所得的相關時脈報告160的一個範例，相關時脈報告160對應於積體電路200。值得注意的是，因為正反器220-m耦接多工器230，所以輸出數據腳位Dout-m的相關聯的時脈腳位為輸入時脈腳位CLK-1及輸入時脈腳位CLK-2。 表1：
Figure 108124518-A0305-0001
圖3的步驟S350及S360可以利用深度優先搜尋（Depth-First Search）演算法、廣度優先搜尋（Breadth-First Search）演算法，或其他演算法來完成。步驟S350及S360更包含子步驟S1010（如圖10所示）：找到電源節點或接地節點即停止追蹤。步驟S330及步驟S1010有助於縮短步驟S350及S360的電路搜尋範圍以及執行時間。
本案之演算法可以實作為一個包含複數個程式指令的電腦程式產品（例如軟體、韌體或其組合），電腦程式產品可儲存於電腦可讀取記錄媒體中（例如揮發性及非揮發性記憶體等）。包含具備程式執行能力的計算單元（例如中央處理單元、微處理器、微控制器等）的電腦載入該些程式指令並執行後，可實現本發明的方法。
請注意，前揭圖示中，元件之形狀、尺寸、比例以及步驟之順序等僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。應瞭解到，在本發明之方法流程圖中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。此外，上述的各個模組或方法步驟，可依據設計者的需求，藉由硬體、軟體或是韌體來實現。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:偵測裝置 110:記憶體 120:處理單元 130:規格檔案 140:電路描述檔案 150:路徑擷取程序 160:相關時脈報告 200、400、500、700、800:積體電路 Din-1、Din-2、Din-n、Data-in:輸入數據腳位 Dout-1、Dout-2、Dout-m、Data-out:輸出數據腳位 210-1、210-2、210-n、220-1、220-2、220-m、410、510、710、810:正反器 CLK-1、CLK-2、CLK_in:輸入時脈腳位 CLK-3、CLK_out:輸出時脈腳位 202、204、402、502、702、802:中間電路 230:多工器 232、234:輸入端 236:輸出端 405、507、705:訊號傳遞方向 505、805:訊號來源方向 S310～S390、S605~S640、S910、S1010:步驟
圖1A為本發明偵測積體電路的腳位關聯性的裝置； 圖1B為本發明偵測積體電路的腳位關聯性的方法的一實施例的流程圖； 圖2為本發明所討論之積體電路的一個例子的示意圖； 圖3為圖1B之路徑擷取程序的一實施例的流程圖； 圖4為簡化之待偵測積體電路的一示意圖； 圖5為簡化之待偵測積體電路的另一示意圖； 圖6為圖3之步驟S350的一個實施方式的細部流程； 圖7為簡化之待偵測積體電路的另一示意圖； 圖8為簡化之待偵測積體電路的另一示意圖； 圖9為圖3之步驟S370的一個實施方式的細部流程；以及 圖10為圖3之步驟S350及S360的一個實施方式的其中一子步驟。
S310~S390:步驟

Claims (7)

  1. 一種偵測一電路之腳位關聯性的方法，包含： （A）取得描述該電路之一電路描述檔案； （B）取得該電路之至少一數據腳位及至少一時脈腳位； （C）將該電路轉換至一單元層級； （D）在該單元層級中，追蹤該電路以找出與該時脈腳位耦接之複數個正反器； （E）在該單元層級中，追蹤該電路以找出與該數據腳位耦接之一目標正反器；以及 （F）根據該目標正反器的一數據訊號及一時脈訊號，判斷該數據腳位及該時脈腳位是否相關聯。
  2. 如申請專利範圍第1項所述之方法，更包含： （G）在步驟（C）之前確認該電路中的一電源節點及一接地節點； 其中，步驟（D）包含： （D1）找到該電源節點或該接地節點即停止追蹤。
  3. 如申請專利範圍第1項所述之方法，更包含： （G）在步驟（C）之前確認該電路中的一電源節點及一接地節點； 其中，步驟（E）包含： （E1）找到該電源節點或該接地節點即停止追蹤。
  4. 如申請專利範圍第1項所述之方法，其中該時脈腳位係該電路之一輸出時脈腳位，步驟（D）包含： （D1）以該輸出時脈腳位作為起點； （D2）往一訊號來源方向追蹤該電路； （D3）往一訊號傳遞方向搜尋該些正反器；以及 （D4）當步驟（D3）未找到該些正反器，重覆步驟（D2）及（D3）直到找到該些正反器。
  5. 如申請專利範圍第1項所述之方法，其中該時脈腳位係一第一時脈腳位，步驟（B）更包含取得該電路之一第二時脈腳位，該電路描述檔案描述一多工器，該多工器具有一第一輸入端及一第二輸入端，該第一時脈腳位與該第二時脈腳位分別耦接該多工器的該第一輸入端及該第二輸入端，步驟（F）更包含： （F1）當該數據腳位與該第一時脈腳位被判斷為相關聯時，判定該數據腳位與該第二時脈腳位相關聯。
  6. 如申請專利範圍第1項所述之方法，其中該目標正反器為該些正反器的其中之一。
  7. 一種電腦程式產品，包含複數個程式指令，當一電腦載入該些程式指令並執行後，可完成申請專利範圍第1項至第6項中任一項所述之方法。
TW108124518A 2019-07-11 2019-07-11 偵測電路之腳位關聯性的方法及其電腦程式產品 TWI689736B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108124518A TWI689736B (zh) 2019-07-11 2019-07-11 偵測電路之腳位關聯性的方法及其電腦程式產品
US16/920,859 US11010521B2 (en) 2019-07-11 2020-07-06 Method of detecting relations between pins of circuit and computer program product thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108124518A TWI689736B (zh) 2019-07-11 2019-07-11 偵測電路之腳位關聯性的方法及其電腦程式產品

Publications (2)

Publication Number Publication Date
TWI689736B true TWI689736B (zh) 2020-04-01
TW202102872A TW202102872A (zh) 2021-01-16

Family

ID=71134232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124518A TWI689736B (zh) 2019-07-11 2019-07-11 偵測電路之腳位關聯性的方法及其電腦程式產品

Country Status (2)

Country Link
US (1) US11010521B2 (zh)
TW (1) TWI689736B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6202183B1 (en) * 1998-07-02 2001-03-13 Philips Semiconductors Inc. Analog test access port and method therefor
US7171323B2 (en) * 2002-12-02 2007-01-30 Silverbrook Research Pty Ltd Integrated circuit having clock trim circuitry
US7665001B2 (en) * 2006-09-25 2010-02-16 Wisconsin Alumni Research Foundation Progressive random access scan circuitry
TW201022690A (en) * 2008-11-17 2010-06-16 Taiwan Semiconductor Mfg Device under test circuit, integrated circuit and semiconductor wafer process monitor circuit
TW201710701A (zh) * 2015-09-14 2017-03-16 Terminus Tech Inc 具掃描測試之積體電路及其測試方法
US10222421B1 (en) * 2018-02-14 2019-03-05 Silicon Laboratories Inc. Method for detecting faults on retention cell pins

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452239A (en) * 1993-01-29 1995-09-19 Quickturn Design Systems, Inc. Method of removing gated clocks from the clock nets of a netlist for timing sensitive implementation of the netlist in a hardware emulation system
US5581738A (en) * 1993-06-07 1996-12-03 Xilinx, Inc. Method and apparatus for back-annotating timing constraints into simulation models of field programmable gate arrays
US6263483B1 (en) * 1998-02-20 2001-07-17 Lsi Logic Corporation Method of accessing the generic netlist created by synopsys design compilier
US6442739B1 (en) * 1998-05-01 2002-08-27 Cadence Design Systems, Inc. System and method for timing abstraction of digital logic circuits
JP4176906B2 (ja) * 1999-01-14 2008-11-05 株式会社ルネサステクノロジ 静的・動的タイミング検証方法及び記憶媒体
US6763505B2 (en) * 2002-04-04 2004-07-13 International Business Machines Corporation Apparatus and method for automated use of phase abstraction for enhanced verification of circuit designs
US7308656B1 (en) * 2005-10-04 2007-12-11 Xilinx, Inc. Method and apparatus for generating a boundary scan description and model
US7404163B2 (en) * 2006-03-24 2008-07-22 International Business Machines Corporation Static timing slacks analysis and modification
US8185854B1 (en) * 2006-11-22 2012-05-22 Altera Corporation Method and apparatus for performing parallel slack computation within a shared netlist region
US8365113B1 (en) * 2007-01-10 2013-01-29 Cadence Design Systems, Inc. Flow methodology for single pass parallel hierarchical timing closure of integrated circuit designs
US8977995B1 (en) * 2007-01-10 2015-03-10 Cadence Design Systems, Inc. Timing budgeting of nested partitions for hierarchical integrated circuit designs
US8117577B1 (en) * 2009-01-28 2012-02-14 Xilinx, Inc. Determining timing paths within a circuit block of a programmable integrated circuit
TWI503682B (zh) 2013-02-07 2015-10-11 Realtek Semiconductor Corp 決定積體電路之介面時序的方法與其相關的機器可讀媒體
US8977998B1 (en) * 2013-02-21 2015-03-10 Altera Corporation Timing analysis with end-of-life pessimism removal
US8745561B1 (en) * 2013-03-15 2014-06-03 Cadence Design Systems, Inc. System and method for common path pessimism reduction in timing analysis to guide remedial transformations of a circuit design
US9171116B1 (en) * 2014-09-16 2015-10-27 Cadence Design Systems, Inc. Method and system for reducing redundant logic in an integrated circuit
US9842187B1 (en) * 2016-03-28 2017-12-12 Xilinx, Inc. Representation of complex timing characteristics of startpoint-endpoint pairs in a circuit design
US10162918B1 (en) * 2016-04-27 2018-12-25 Altera Corporation Integrated circuit retiming with selective modeling of flip-flop secondary signals
US10223493B1 (en) * 2016-06-28 2019-03-05 Altera Corporation Dynamic tag allocation for clock reconvergence pessimism removal
US10247777B1 (en) * 2016-11-10 2019-04-02 Teseda Corporation Detecting and locating shoot-through timing failures in a semiconductor integrated circuit
US10678983B1 (en) * 2018-05-23 2020-06-09 Xilinx, Inc. Local retiming optimization for circuit designs

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6202183B1 (en) * 1998-07-02 2001-03-13 Philips Semiconductors Inc. Analog test access port and method therefor
US7171323B2 (en) * 2002-12-02 2007-01-30 Silverbrook Research Pty Ltd Integrated circuit having clock trim circuitry
US7665001B2 (en) * 2006-09-25 2010-02-16 Wisconsin Alumni Research Foundation Progressive random access scan circuitry
TW201022690A (en) * 2008-11-17 2010-06-16 Taiwan Semiconductor Mfg Device under test circuit, integrated circuit and semiconductor wafer process monitor circuit
TW201710701A (zh) * 2015-09-14 2017-03-16 Terminus Tech Inc 具掃描測試之積體電路及其測試方法
US10222421B1 (en) * 2018-02-14 2019-03-05 Silicon Laboratories Inc. Method for detecting faults on retention cell pins

Also Published As

Publication number Publication date
US20210012050A1 (en) 2021-01-14
TW202102872A (zh) 2021-01-16
US11010521B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
CN112560401B (zh) Verilog文件转换方法、装置、存储介质及设备
CN105571614B (zh) 磁传感器校准方法及装置
US9858382B2 (en) Computer program product for timing analysis of integrated circuit
US8640075B2 (en) Early design cycle optimzation
TWI689736B (zh) 偵測電路之腳位關聯性的方法及其電腦程式產品
JP6205970B2 (ja) 回路デザイン電気的チェックシステム
JP6007676B2 (ja) 判定支援装置、判定装置、メモリコントローラ、システム、および判定方法
CN107784185B (zh) 一种门级网表中伪路径的提取方法、装置及终端设备
US8250510B2 (en) Jitter amount estimating method, method for calculating correlation between amount of simultaneously operating signal noise and jitter amount, and recording medium
KR102237747B1 (ko) 반도체 장치
US20100269080A1 (en) Computer-aided design system and method for simulating pcb specifications
US10755008B2 (en) Circuit comparing method and electronic device
CN112241613B (zh) 检测电路的引脚关联性的方法及其计算机处理系统
JP2013140549A (ja) 半導体試験装置、半導体試験方法及びそのプログラム
JP2008210189A (ja) 検証方法、検証装置及びプログラム
US9003341B2 (en) Method for determining interface timing of integrated circuit automatically and related machine readable medium thereof
TWI503684B (zh) 印刷電路檢查方法與裝置
JP2007192635A (ja) 回路測定システム及び回路測定方法
US6892334B2 (en) Method for determining deskew margins in parallel interface receivers
TW201403615A (zh) 記憶體
CN103973299A (zh) 数据及时钟恢复装置
US8683399B2 (en) Timing constraint generating support apparatus and method of supporting generation of timing constraint
CN112989736B (zh) 用于检测修改设计的错误实例的方法、设备及存储介质
JP2013085118A (ja) 伝送試験装置、伝送試験方法及び伝送試験プログラム
US20220357377A1 (en) Power supply voltage detector, power supply voltage detection apparatus, system and medium