KR101711193B1 - 웨이퍼 검사 방법 및 웨이퍼 검사 시스템 - Google Patents

웨이퍼 검사 방법 및 웨이퍼 검사 시스템 Download PDF

Info

Publication number
KR101711193B1
KR101711193B1 KR1020100053035A KR20100053035A KR101711193B1 KR 101711193 B1 KR101711193 B1 KR 101711193B1 KR 1020100053035 A KR1020100053035 A KR 1020100053035A KR 20100053035 A KR20100053035 A KR 20100053035A KR 101711193 B1 KR101711193 B1 KR 101711193B1
Authority
KR
South Korea
Prior art keywords
center location
wafer
inspection
defect
correction
Prior art date
Application number
KR1020100053035A
Other languages
English (en)
Other versions
KR20110133357A (ko
Inventor
장환석
고장만
성준석
신호봉
이길수
이창훈
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100053035A priority Critical patent/KR101711193B1/ko
Priority to US13/115,355 priority patent/US8711348B2/en
Publication of KR20110133357A publication Critical patent/KR20110133357A/ko
Priority to US14/224,428 priority patent/US8976348B2/en
Application granted granted Critical
Publication of KR101711193B1 publication Critical patent/KR101711193B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

포토 맵 정보에 기초하여 웨이퍼 검사를 수행하는 웨이퍼 검사가 개시된다. 웨이퍼 검사 방법은, 웨이퍼 상의 샘플 센터 로케이션(sample center location)을 검출하는 단계, 포토 맵 정보에 기초하여 검출된 샘플 센터 로케이션을 보정 센터 로케이션으로 보정하는 단계, 및 보정 센터 로케이션에 기초하여 웨이퍼에 포함된 결함 다이들을 검출하는 단계를 포함한다.

Description

웨이퍼 검사 방법 및 웨이퍼 검사 시스템{Method for inspecting wafer and wafer inspection system}
　본 발명은 웨이퍼 검사에 관한 것으로서, 더욱 상세하게는 웨이퍼의 결함을 검사하기 위한 방법, 및 검사 시스템에 관한 것이다.
웨이퍼 검사 방법은 웨이퍼 라인 공정의 각 단계에서 웨이퍼에 발생한 결함을 검사하기 위하여 사용된다. 웨이퍼 검사 방법은 레이저 산란 방법, 광학 영상 비교 방법, 및 전자 빔 이용 방법 등을 포함한다.
웨이퍼의 크기가 대형화됨에 따라, 웨이퍼에 형성된 다이(die)의 수가 증가할 수 있다. 웨이퍼를 검사하여 생성된 결함 영상은 원 영상과 매칭되어 각각의 다이에 대한 패스 또는 페일 여부가 판단된다. 따라서 다이의 수가 증가함에 따라 결함 분석에 소요되는 시간이 증가할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 포토 맵 정보에 기초하여 웨이퍼 검사를 수행하여, 결함 해석 효율을 향상시킬 수 있는 웨이퍼 검사 방법 및 웨이퍼 검사 시스템을 제공하는 것이다.
본 발명의 일부 실시예에 따른 웨이퍼 검사 방법은, 웨이퍼 상의 샘플 센터 로케이션(sample center location)을 검출하는 단계, 포토 맵 정보에 기초하여 상기 검출된 샘플 센터 로케이션을 보정 센터 로케이션으로 보정하는 단계, 및 상기 보정 센터 로케이션에 기초하여 상기 웨이퍼에 포함된 결함 다이들을 검출하는 단계를 포함한다.
일 실시예에 있어서, 검출된 샘플 센터 로케이션을 보정하는 단계는, 상기 포토 맵 정보에 기초하여 상기 검출된 샘플 센터 로케이션을 기 설정된 센터 로케이션과 일치하도록 보정하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 포토 맵 정보는 웨이퍼 다이 피치(die pitch) 및 오프셋 정보를 포함할 수 있다.
일 실시예에 있어서, 상기 결함 다이들을 검출하는 단계는, 상기 포토 맵 정보에 기초하여 순차적으로 복수의 다이들을 검사하는 단계를 포함할 수 있다. 예를 들어, 상기 복수의 다이들을 검사하는 단계는, 상기 보정 샘플 센터 로케이션으로부터 상기 다이 피치를 순차적으로 증가시키며, 상기 복수의 다이들을 검사하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 결함 다이들을 검사하는 단계는, 단일 다이를 검사 단위로 하여 상기 웨이퍼 상의 복수의 다이들을 순차적으로 조사하여 결함을 검사하는 싱글 다이 테스트 단계 또는 복수의 다이들을 검사 단위로 하여, 상기 웨이퍼 상의 복수의 다이들을 순차적으로 조사하여 결함을 검사하는 멀티 다이 테스트 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 웨이퍼의 결함 다이들을 검출하는 단계는, 상기 웨이퍼에 레이저, 광학 신호, 또는 전자 빔(E-beam)을 조사하여 다이의 결함 여부를 판단하는 단계, 및 상기 판단 결과에 기초하여 결함 데이터를 생성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 웨이퍼 검사 방법은, 상기 결함 데이터에 기초하여 결함 소스 분석(DSA, Defect source analysis)을 수행하는 단계를 포함할 수 있다.
일 실시예에 있어서 상기 웨이퍼 검사 방법은 상기 웨이퍼에 전기적 신호를 인가하여 전기적 다이 소팅(EDS, Electrical Die Sorting)을 수행하는 단계를 더 포함할 수 있다.
본 발명의 일부 실시예들에 따른 웨이퍼 검사 장치를 포함하는 웨이퍼 검사 시스템은, 웨이퍼 상의 샘플 센터 로케이션을 검출하고, 검사 제어 신호에 기초하여 보정 센터 로케이션에 대하여 상기 웨이퍼를 검사하고 결함 데이터를 생성하는 검사부, 및 포토 맵 정보에 기초하여 상기 샘플 센터 로케이션을 보정하는 상기 검사 제어 신호를 생성하는 검사 제어부를 포함한다.
일 실시예에 있어서, 상기 검사부는, 상기 검사 제어 신호에 기초하여 상기 보정 센터 로케이션에 대하여 조사하는 결함 조사부, 및 상기 결함 조사부로부터 결함 영상을 수신하여 포토 맵과 비교하여 상기 결함 데이터를 생성하는 결함 분석부를 포함할 수 있다.
일 실시예에 있어서, 상기 결함 조사부는, 상기 보정 센터 로케이션 및 상기 포토 맵 정보에 포함된 다이 피치에 기초하여 복수의 다이들에 대한 단위 결함 영상을 생성할 수 있다.
일 실시예에 있어서, 상기 결함 조사부는 상기 검사 제어 신호에 기초하여 상기 보정 센터 로케이션으로부터 단일 다이에 대하여 순차적으로 조사를 수행할 수 있다.
일 실시예에 있어서, 상기 결함 조사부는 상기 검사 제어 신호에 기초하여 상기 보정 센터 로케이션으로부터 복수 다이들에 대하여 순차적으로 조사를 수행할 수 있다. 예를 들어, 상기 결함 조사부는 상기 보정 센터 로케이션에 대하여 레이저, 광학 신호, 또는 전자 빔(E-beam)을 조사하는 검사 수단을 포함할 수 있다.
일 실시예에 있어서, 상기 웨이퍼 검사 시스템은 상기 결함 데이터에 기초하여 결함 소스 분석(DSA, Defect source analysis)을 수행하는 호스트 관리부를 더 포함할 수 있다.
일 실시예에 있어서, 상기 검사부는 웨이퍼 상에 수행되는 복수의 패턴 형성 과정에서 생성된 복수의 결함 데이터를 생성하며, 상기 호스트 관리부는 상기 복수의 결함 데이터에 대하여 상기 보정 센터 로케이션에 기초하여 결함 소스 분석을 수행할 수 있다.
일 실시예에 있어서, 상기 웨이퍼 검사 시스템은 상기 웨이퍼에 전기적 신호를 인가하여 전기적 다이 소팅을 수행하는 전기적 다이 소팅부를 더 포함할 수 있다.
일 실시예에 있어서, 상기 웨이퍼 검사 시스템은 상기 포토 맵 정보에 기초하여 상기 웨이퍼 상에 패턴을 형성하는 포토 장치를 더 포함할 수 있다.
본 발명의 실시예들에 따른 웨이퍼 검사 방법은, 웨이퍼 상에 패턴을 형성하는 포토 맵 정보에 기초하여 웨이퍼 검사를 수행하여 결함 데이터의 해석에 있어서 매칭에 소요되는 시간을 줄일 수 있어 웨이퍼 제조 수율을 향상시킬 수 있다.
또한, 본 발명의 실시예들에 따른 웨이퍼 검사 시스템은, 포토 맵 정보에 기초하여 생성된 복수의 결함 데이터들을 분석하여 결함 소스 해석을 수행하여, 웨이퍼 결함 해석에 소요되는 시간을 줄일 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 웨이퍼 검사 방법을 설명하기 위한 흐름도이다.
도 2는 본 발명의 일부 실시예들에 따른 포토 맵 정보를 설명하기 위한 도면이다.
도 3은 본 발명의 일부 실시예들에 따른 샘플 센터 로케이션 보정 단계를 설명하기 위한 흐름도이다.
도 4a및 4b는 본 발명의 일 실시예에 따른 샘플 센터 로케이션의 보정을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 웨이퍼 검사 장치를 나타내는 블록도이다.
도 6은 도 4의 검사부의 일 실시예를 나타내는 블록도이다.
도 7및 8은 본 발명의 일부 실시예들에 따른 웨이퍼 검사 시스템을 나타내는 블록도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 “포함한다(comprise)” 및/또는 “포함하는(comprising)”은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 “및/또는”은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성요소들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성요소를 다른 부재, 영역, 부위 또는 구성요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 흐름도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 일부 실시예들에 따른 웨이퍼 검사 방법을 설명하기 위한 흐름도이다.
도 1을 참조하면, 웨이퍼 상의 샘플 센터 로케이션(sample center location)이 검출된다 (단계 S101). 샘플 센터 로케이션은 웨이퍼 검사를 수행하기 위하여 검출된 시작 지점으로, 임의의 지점이 샘플 센터 로케이션으로 검출될 수 있다. 샘플 센터 로케이션은 웨이퍼를 검사하는 장치에 따라 상이해질 수 있으며, 예를 들어, 웨이퍼 검사 장치에 따라 상이한 위치에 형성된 다이(die)를 오리진(origin) 다이로 지정할 수 있다. 또는, 동일한 위치에 형성된 오리진 다이를 검사한다고 하더라도, 웨이퍼 검사 장치의 기계적인 오차에 기인하여 상이한 좌표들이 샘플 센터 로케이션으로 검출될 수 있다. 샘플 센터 로케이션은 X축 좌표 및 Y축 좌표에 기초하여 나타낼 수 있다.
검출된 샘플 센터 로케이션에 대하여 웨이퍼 검사가 수행되는 경우, 포토 공정 단계에서 패턴이 생성된 웨이퍼와 상이한 좌표에 대하여 검사가 수행될 수 있다. 따라서 검사 결과에 기초하여 생성된 결함 맵과 포토 맵에 대하여 매칭 동작이 수행되어야 한다. 매칭 동작에서는 기준이 되는 좌표가 상이하여 오류가 발생할 수 있으며, 또한 매칭 동작에 소요되는 시간에 의하여 전체 웨이퍼 제조 공정에 소요되는 시간이 증가할 수 있다.
웨이퍼 상에 패턴이 형성될 때마다, 결함 맵이 생성될 수 있다. 따라서 웨이퍼 제조 공정에서 복수의 패턴들이 형성되어, 복수의 결함 맵들이 생성되는 경우, 각각의 결함 맵 포토 맵과 매칭하여 분석하는 과정에서 소요되는 시간이 증가하여 웨이퍼 제조 수율이 저하될 수 있다.
검출된 샘플 센터 로케이션은 포토 맵 정보에 기초하여 보정된다 (단계 S103). 예를 들어, 포토 맵 정보는 다이 피치(die pitch) 및 오프셋을 포함할 수 있다. 포토 맵 정보는 웨이퍼 포토 공정에 따라 상이해질 수 있으며, 도 2를 참조하여 후술하도록 한다.
샘플 센터 로케이션은, 포토 맵 정보에 기초하여 포토 공정에서 형성된 웨이퍼의 오리진 다이의 왼쪽 하부 좌표로 보정되어 보정 센터 로케이션으로 설정될 수 있다. 다만, 이는 예시적인 것이며 샘플 센터 로케이션이 보정되는 방법은 이에 한정되지 않는다.
나아가, 보정 센터 로케이션으로부터 다이 피치의 기 설정된 배수만큼 이동한 좌표가 다음의 검사 좌표로 지정될 수 있다. 다이 피치의 기 설정된 배수는 웨이퍼 검사 장치에 따라 상이해질 수 있으며 단위 결함 영상의 크기에 상응할 수 있다. 검사 좌표들은 포토 맵 정보에 기초하여 설정될 수 있으며, 다만, 웨이퍼 검사 방법에 따라 단일 다이에 대하여 웨이퍼 검사가 수행되거나 복수의 다이들에 대하여 웨이퍼 검사가 수행될 수 있으므로, 검사 좌표들의 설정은 한 번의 웨이퍼 조사에 포함되는 다이의 개수와 같은 웨이퍼 검사 방법에 따라 상이해질 수 있다.
보정 센터 로케이션에 기초하여 웨이퍼 검사가 수행된다 (단계 S105). 웨이퍼 검사는 웨이퍼 상에 패턴을 형성하고, 패턴에 결함이 발생하였는지 여부를 검사하는 것으로, 광학을 이용한 밝기 검사 공정, 레이저를 이용한 공정, 및 전자 빔을 이용한 공정 등을 포함할 수 있다. 전자 빔을 이용한 공정은 전자 빔을 웨이퍼에 조사하여, 웨이퍼로부터 방출되는 전자에 기초하여 웨이퍼의 결함을 검출하는 것이다. 예를 들어, 주사 전자 현미경(SEM, Scanning electronic microscope)를 이용하여 웨이퍼에 전자 빔을 주사하고 방출되는 전자를 관찰할 수 있다.
적어도 하나의 단위 결함 영상은 결함 영상에 포함되며, 결함 영상은 결함 맵을 형성하여 포토 맵과 비교된다. 포토 맵과의 비교 결과에 따라 결함 데이터가 생성될 수 있다.
본 발명의 일부 실시예들에 따른 웨이퍼 검사 방법 및 웨이퍼 검사 시스템은 샘플 센터 로케이션을 보정하여 각각 동일한 보정 센터 로케이션에 기초하여 결함 영상을 생성한다. 동일한 보정 센터 로케이션에 기초하여 생성된 결함 영상은 포토 맵과 동일한 좌표 보정을 거쳤기 때문에, 별도로 매칭시킬 필요가 없다. 따라서 복수의 결함 데이터들에 기초하여 결함 소스 분석(DSA, Defect source analysis)을 수행하는 시간을 줄일 수 있어, 웨이퍼 제조 수율을 향상시킬 수 있다.
도 2는 본 발명의 일부 실시예들에 따른 포토 맵 정보를 설명하기 위한 도면이다.
도 2를 참조하면, 웨이퍼에 형성된 복수의 다이들은 각각의 다이 사이즈(DS)에 상응하는 크기의 칩을 구현할 수 있으며, 각 다이들은 스크라이브 라인(SL)으로 구분된다.
웨이퍼 상에 패턴을 형성하는 과정에 있어서, 하나의 칩을 형성하기 위하여 각각의 다이 사이즈(DS)에 스크라이브 라인(SL)을 더한 다이 피치(Die pitch)를 정의할 수 있다.
포토 공정에서, 다이 피치에 기초하여 샷(shot)을 정의할 수 있다. 예를 들어, 하나의 샷은 적어도 하나의 다이 피치를 포함할 수 있다. 오리진 다이(ORD)가 웨이퍼의 원점(OP)으로부터 이격된 거리를 오프셋(OFS)으로 나타낸다. 다이 사이즈(DS), 다이 피치(DP), 및 오프셋(OFS)은 X 좌표 및 Y 좌표로 나타낼 수 있으며, 포토 맵 정보에 포함된다.
포토 장치에 따라 오프셋(OFS)은 상이한 크기를 가질 수 있으며, 검사 장치에 따라 다이 피치 및 다이 사이즈는 상이한 값을 가지는 것으로 검출될 수 있다. 포토 장치는 본래 저장된 포토 맵 정보에 따라 포토 공정을 수행하거나, 외부로부터 포토 맵 정보를 수신하여 포토 공정을 수행할 수 있다.
검사 장치에 따라 한 번에 검사하는 다이의 수가 상이할 수 있어, 다이 피치의 기 설정된 배수에 상응하는 크기를 가지는 단위 결함 영상에 기초하여 결함 영상이 생성될 수 있다. 검사 장치가 한 번에 검사하는 다이의 수는 웨이퍼가 구성하는 칩의 크기에 따라 상이해질 수 있다. 예를 들어, 검사 장치가 한번에 검사하는 다이의 개수가 4개인 경우, 단위 결함 영상은 4개의 다이들에 대하여 생성될 수 있으며, 복수의 단위 결함 영상들은 결함 영상을 구성할 수 있다. 예를 들어, 웨이퍼 검사 좌표들은 단위 결함 영상들에 기초하여 생성될 수 있다.
실시예에 따라, 단위 결함 영상의 크기와 별도로 검사 좌표가 생성되어, 복수의 다이들에 대하여 복수의 결함 영상들이 중첩되어 생성될 수도 있다. 다이들에 대하여 복수의 결함 영상들이 중첩되어 생성되는 경우, 검사 장치에서 한 번에 검사할 수 있는 다이의 크기보다 생성되는 다이가 작은 경우에도 불구하고, 보다 신뢰성을 가지면서 다이의 결함 여부를 판단할 수 있다.
포토 맵 정보에 따라 웨이퍼 상에는 상이한 패턴이 형성될 수 있다. 본 발명의 일부 실시예들에 따른 웨이퍼 검사 방법 및 웨이퍼 검사 시스템에 있어서, 포토 맵 정보에 기초하여 패턴이 형성된 웨이퍼에 대하여 보정 센터 로케이션을 설정하여 웨이퍼 검사를 수행한다. 보정 센터 로케이션에 기초하여 검사를 수행하는 경우, 복수의 결함 맵들이 단일 보정 센터 로케이션에 기초하여 생성되므로 각각의 결함 맵들을 매칭하고 결함을 분석하여 결함 데이터를 생성하는 시간이 최소화될 수 있다.
도 3은 본 발명의 일부 실시예들에 따른 샘플 센터 로케이션 보정 단계를 설명하기 위한 흐름도이다.
도 3을 참조하면, 포토 맵 정보에 기초하여 검출된 샘플 센터 로케이션을 기 설정된 센터 로케이션과 일치시켜 보정 센터 로케이션으로 설정한다 (단계 S1031). 포토 맵 정보에 따라 기 설정된 센터 로케이션은 상이해질 수 있다. 또한 포토 맵 정보에 따라 다이 피치도 상이하게 정의될 수 있다. 예를 들어, 패턴이 형성된 웨이퍼를 검사하여 특정한 다이 피치 값이 검출되었다고 하더라도, 실제 포토 과정에서 사용된 다이 피치와 상이한 값을 가질 수 있다. 다이 피치가 상이한 값을 가지는 경우, 복수의 다이들을 검사하는 과정에서 오차가 발생할 수 있어, 다이 피치를 보정할 수 있다.
보정 센터 로케이션에 대하여 웨이퍼 검사를 수행한다 (단계 S1033). 보정 센터 로케이션에 대하여 웨이퍼 검사를 수행하는 과정에서, 보정 센터 로케이션을 원점으로 하여 복수의 다이들에 대하여 웨이퍼 검사를 수행할 수 있다. 상기한 바와 같이, 포토 과정에서 사용된 포토 맵 정보에 포함된 다이 피치와 웨이퍼 검사 장치에서 검출된 다이 피치는 상이한 값을 가질 수 있다. 실시예에 따라 검사 장치에서 한번에 검사를 수행하는 다이들의 개수는 상이할 수 있으므로, 포토 맵 정보에 포함된 다이 피치에 기초하여 단위 결함 영상의 크기에 상응하도록 순차적으로 웨이퍼 검사 좌표를 보정할 수 있다.
예를 들어, 보정 센터 로케이션의 좌표가 (ORDx, ORDy)이고, 다이 피치가 (DPx, DPy)인 경우, 단일 다이를 검사 단위로 할 수 있다. 웨이퍼 검사는 보정 센터 로케이션에 대하여 일정한 다이 피치만큼을 증가시켜가며 순차적으로 수행될 수 있다. (ORDx, ORDy), (ORDx+DPx, ORDy), (ORDx+2*DPx, ORDy), ..., (ORDx, ORDy+DPy), (ORDx+DPx, ORDy+DPy), (ORDx+2*DPx, ORDy+DPy), ..., (ORDx, ORDy+2*DPy), (ORDx+DPx, ORDy+2*DPy), (ORDx+2*DPx, ORDy+2*DPy), ...... 순서로 웨이퍼 검사가 수행될 수 있다. 다만, 이는 하나의 다이를 검사 다이로 하여 검사를 수행하며, (DPx, DPy)의 단위 결함 영상을 가지는 싱글 다이 테스트 단계를 예시적으로 설명한 것이고, 복수의 다이들을 검사 단위로 하여 검사를 수행하는 멀티 다이 테스트 단계에 있어서는 순차적으로 증가하는 좌표가 상이해질 수 있다.
예를 들어, 복수의 다이들을 검사 단위로 하여 9개의 다이들을 검사 단위로 하는 경우를 설명한다. 이 경우, (3*DPx, 3*DPy)의 단일 결함 영상이 생성될 수 있으며, 검사 좌표는 (ORDx, ORDy), (ORDx+3*DPx, ORDy), (ORDx+6*DPx, ORDy), (ORDx+9*DPx, ORDy), ..., (ORDx, ORDy+3*DPy), (ORDx+3*DPx, ORDy+3*DPy), (ORDx+6*DPx, ORDy+3*DPy), (ORDx+9*DPx, ORDy+3*DPy), ..., (ORDx, ORDy+6*DPy), (ORDx+3*DPx, ORDy+6*DPy), (ORDx+6*DPx, ORDy+6*DPy), (ORDx+9*DPx, ORDy+6*DPy), ...... 같이 기 설정된 배수의 다이 피치만큼을 증가시키며 순차적으로 웨이퍼 검사가 수행될 수 있다. 다이 피치에 대한 보정이 없는 경우, 순차적으로 검사가 진행됨에 따라 검사 좌표에 포함되는 오차가 증가할 수 있다.
도 4a및 4b는 본 발명의 일 실시예에 따른 샘플 센터 로케이션의 보정을 설명하기 위한 도면이다.
도 4a를 참조하면, 상이한 검사 장치에 있어서, 동일한 웨이퍼에 대하여 상이한 샘플 센터 로케이션들이 검출되는 것을 알 수 있다.
제1 장치(DEVICE 1)및 제2 장치(DEVICE 2)는 동일한 다이를 오리진 다이로 지정하였으나, 기계적인 오차로 인하여 제1 장치(DEVICE 1)는 (3021, 542)의 샘플 센터 로케이션을 검출하고, 제2 장치(DEVICE 2)는 (2726, 243)의 샘플 센터 로케이션을 검출한 것을 알 수 있다. 이상적인 경우, 제1 장치(DEVICE 1) 및 제2 장치(DEVICE 2)는 동일한 샘플 센터 로케이션을 검출하여야 하지만, 동일한 오리진 다이를 설정하더라도 검사 장치에 따라 샘플 센터 로케이션은 상이한 값을 가질 수 있다.
또한, 상이한 오리진 다이를 설정한 경우, 제3 장치는 (2819, 5638)의 샘플 센터 로케이션을 검출하여, 검출된 샘플 센터 로케이션의 좌표의 차이가 크다.
각각의 경우에 대하여 검출된 샘플 센터 로케이션을 보정 하지 않고, 결함 데이터를 생성하게 되면, 포토 맵과는 상이한 좌표들을 가지는 결함 맵이 생성될 수 있어, 상이한 좌표들을 매칭하는 데에 시간이 소요될 수 있다.
도 4b는 보정 전과 후의 샘플 센터 로케이션을 나타내는 도면이다.
도 4b를 참조하면, 제1 장치(DEVICE 1) 및 제2 장치(DEVICE 2)의 보정 전의 샘플 센터 로케이션을 살펴보면, 매우 적은 오차를 보이는 것을 알 수 있다. 예를 들어, 제1 장치(DEVICE 1)의 검출된 샘플 센터 로케이션은 (2751.212, 330.8512)이고, 제2 장치(DEVICE 2)의 검출된 샘플 센터 로케이션은 (2851.142, 330.2145)로서, 작은 오차를 가지는 것을 알 수 있다. 또한, 검출된 다이 피치도 제1 장치(DEVICE 1)는 (6099.821, 6279.912)이고, 제2 장치(DEVICE 2)는 (6099.211, 6279.901)를 나타낸다. 다이 피치의 경우, 각 장치들의 오차는 무시할 정도일 수도 있으나, 다이 피치에 기초하여 복수의 검사 좌표들을 생성하는 과정에서 오차가 누적될 수 있다.
보정 후의 샘플 센터 로케이션, 즉, 보정 센터 로케이션은 제1 장치(DEVICE 1) 및 제2 장치(DEVICE 2)에 대하여 (3050, 580)으로 동일하며, 다이 피치 역시, 제1 장치(DEVICE 1) 및 제2 장치(DEVICE 2)에 대하여 (6100, 6280)으로 동일해진 것을 알 수 있다.
실시예에 따라, 샘플 센터 로케이션과 다이 피치는 정수(integer) 값으로 보정될 수 있다.
도 5는 본 발명의 일 실시예에 따른 웨이퍼 검사 장치를 나타내는 블록도이다.
도 5를 참조하면, 웨이퍼 검사 장치(500)는 검사 제어부(510) 및 검사부(520)를 포함할 수 있다.
검사 제어부(510)는 호스트 검사 장치와 같이 외부 장치로부터 입력되는 포토 맵 정보(PMI)를 수신하여, 검사 제어 신호(ICON)를 생성한다. 또한, 검사 제어부(510)는 검사부(520)로부터 감지된 샘플 센터 로케이션(D_SCL)을 수신할 수 있다. 감지된 샘플 센터 로케이션(D_SCL)이 기 설정된 센터 로케이션과 일치하는 경우, 검사부(520)로 하여금 별도의 보정을 거치지 않고 웨이퍼 검사를 수행하도록 한다. 다만, 검출된 샘플 센터 로케이션(D_SCL)이 기 설정된 센터 로케이션과 실질적으로 동일하더라도, 다이 피치는 보정될 수는 있기 때문에 보정 동작이 수행될 수 있다.
검사 제어 신호(ICON)는 검사부(520)에 인가되어 보정 센터 로케이션(C_SCL)에 대하여 검사를 수행하도록 한다. 보정 센터 로케이션(C_SCL)에 대하여 검사가 수행되는 과정은 검사부(520)의 구성에 따라 상이한 검사 방법에 의할 수 있으며, 싱글 다이 테스트 또는 멀티 다이 테스트를 수행하는지 여부에 따라 검사부(520)의 좌표 구성은 상이해질 수 있다.
도 6은 도 5의 검사부(520)의 일 실시예를 나타내는 블록도이다.
도 6을 참조하면, 검사부(520)는 결함 조사부(521) 및 결함 분석부(523)를 포함할 수 있다.
결함 조사부(521)는 검사 제어 신호(ICON)에 기초하여 웨이퍼의 결함을 판단하기 위한 결함 영상(DR)을 생성할 수 있다. 예를 들어, 결함 조사부(521)는 웨이퍼 상에 레이저, 광학 신호 또는 전자 빔을 조사하여 결함 영상(DR)을 생성할 수 있다. 따라서 결함 조사부(521)는 레이저, 광학 신호, 또는 전자 빔을 웨이퍼 상에 조사하는 검사 수단을 포함할 수 있다. 상기한 바와 같이 결함 영상(DR)은 적어도 하나의 단위 결함 영상을 포함할 수 있으며, 단위 결함 영상은, X축과 Y축으로 다이 피치의 기 설정된 배수만큼의 크기를 가질 수 있다. 또한, 결함 조사부(521)는 샘플 센터 로케이션을 검출하여, 검출된 샘플 센터 로케이션(D_SCL)을 도 5의 검사 제어부(510)에 제공할 수 있다.
예를 들어, 결함 조사부(521)는 보정 센터 로케이션에서부터 결함 조사의 다이 단위에 따라, 일정한 다이 피치만큼을 순차적으로 증가시켜 가며 단위 결함 영상을 생성할 수 있다.
결함 분석부(523)는 결함 영상(DR)을 획득하여 다이 투 다이(die-to-die) 검사를 수행함으로써 웨이퍼에 형성된 각각의 다이들의 결함 여부를 판단할 수 있다. 결함 분석부(523)는 각 다이들에 대응되는 결함 여부에 대하여 결함 데이터(DFD)를 생성할 수 있다.
결함 데이터(DFD)는 각 웨이퍼 패턴 형성 단계마다 생성될 수 있다. 각 단계별로 다이의 결함들이 종합적으로 분석되어 라인 공정이 완료된 웨이퍼 상에 형성된 칩들의 결함을 판단할 수 있다.
실시예에 따라, 결함 분석부(523)에서 결함 데이터(DFD)의 분석은 외부 장치에서 수행될 수 있다.
도 7은 본 발명의 일 실시예에 따른 웨이퍼 검사 시스템(700a)을 나타내는 블록도이다.
도 7을 참조하면, 웨이퍼 검사 시스템(700a)은 호스트 관리부(710), 포토 장치(720), 및 웨이퍼 검사 장치(730)를 포함할 수 있다.
웨이퍼 검사 시스템(700a)은 포토 과정 및 웨이퍼 검사 과정을 제어하며, 최종적으로 라인 공정이 완료된 칩의 결함 여부를 판단할 수 있다.
호스트 관리부(710)는 포토 제어 신호(PCON)를 포토 장치(720)에 제공하여 포토 공정을 제어할 수 있다. 포토 공정의 기초가 되는 포토 제어 신호(PCON)는 포토 맵 정보(PMI)를 포함할 수 있다.
포토 장치(720)는 포토 맵 정보(PMI)에 기초하여 포토 공정을 수행한다.
웨이퍼 검사 장치(730)는 호스트 관리부(710)로부터 포토 맵 정보(PMI)를 수신하여 웨이퍼 검사를 수행한다. 웨이퍼 검사 장치(730)는 상기한 구성을 가질 수 있으며, 웨이퍼 검사 장치(730)는 포토 맵 정보(PMI)에 기초하여 샘플 센터 로케이션을 보정 센터 로케이션으로 보정하여, 보정 센터 로케이션에 대하여 웨이퍼 검사를 수행하여 결함 데이터(DFD)를 생성한다.
호스트 관리부(710)는 결함 데이터(DFD)를 수신하여, 웨이퍼 전체에 형성된 패턴들에 대하여 결함을 종합적으로 분석하는 결함 소스 분석(DSA, Defective source analysis)을 수행할 수 있다. 실시예에 따라, 호스트 관리부(710)는 웨이퍼 검사 장치(730)로부터 결함 영상(DR)을 수신하여 다이들의 결함 여부를 판단하여 결함 데이터(DFD)를 생성할 수 있다.
호스트 관리부(710)가 포토 장치(720) 및 웨이퍼 검사 장치(730)를 제어하여, 포토 공정에 사용되는 포토 맵 정보(PMI)를 웨이퍼 검사 동작에 이용하므로, 웨이퍼 생산 공정 각 단계에서의 웨이퍼에 대하여 별도의 매칭 동작을 거치치 않고, 웨이퍼의 결함 여부를 신속하게 판단할 수 있다.
도 8은 본 발명의 일 실시예에 따른 웨이퍼 검사 시스템(700b)을 나타내는 블록도이다.
도 8을 참조하면, 웨이퍼 검사 시스템(700b)은 호스트 관리부(710), 포토 장치(720), 웨이퍼 검사 장치(730), 및 전기적 다이 소팅부(740)를 포함할 수 있다. 도 8에 있어서, 도 7에서와 동일한 참조 부호는 실질적으로 동일한 구성 요소를 나타내므로 이에 대한 구체적인 설명은 생략하도록 한다.
웨이퍼 검사 시스템(700b)은 포토 장치(710)에 포토 맵 정보(PMI)를 제공하여 포토 공정을 수행하도록 하고, 웨이퍼 검사 장치(730)에 포토 맵 정보(PMI)를 제공하여 결함 데이터(DFD)를 수신한다.
웨이퍼 검사 장치(730)는 상기에 설명한 도 5의 웨이퍼 검사 장치와 실질적으로 동일한 구성을 가질 수 있으며, 포토 공정에 사용되는 포토 맵 정보(PMI)에 기초하여 보정된 보정 센터 로케이션에 대하여 웨이퍼 검사를 수행하여 결함 데이터의 매칭율을 향상시킨다.
도 7과 비교하였을 경우, 도 8의 웨이퍼 검사 시스템(700b)은 전기적 다이 소팅부(740)를 더 포함할 수 있다. 전기적 다이 소팅부(740)는 호스트 관리부(710)로부터 전기 검사 제어 신호(ECON)를 수신하여 웨이퍼 상에 전기적 신호를 인가하고, 수신되는 신호에 기초하여 다이들의 결함 여부를 판단할 수 있다. 전기적 다이 소팅부(740)는 웨이퍼 라인 공정이 완료된 이후에 수행될 수 있으며, 웨이퍼 검사 장치(730)에 의하여 결함 데이터(DFD)의 분석이 수행된 이후의 웨이퍼 상에 형성된 칩에 대하여 정상적으로 기능하는 지 여부에 대한 테스트를 수행할 수 있다. 전기적 다이 소팅부(740)는 테스트 결과에 대한 테스트 데이터(TD)를 생성하여 호스트 관리부(710)에 제공할 수 있다.
따라서 본 발명의 일부 실시예들에 따른 웨이퍼 검사 방법은 포토 맵 정보에 기초하여 보정 센터 로케이션에 대하여 웨이퍼 검사를 시작하며, 또한 다이 피치를 보정하여 결함 영상을 생성함으로써 포토 맵과의 매칭을 통하여 결함 데이터를 생성하는 과정에서 매칭에 따른 시간을 줄일 수 있다. 또한, 복수의 결함 데이터들의 생성 과정에 있어서, 결함 분석에 소요되는 시간을 줄일 수 있다.
본 발명의 일부 실시예들에 따른 웨이퍼 검사 장치는 웨이퍼 검사에 단일의 보정 센터 로케이션에 기초하여 검사를 수행하여 동일한 좌표에 대한 결함 영상을 생성할 수 있으며, 복수의 웨이퍼 패턴 과정을 수행하는 경우, 복수의 결함 데이터에 대한 생성 시간을 단축시킬 수 있다. 또한, 본 발명의 일부 실시예들에 따른 웨이퍼 검사 장치를 포함하는 웨이퍼 검사 시스템은 포토 맵 정보에 기초하여 포토 공정 및 웨이퍼 검사 동작을 관리하여 매칭율이 향상된 결함 영상을 획득할 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 웨이퍼 상의 검사 시작 위치인 샘플 센터 로케이션(sample center location)을 검출하는 단계;
    포토 맵 정보에 기초하여 상기 검출된 샘플 센터 로케이션을 보정 센터 로케이션으로 보정하는 단계; 및
    상기 보정 센터 로케이션에 기초하여 상기 웨이퍼에 포함된 결함 다이들을 검출하는 단계를 포함하고,
    상기 포토 맵 정보는 웨이퍼 다이 피치(die pitch) 및 오프셋 정보를 포함하고,
    상기 보정 센터 로케이션으로 보정하는 단계는, 상기 샘플 센터 로케이션을 상기 포토 맵 정보에 기초하여 기 설정된 센터 로케이션으로 보정하는 것을 특징으로 하는 웨이퍼 검사 방법.
  2. 삭제
  3. 제1 항에 있어서, 상기 결함 다이들을 검출하는 단계는,
    상기 포토 맵 정보에 기초하여 순차적으로 복수의 다이들을 검사하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.
  4. 제3 항에 있어서, 상기 복수의 다이들을 검사하는 단계는,
    상기 보정 센터 로케이션으로부터 상기 다이 피치를 순차적으로 증가시키며, 상기 복수의 다이들을 검사하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.
  5. 제1 항에 있어서,
    상기 결함 다이들을 검출하는 단계에서, 상기 보정 센터 로케이션에 대하여 상기 웨이퍼를 검사하여 결함 데이터를 생성하며,
    상기 결함 데이터에 기초하여 결함 소스 분석(DSA, Defect source analysis)을 수행하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 검사 방법.
  6. 웨이퍼 상의 검사 시작 위치인 샘플 센터 로케이션을 검출하고, 상기 샘플 센터 로케이션으로부터 보정된 보정 센터 로케이션에 대하여 상기 웨이퍼를 검사하고 결함 데이터를 생성하는 검사부; 및
    포토 맵 정보에 기초하여 상기 샘플 센터 로케이션을 상기 보정 센터 로케이션으로 보정하는 검사 제어 신호를 생성하는 검사 제어부를 포함하고,
    상기 포토 맵 정보는 웨이퍼 다이 피치 및 오프셋 정보를 포함하고,
    상기 보정 센터 로케이션으로의 보정은 상기 검사 제어 신호를 통해 상기 샘플 센터 로케이션을 기 설정된 센터 로케이션으로 보정하는 것을 특징으로 하는 웨이퍼 검사 시스템.
  7. 제6 항에 있어서, 상기 검사부는,
    상기 검사 제어 신호에 기초하여 상기 보정 센터 로케이션에 대하여 조사하는 결함 조사부; 및
    상기 결함 조사부로부터 결함 영상을 수신하여 상기 포토 맵과 비교하여 상기 결함 데이터를 생성하는 결함 분석부를 포함하는 것을 특징으로 하는 웨이퍼 검사 시스템.
  8. 제7 항에 있어서, 상기 결함 조사부는,
    상기 검사 제어 신호에 기초하여 상기 보정 센터 로케이션으로부터 순차적으로 조사를 수행하는 것을 특징으로 하는 웨이퍼 검사 시스템.
  9. 제6 항에 있어서,
    상기 결함 데이터에 기초하여 결함 소스 분석(DSA, Defect source analysis)을 수행하는 호스트 관리부를 더 포함하는 것을 특징으로 하는 웨이퍼 검사 시스템
  10. 제6 항에 있어서,
    상기 웨이퍼에 전기적 신호를 인가하여 전기적 다이 소팅을 수행하는 전기적 다이 소팅부를 더 포함하는 것을 특징으로 하는 웨이퍼 검사 시스템.
KR1020100053035A 2010-06-04 2010-06-04 웨이퍼 검사 방법 및 웨이퍼 검사 시스템 KR101711193B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100053035A KR101711193B1 (ko) 2010-06-04 2010-06-04 웨이퍼 검사 방법 및 웨이퍼 검사 시스템
US13/115,355 US8711348B2 (en) 2010-06-04 2011-05-25 Method of inspecting wafer
US14/224,428 US8976348B2 (en) 2010-06-04 2014-03-25 Wafer inspection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100053035A KR101711193B1 (ko) 2010-06-04 2010-06-04 웨이퍼 검사 방법 및 웨이퍼 검사 시스템

Publications (2)

Publication Number Publication Date
KR20110133357A KR20110133357A (ko) 2011-12-12
KR101711193B1 true KR101711193B1 (ko) 2017-02-28

Family

ID=45064234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053035A KR101711193B1 (ko) 2010-06-04 2010-06-04 웨이퍼 검사 방법 및 웨이퍼 검사 시스템

Country Status (2)

Country Link
US (2) US8711348B2 (ko)
KR (1) KR101711193B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103344896B (zh) * 2013-06-03 2016-01-20 杭州士兰微电子股份有限公司 测试路径选择方法及相应的晶片测试方法
US9224660B2 (en) * 2013-08-30 2015-12-29 Kla-Tencor Corp. Tuning wafer inspection recipes using precise defect locations
US9799575B2 (en) 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
JP2017044671A (ja) * 2015-08-28 2017-03-02 三重富士通セミコンダクター株式会社 検査装置及び検査方法
CN105352975B (zh) * 2015-12-02 2017-10-10 湖南拓达结构监测技术有限公司 一种桥梁缆索外观检测方法
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US9905553B1 (en) 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9627370B1 (en) 2016-04-04 2017-04-18 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, GATE-short-configured, GATECNT-short-configured, and TS-short-configured, NCEM-enabled fill cells
TWI628448B (zh) * 2017-03-07 2018-07-01 慧榮科技股份有限公司 電路測試方法
US9748153B1 (en) 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
US9768083B1 (en) 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US9786649B1 (en) 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US10096530B1 (en) 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
KR102167447B1 (ko) 2019-06-10 2020-10-20 주식회사 이엠텍 아마추어의 변형을 방지하는 구조를 가지는 밸런스드 아마추어 스피커
JP7408516B2 (ja) * 2020-09-09 2024-01-05 株式会社東芝 欠陥管理装置、方法およびプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653500B1 (ko) 1999-01-08 2006-12-04 어플라이드 머티어리얼스, 인코포레이티드 관심영역에 기반한 결함 검출방법 및 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL86514A0 (ko) * 1988-05-26 1988-11-15
IL99823A0 (en) * 1990-11-16 1992-08-18 Orbot Instr Ltd Optical inspection method and apparatus
US5308222A (en) * 1991-05-17 1994-05-03 Kensington Laboratories, Inc. Noncentering specimen prealigner
JP3639636B2 (ja) 1995-04-25 2005-04-20 株式会社ルネサステクノロジ 半導体ウェハの不良解析装置及び不良解析方法
US5870488A (en) * 1996-05-07 1999-02-09 Fortrend Engineering Corporation Method and apparatus for prealigning wafers in a wafer sorting system
JP3436456B2 (ja) * 1996-06-14 2003-08-11 三菱電機株式会社 エミッション顕微鏡による半導体装置の故障解析方法及び半導体装置故障解析システム
US5943551A (en) * 1997-09-04 1999-08-24 Texas Instruments Incorporated Apparatus and method for detecting defects on silicon dies on a silicon wafer
US6198976B1 (en) * 1998-03-04 2001-03-06 Applied Materials, Inc. On the fly center-finding during substrate handling in a processing system
US7179661B1 (en) * 1999-12-14 2007-02-20 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
KR100606189B1 (ko) 2000-07-13 2006-08-01 삼성전자주식회사 반도체 웨이퍼의 불량 해석 방법
KR100389129B1 (ko) * 2001-03-06 2003-06-25 삼성전자주식회사 멀티 펑션 웨이퍼 얼라이너
US6932558B2 (en) * 2002-07-03 2005-08-23 Kung Chris Wu Wafer aligner
US6760976B1 (en) * 2003-01-15 2004-07-13 Novellus Systems, Inc. Method for active wafer centering using a single sensor
KR20050015144A (ko) 2003-08-04 2005-02-21 삼성전자주식회사 좌표 정렬 방법 및 능동 좌표 정렬형 검사 장치
KR100507978B1 (ko) * 2003-08-11 2005-08-17 삼성전자주식회사 반도체 제조 장치의 제어 방법
KR100648942B1 (ko) * 2005-02-15 2006-11-27 삼성전자주식회사 웨이퍼의 패턴검사방법
KR20070063935A (ko) 2005-12-16 2007-06-20 삼성전자주식회사 반도체 웨이퍼의 테스트 샷 맵핑방법
KR100790826B1 (ko) * 2006-06-30 2008-01-02 삼성전자주식회사 오버레이 계측방법 및 그가 사용되는 반도체 제조설비의관리시스템
JP5027775B2 (ja) * 2008-10-03 2012-09-19 株式会社日立ハイテクノロジーズ 基板表面形状検出方法及びその装置
US8334520B2 (en) * 2008-10-24 2012-12-18 Hitachi High-Technologies Corporation Charged particle beam apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653500B1 (ko) 1999-01-08 2006-12-04 어플라이드 머티어리얼스, 인코포레이티드 관심영역에 기반한 결함 검출방법 및 장치

Also Published As

Publication number Publication date
US20110299069A1 (en) 2011-12-08
US8711348B2 (en) 2014-04-29
US8976348B2 (en) 2015-03-10
KR20110133357A (ko) 2011-12-12
US20140204371A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
KR101711193B1 (ko) 웨이퍼 검사 방법 및 웨이퍼 검사 시스템
JP6342046B2 (ja) ビット不良および仮想検査を用いたウェハ検査プロセスの生成
JP2006148091A (ja) ウェーハを検査するための方法
US8339450B2 (en) Defect review apparatus and method for wafer
JP5147202B2 (ja) 光学式欠陥検査装置
KR101372995B1 (ko) 결함 검사방법
US8401272B2 (en) Patterned wafer defect inspection system and method
KR20170127549A (ko) 공정 윈도우 결정을 위한 적응형 샘플링
CN101210932B (zh) 一种可提高缺陷检验可靠性的方法
US20080205746A1 (en) Method of inspecting an identification mark, method of inspecting a wafer using the same, and apparatus for performing the method
KR20140033371A (ko) 데이터베이스 기반 셀-대-셀 레티클 검사
KR102380099B1 (ko) 범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너
JP2004340773A (ja) 検査レシピ作成装置
JP2005134347A (ja) レチクル検査装置及びレチクル検査方法
JP6184922B2 (ja) 荷電粒子ビーム装置、荷電粒子ビーム走査方法およびプログラム
US6674888B1 (en) Tuning method for a processing machine
JP5707127B2 (ja) 半導体装置の不良解析方法
JP2011064576A (ja) 欠陥検査装置および欠陥検査方法
JP2012078554A (ja) マスク検査装置、描画方法、及びウェハ露光方法
KR20170052259A (ko) 패턴 검사 장치 및 방법과 이를 이용하는 패턴 검사 시스템
KR20060037476A (ko) 검사 장치의 보정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant