CN103344896B - 测试路径选择方法及相应的晶片测试方法 - Google Patents

Abstract

本发明提供一种测试路径选择方法，包括：在提供的一晶片形成有效管芯和无效管芯；形成晶片映射图；在晶片映射图上根据晶片的有效管芯和无效管芯的位置标示出有效管芯和无效管芯的位置；在晶片映射图的管芯上将一多电路块针卡图重复排列并填充满晶片映射图，多电路块针卡图至少包括第一针卡标示和第二针卡标示；在晶片映射图上剔除掉完全占用无效管芯的多电路块针卡图，保留至少占用一有效管芯的多电路块针卡图；把晶片映射图上留下的每个多电路块针卡图中的第一标示对应的管芯连成一条直线，得到测试路径。本发明还提供一晶片测试方法。本发明实现了减少测试中针卡走位的距离，节约针卡走位的时间，提高晶片的测试效率。

Description

测试路径选择方法及相应的晶片测试方法

技术领域

本发明属于半导体测试技术领域，尤其涉及一种测试路径选择方法及相应的晶片测试方法。

背景技术

通过半导体集成技术在晶片上制造电路之后，需要在晶片划片之前对其中制造了电路的晶片进行测试。这种测试一般是通过将探针(Probe)在晶片表面移动来逐个测试晶片中的电路块。

在现有的技术中，一般测试的过程如下：制造了电路的晶片放置在探针台上，探针台上具有探针和传感器，探针通过传感器对晶片进行探边，以获取晶片的大小以及晶片在探针台上的四周的位置，结合采用逐行的扫描的方式来测试晶片中的电路块(即管芯)：

如图1给出了具有2个电路块(Site)的针卡图，即每个针卡图中具有两个针卡标示，分别为SiteA和SiteB，每个针卡图中的SiteA和SiteB均以45度角斜向下排列。按照图1所示的具有2个电路块的针卡图进行排列，如图2给出了根据具有2个电路块的针卡图进行的测试路径选择方法的示意图；

如图3给出了具有2个电路块(Site)的针卡图，即每个针卡图中具有三个针卡标示，分别为SiteA、SiteB和SiteC，每个针卡图中的SiteA、SiteB和SiteC以90度角垂直向下排列。按照图3所示的具有3个电路块的针卡图进行排列，如图4给出了根据具有3个电路块的针卡图进行的测试路径选择方法的示意图；

如图5给出了具有4个电路块(Site)的针卡图，即每个针卡图中具有四个针卡标示，分别为SiteA、SiteB、SiteC和SiteD，每个针卡图中的SiteA、SiteB、SiteC和SiteD均以45度角斜向下排列。按照图5所示的具有4个电路块的针卡图进行排列，如图6给出了根据具有4个电路块的针卡图进行的测试路径选择方法的示意图。

由于一般情况下，生成一批电路时，往往会进行大批量生产。由于晶片上存在有效管芯、无效管芯以及明显具有残缺的管芯，而无效管芯以及明显具有残缺的管芯占到所有芯片的15％左右，因此，如果按照图2、图4和图6所示的逐行扫描方式的测试路径将每个晶片上的所有的管芯进行测试，则使测试中针卡走位的距离增大，极大地浪费了总的测试时间，从而降低电路的生产制造。可见这种逐行扫描方式的测试路径并不是最优的测试路径。

因此，本发明急需提出一种新的测试路径选择方法以及相应的晶片测试方法，以减少测试中针卡走位的距离，提高晶片的测试效率。

发明内容

本发明的目的是提供一种测试路径选择方法及相应的晶片测试方法，以减少测试中针卡走位的距离，节约针卡走位的时间，提高晶片的测试效率。

为了解决上述问题，本发明提供一种测试路径选择方法，包括如下步骤：

提供一晶片，所述晶片形成有管芯，所述管芯包括有效管芯和无效管芯；

形成与所述晶片的管芯一一对应的晶片映射图；

采用探针识别所述晶片的有效管芯和无效管芯的位置，在所述晶片映射图上根据所述晶片的有效管芯和无效管芯的位置标示出有效管芯和无效管芯的位置；

在所述晶片映射图的管芯上根据一多电路块针卡图重复排列，使所述多电路块针卡图填充满所述晶片映射图，所述多电路块针卡图至少包括第一针卡标示和第二针卡标示；

在所述晶片映射图上剔除掉完全占用所述无效管芯的多电路块针卡图，保留至少占用一所述有效管芯的多电路块针卡图；

把所述晶片映射图上留下的每个多电路块针卡图中的第一标示对应的管芯连成一条直线，得到测试路径。

进一步的，将所述晶片映射图分成多个方格，每一所述方格代表一个管芯。

进一步的，每一所述方格的位置和大小与所述晶片的管芯的位置一一对应。

进一步的，所述多电路块针卡图为具有2个电路块的针卡图，或为具有3个电路块的针卡图，或为具有4个电路块的针卡图。

优选的，所述2个电路块的针卡图中具有的所述第一针卡标示和第二针卡标示之间的直线路径与水平方向呈一夹角。

优选的，所述3个电路块的针卡图中还具有第三针卡标示，所述第一针卡标示、第二针卡标示和第三针卡标示之间的直线路径与水平方向呈一夹角。

优选的，所述4个电路块的针卡图中还具有第三针卡标和第四针卡标示，所述第一针卡标示、第二针卡标示、第三针卡标和第四针卡标示之间的直线路径与水平方向呈一夹角。

优选的，所述夹角为0-180度。

为了达到本发明的另一目的，本发明还提供一种晶片测试方法，包括如下步骤：

形成同一批次的多个晶片；

根据所述的测试路径选择方法得到的测试路径，对每个所述晶片依次进行测试，以获得每个所述晶片的测试结果。

优选的，所述夹角为0-180度。

由上述技术方案可见，本发明公开的测试路径选择方法，包括：提供一形成包括有效管芯和无效管芯的晶片；形成与所述晶片的管芯一一对应的晶片映射图；采用探针识别所述晶片的有效管芯和无效管芯的位置，在所述晶片映射图上根据所述晶片的有效管芯和无效管芯的位置标示出有效管芯和无效管芯的位置；在所述晶片映射图上根据一多电路块针卡图重复排列，使所述多电路块针卡图填充满所述晶片映射图；在所述晶片映射图上剔除掉完全占用所述无效管芯的多电路块针卡图，保留至少占用一所述有效管芯的多电路块针卡图；把所述晶片映射图上留下的每个多电路块针卡图中的第一个电路块连成一条直线，得到测试路径，所获得的测试路径可以有效的规避晶片周边的无效管芯的测试，同时缩短了探针移动的距离，缩短了测试路径。

此外，本发明公开的晶片测试方法，由于运用了所述的测试路径选择方法对同一批次形成的晶片依次进行测试，每次对晶片进行测试均能减少测试中针卡走位的距离，因此对同一批次形成的晶片完成测试的时间极大的缩短，提高了晶片的测试效率。

附图说明

图1为现有技术中的2个电路块的针卡图的结构示意图；

图2为图1所示的根据2个电路块的针卡图进行的测试路径选择方法的示意图；

图3为现有技术中的3个电路块的针卡图的结构示意图；

图4为图3所示的根据3个电路块的针卡图进行的测试路径选择方法的示意图；

图5为现有技术中的4个电路块的针卡图的结构示意图；

图6为图5所示的根据4个电路块的针卡图进行的测试路径选择方法的示意图；

图7本发明实施例中的测试路径选择方法的流程示意图；

图8为图7所示的晶片映射图的示意图；

图9为图8所示的2个电路块的针卡图填满晶片映射图的示意图；

图10为图9所示的剔除掉完全占用无效管芯的多电路块针卡图，保留至少占用一有效管芯的多电路块针卡图的晶片映射图的结构示意图；

图11为图10所示的测试路径走位的示意图；

图12为图8所示的3个电路块的针卡图填满晶片映射图的示意图；

图13为图12所示的剔除掉完全占用无效管芯的多电路块针卡图，保留至少占用一有效管芯的多电路块针卡图的晶片映射图的结构示意图；

图14为图13所示的测试路径走位的示意图；

图15为图8所示的4个电路块的针卡图填满晶片映射图的示意图；

图16为图15所示的剔除掉完全占用无效管芯的多电路块针卡图，保留至少占用一有效管芯的多电路块针卡图的晶片映射图的结构示意图；

图17为图16所示的测试路径走位的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

实施例一

以图7所示的流程图为例，结合图8至图11，对本发明的测试路径选择方法进行详细说明。所示测试路径选择方法包括如下步骤：

在步骤1中，提供一晶片，所述晶片形成有管芯，所述管芯包括有效管芯和无效管芯。

在步骤2中，参见图8，根据晶片的实际的大小以及管芯的大小和位置，绘制形成一晶片映射图。在所述晶片映射图中分成有多个方格，每一所述方格代表一个管芯。所述晶片映射图上每一所述方格的位置和大小与所述晶片的管芯的位置和大小一一对应，因此，形成与所述晶片的管芯一一对应的晶片映射图。

在步骤3中，参见图8，采用探针识别所述晶片的有效管芯和无效管芯的位置，根据所述晶片的有效管芯和无效管芯的位置，在所述晶片映射图上的方格用不同的图案标示出有效管芯和无效管芯的位置。图8用斜线标示出无效管芯，用斑点标示出有效管芯。实际晶片的周边一般都为残缺的管芯，所以一般晶片的周边都为无效的管芯。在一些制造工艺比较特殊的晶片，晶片上某些固定的地方也为无效管芯的区域。在这些无效的区域也可以用斜线图案表示。

在步骤4中，提供一多电路块针卡图，当所述多电路块针卡图为具有2个电路块的针卡图时，即所述多电路块针卡图中具有第一针卡标示和第二针卡标示，所述第一针卡标示和第二针卡标示之间的直线路径与水平方向成一0-180度的角度进行排列，如角度为45度(请参见图1)。

根据所述多电路块针卡图的形状和位置的排列，在所述晶片映射图的方格上重复排列所述多电路块针卡图，使所述多电路块针卡图填充满所述晶片映射图上的所有方格。

根据在所述晶片映射图上的无效管芯的位置，用字母M表示至少占用一个有效管芯的多电路块针卡图的位置，用N表示完全占用无效管芯的多电路块针卡图的位置，如图9所示。

在步骤5中，在所述晶片映射图上剔除掉完全占用所述无效管芯的多电路块针卡图N，保留至少占用一个有效管芯的多电路块针卡图M，如图10所示。

在步骤6中，参见图10，把所述晶片映射图上留下的以字母M表示的每个多电路块针卡图中的第一针卡标示对应的管芯连成一条直线，得到一个所述晶片的测试路径，如图11所示，黑实线表示晶片的多电路块针卡图测试路径。

实施例二

以图7所示的流程图为例，结合图12至图14，对本发明的测试路径选择方法进行详细说明。所示测试路径选择方法包括如下步骤：

步骤1至步骤3请分别参见实施例一中的步骤1至步骤3，在此不再一一赘述。

在步骤4中，提供一多电路块针卡图，当所述多电路块针卡图为具有3个电路块的针卡图时，即所述多电路块针卡图中具有第一针卡标示、第二针卡标示和第三针卡标示，所述第一针卡标示、第二针卡标示和第三针卡标示三者之间的直线路径与水平方向也成一0-180度的角度进行排列，如角度为90度(请参见图3)。

根据所述多电路块针卡图的形状和位置的排列，在所述晶片映射图的方格上重复排列所述多电路块针卡图，使所述多电路块针卡图填充满所述晶片映射图上的所有方格。

根据在所述晶片映射图上的无效管芯的位置，用字母M表示至少占用一个有效管芯的多电路块针卡图的位置，用N表示完全占用无效管芯的多电路块针卡图的位置，如图12所示。

在步骤5中，在所述晶片映射图上剔除掉完全占用所述无效管芯的多电路块针卡图N，保留至少占用一个有效管芯的多电路块针卡图M，如图13所示。

在步骤6中，参见图13，把所述晶片映射图上留下的以字母M表示的每个多电路块针卡图中的第一针卡标示对应的管芯连成一条直线，得到一个所述晶片的测试路径，如图14所示，黑实线表示晶片的多电路块针卡图测试路径。

实施例三

以图7所示的流程图为例，结合图15至图17，对本发明的测试路径选择方法进行详细说明。所示测试路径选择方法包括如下步骤：

步骤1至步骤3请分别参见实施例一中的步骤1至步骤3，在此不再一一赘述。

在步骤4中，提供一多电路块针卡图，当所述多电路块针卡图为具有4个电路块的针卡图时，即所述多电路块针卡图中具有第一针卡标示、第二针卡标示、第三针卡标示和第四针卡标示，所述第一针卡标示、第二针卡标示、第三针卡标示和第四针卡标示之间的直线路径与水平方向也成一0-180度的角度进行排列(请参见图5)，此处以角度为45度为例进行说明。

根据所述多电路块针卡图的形状和位置的排列，在所述晶片映射图的方格上重复排列所述多电路块针卡图，使所述多电路块针卡图填充满所述晶片映射图上的所有方格。

根据在所述晶片映射图上的无效管芯的位置，用字母M表示至少占用一个有效管芯的多电路块针卡图的位置，用N表示完全占用无效管芯的多电路块针卡图的位置，如图15所示。

在步骤5中，在所述晶片映射图上剔除掉完全占用所述无效管芯的多电路块针卡图N，保留至少占用一个有效管芯的多电路块针卡图M，如图16所示。

在步骤6中，参见图16，把所述晶片映射图上留下的以字母M表示的每个多电路块针卡图中的第一针卡标示对应的管芯连成一条直线，得到一个所述晶片的测试路径，如图17所示，黑实线表示晶片的多电路块针卡图测试路径。

为了使本发明更容易理解和效果显著，本发明仅以所述多电路块针卡图中具有2个、3个或是4个的针卡标示按照一定图形进行排列，分别形成具有2个电路块的针卡图、具有3个电路块的针卡图或具有4个电路块的针卡图进行说明，但不用于限定本发明提供的多电路块针卡图的形状。

因此，通过本发明获得的测试路径可以有效的规避晶片周边的无效管芯的测试，同时缩短了探针移动的距离，缩短了测试路径。

本发明还提供一种利用所述的测试路径选择方法得到的测试路径，对形成同一批次的多个晶片中每个所述晶片依次进行测试，以获得每个所述晶片的测试结果。

因此，由于运用了所述的测试路径选择方法对同一批次形成的晶片依次进行测试，每次对晶片进行测试均能减少测试中针卡走位的距离，因此对同一批次形成的晶片完成测试的时间极大的缩短，提高了晶片的测试效率。

本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种测试路径选择方法，其特征在于，包括如下步骤：

提供一晶片，所述晶片形成有管芯，所述管芯包括有效管芯和无效管芯；

形成与所述晶片的管芯一一对应的晶片映射图；

采用探针识别所述晶片的有效管芯和无效管芯的位置，在所述晶片映射图上根据所述晶片的有效管芯和无效管芯的位置标示出有效管芯和无效管芯的位置；

在所述晶片映射图的管芯上根据一多电路块针卡图重复排列，使所述多电路块针卡图填充满所述晶片映射图，所述多电路块针卡图至少包括第一针卡标示和第二针卡标示；

在所述晶片映射图上剔除掉完全占用所述无效管芯的多电路块针卡图，保留至少占用一所述有效管芯的多电路块针卡图；

把所述晶片映射图上留下的每个多电路块针卡图中的第一标示对应的管芯连成一条直线，得到测试路径。

2.如权利要求1所述的测试路径选择方法，其特征在于，将所述晶片映射图分成多个方格，每一所述方格代表一个管芯。

3.如权利要求2所述的测试路径选择方法，其特征在于，每一所述方格的位置和大小与所述晶片的管芯的位置一一对应。

4.如权利要求1所述的测试路径选择方法，其特征在于，所述多电路块针卡图为具有2个电路块的针卡图，或为具有3个电路块的针卡图，或为具有4个电路块的针卡图。

5.如权利要求4所述的测试路径选择方法，其特征在于，所述2个电路块的针卡图中具有的所述第一针卡标示和第二针卡标示之间的直线路径与水平方向呈一夹角。

6.如权利要求4所述的测试路径选择方法，其特征在于，所述3个电路块的针卡图中还具有第三针卡标示，所述第一针卡标示、第二针卡标示和第三针卡标示之间的直线路径与水平方向呈一夹角。

7.如权利要求4所述的测试路径选择方法，其特征在于，所述4个电路块的针卡图中还具有第三针卡标和第四针卡标示，所述第一针卡标示、第二针卡标示、第三针卡标和第四针卡标示之间的直线路径与水平方向呈一夹角。

8.如权利要求5至7中任意一项所述的测试路径选择方法，其特征在于，所述夹角为0-180度。

9.一种晶片测试方法，其特征在于，包括如下步骤：

形成同一批次的多个晶片；

根据如权利要求1至7中任意一项所述的测试路径选择方法得到的测试路径，对每个所述晶片依次进行测试，以获得每个所述晶片的测试结果。

10.如权利要求9所述的晶片测试方法，其特征在于，所述夹角为0-180度。