CN1682121A

CN1682121A - 在晶片级减少的芯片测试方案

Info

Publication number: CN1682121A
Application number: CNA038218003A
Authority: CN
Inventors: C·O·西科; P·C·N·谢尔瓦特
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2002-09-13
Filing date: 2003-08-04
Publication date: 2005-10-12
Anticipated expiration: 2023-08-04
Also published as: TW200414394A; CN100390554C; WO2004025313A1; US20060164114A1; EP1552317A1; JP2005538562A; US7218093B2; AU2003250440A1

Abstract

本发明涉及半导体器件的生产测试，尤其涉及在晶片级的这种器件的生产测试。根据本发明的方法包括步骤：为晶片上有限数量的半导体器件产生(20)质量测试数据；根据所产生的质量测试数据决定(24)是否还要测试晶片上的其它半导体器件；以及根据该决定步骤的结果，测试(28)或不测试(26)晶片上的其它半导体器件。还描述了相应的晶片探测器。

Description

在晶片级减少的芯片测试方案

技术领域

本发明涉及半导体器件，尤其是例如芯片的有源器件的测试，尤其涉及在晶片级，即在将晶片切割或划片成单个芯片以及这些芯片的组件之前这种器件的生产测试。

背景技术

集成电路的制造阶段可以分成两步。第一步晶片制造是制造硅芯片(也称作管芯)的精密复杂的过程。第二步组装是封装管芯的高度精确和自动化的过程。这两个阶段分别通常称为“前端”和“后端”。生产测试是在半导体器件制造过程中的测试，其与在设计或生产支持期间出现的芯片测试有所区别，后者通常被称为工程测试。

在组装阶段的开始时，在将硅芯片相互分离之前，硅芯片聚集在硅晶片上。它们以多步骤过程中制造在每个晶片上，每一步骤向晶片增加一个新的层或者更改现有的层。这些层形成各个电子电路的元件。工艺步骤可以是例如蚀刻、扩散、光学掩蔽、离子注入、金属沉积、掺杂和钝化。

在晶片制造和组装之间，进行晶片探测步骤，也称作预测试。通常通过特殊的微探针执行多个通常的电学测试，来验证半导体器件的功能。晶片探测包括两种不同的测试：工艺参数测试，其检查晶片制造工艺本身；以及完整晶片探测测试，其验证所完成的产品的功能。坏的管芯用例如黑点标记，以便在切割晶片后能将它们与好的管芯分离。单个晶片上好管芯的百分比被称为其成品率。

芯片制造厂商采用预测试的废弃模式(reject pattern)来检测早期的工艺误差，并在某一误差可能引起更多废品之前调整其工艺。晶片生产遭受两种成品率损失：

-由芯片制造工艺，例如扩散工艺的缺陷密度导致的可预测成品率损失。缺陷密度可包括由粒子引起的点缺陷。这些类型的废品在晶片上随机分布。对于这种类型的废品，可以计算出当略去预测试时成本效益将是多少：除去了预测试成本，而最终测试成本增加，这是由于最终测试时的较低成品率以及不合格产品的封装导致的额外成本。

-由生产过程中的误差导致的不可预测成品率损失。这些误差是由芯片制造设备(例如，扩散设备)的故障、手动误差、或者是由较长时间周期的生产过程中参数的缓慢漂移引起的。

对于成熟的工艺中的成熟产品和成熟设计，由于可预测成品率损失很低，因此高预测试成品率是所要期望的。因此，预测试将不再是必须的。然而，直到现在不可预测的成品率损失仍是预测试所有晶片的充分理由。

预测试之后的组装的第一步将硅芯片分离：该步骤称为管芯切割(die cutting)。然后，将管芯放在引线框上：“引线”是将焊接在印刷电路板上或者放置在其插槽中的芯片管脚。在此阶段，器件完全具有功能性，但是如果没有某种支持系统是不可能使用它的。任何刮擦都会改变其性能或者影响其可靠性，任何振动都会引起失效。因此，将管芯放入陶瓷或塑料封装中以保护其避免受到外界破坏。细布线，对于微控制器而言通常的值是33微米，将芯片与外界相连并使电子信号能通过芯片馈送。将芯片接合焊盘的这些细布线连接到封装引线的过程称为布线接合。封装不仅保护芯片不受外界影响，也使得整个器件更容易使用。

在组装过程结束时，通过自动测试设备再次测试该集成电路。这被称为最终测试。只有通过该测试的集成电路才会被运送到它们的最终目的地。最终测试时的高废品率可导致严重的客户交付问题。此外，当在最终测试而不是在预测试时检测到故障时，检测到故障的时刻在时间上相当的晚。在这种情况下，反馈回路回到相关的制造过程的时间长得多，这意味着在对应的时间间隔期间生产的所有晶片也可能是毫无价值的。

预测试的另一个原因在于，在组装后不合格产品在晶片上的位置将会丢失。关于不合格产品的形状和位置的信息对于芯片制造厂发现误差的根源有重大意义。

为了减少它们的测试时间，制造商同时测试多个器件，因此增加了探针板上所需的管脚数量。

测试时间最大可能的减少是这通过完全跳过预测试或者最终测试、或通过将这些测试分开到预测试和最终测试上(称为并发测试)，从而使每个参数只测试一次。可以实现跳过最终测试，但这是冒险的，因为预测试之后的几个生产步骤，如划墨线(inking)、研磨以及切割可能损坏集成电路。另一个相关的因素是因为组装，由例如塑料的压力引起的硅芯片本身内部的机械应力，导致额外的失效。由于该应力，局部可能变成开路或短路。在将封装从芯片上移去之后，由于这种机制失效的产品有时候可能通过测试。

根据一种现有技术方法，使用N个这种测试中的至少单个测试T₁测试每个芯片。如果测试T₁的结果是好的，在该芯片上进行测试T₂。如果T₁的测试结果是坏的，该芯片被标记成坏产品；并且对下一个芯片进行测试。如果芯片毫无问题地通过设置的所有N个测试，其被标记为好产品，并测试下一个芯片。

在JP-08-274139中，在晶片中识别一些取样位置，并且在所有晶片的取样位置进行所有测试项目测量。然后，检查取样测量的结果，每个晶片的质量被判定为好、中等或差。差的晶片被剔除。然后，检查晶片判定步骤的结果，并且根据一批中好晶片的数量处理该批判定。同样，该批可以是质量好的、中等的或差的，这取决于其包含的好晶片的数量。如果该批被认为是好的，除去好的和中等晶片的周围区域，并且认为剩下的是好产品。如果该批被认为是中等的，除去好晶片的周围区域，并完全测试中等质量的晶片。如果该批被认为是差的，则完全测试好的和中等质量的晶片。对一个晶片完全测试的决定没有考虑到该晶片的取样测量，而是根据整批的结果。

为了给出与晶片掩模和晶片步进机的误差有关的信息，完全测试一批中的一个晶片是可能的。在该完全测试的晶片上，所有步进机和掩模误差是可见的，并可以被芯片制造厂校正。虽然由这些误差导致的成品率损失可能很低，但是其在每个晶片上重复，这最终导致很多废品。

在Gyvez和Pradham的“Integrated CircuitManufacturability”，IEEE，1999一书，以及Bǎjenescu和Bzu的“Reliability of Electronic Components”，Springer Press，1999中描述了在其制造过程中以及由其使用者测试半导体晶片和器件的通用方法。

发明内容

本发明的目的是提供通常在半导体晶片上制造的任何器件的IC、二极管和晶体管的晶片测试期间，降低测试成本以及减少测试时间。

本发明的另一个目的是增加半导体器件的晶片级测试的测试容量。

通过根据本发明的方法和设备实现上述目的。

根据本发明的预测试方法和设备的基本思想是，通过在每个晶片仅测试产品的样品来确认不可预测成品率损失。如果该样品的成品率达到工艺的缺陷密度，并且如果该样品覆盖了足够检测任何特定图案的区域，则不需要测试该晶片的剩余部分。如果不是，则应该测试整个晶片。

本发明提供用于测试晶片上的半导体器件的质量的方法。该方法包括下列步骤：

-为该晶片上有限数量半导体器件的产生质量测试数据，

-根据所产生的质量测试数据决定是否要测试该晶片上其它半导体器件，

-根据决定步骤的结果，测试或不测试该晶片上的其它半导体器件，以及

-如果一些半导体器件还未测量，选择该晶片上的至少一个未测试半导体器件用于进一步处理。“有限数量”意味着少于总数，尤其小于一半，例如25％或更少、10％或更少或5％或更少。

可以根据预定决定参数作出决定步骤，例如从产生的质量测试数据计算出的成品率与预定值的比较。该预定值可以是80％或更多，优选为90％或更多，更优选为95％或更多，更优选为97％或更多。可接受成品率的预定值取决于管芯尺寸。

决定步骤可以是，但不必是自动决定。

在根据本发明的方法中，质量测试数据可以指示用于制造半导体器件的制造工艺的质量。或者，质量测试数据可以指示半导体器件的功能。

可以由空间图案决定最初测试的有限数量的半导体器件位于晶片上的位置。这种空间图案可以包括圆形图案和/或X交叉图案和/或加号符号形式的图案。或者，该空间图案可以包括螺旋形图案。根据另一个实施例，该图案可以是再现图案(render pattern)，即，逐行扫描晶片的图案，其中每x个，例如但不限于每4个、10个或20个器件进行测试。

晶片上的所有半导体器件可以是相同的，或者其中一些是不同的。

半导体器件可以是有源或无源半导体器件。

产生质量测试数据的步骤优选仅包括非破坏性测试。

本发明也提供测试多个晶片上的半导体器件质量的方法。该方法包括步骤：

-为该多个晶片中的一些晶片上的有限数量的半导体器件产生质量测试数据，

-对于每个被测晶片，根据所产生的质量测试数据决定是否要测试这些被测晶片上的其它半导体器件，

-根据决定步骤的结果，测试或不测试被测半导体晶片上其它半导体器件，以及

如果一些半导体器件还未测试，选择晶片上至少一个未测试芯片用于进一步处理。“有限数量”意味着少于总数，尤其小于一半，例如25％或更少、10％或更少或5％或更少。每个晶片上有限数量的半导体器件由空间图案决定在晶片上的位置。该空间图案使得通过在晶片之间移动(例如旋转)该图案，可以获得完整的晶片图(wafermap)，即通过叠置不同的晶片图，可以获得完整的晶片图。

本发明也提供在晶片上制造多个半导体器件的方法，其中该方法的步骤之一包括根据本发明的测试方法的质量测试步骤。

本发明还提供用于测试晶片上多个半导体器件的晶片探测器。该晶片探测器包括：

-选择装置，用于选择将被测试的晶片上有限数量的多个半导体器件，

-至少一个探针，用于测量所选的半导体器件是否达到至少一个预定质量规格，该至少一个探针产生质量测试结果，以及

-决定装置，用于根据质量测试结果决定是否要测试晶片上的其它半导体器件。

该晶片探测器可以包括多个探针，用于在晶片探测器和晶片上的各个半导体器件之间建立临时电接触。该晶片探测器也可以包括至少一个用于进行光学测量的光学测量装置。

该晶片探测器还可以包括用于存储所产生的测试结果的存储装置。

该至少一个预定规格可以是设计和/或性能规格。

该质量测试结果可以是非破坏性测试结果。

通过下面结合附图的详细说明，本发明的这些和其它特性、特性和优点将变得明显，附图以实例的方式说明了本发明的原理。该描述仅仅是为了举例，而不限制本发明的范围。下面引用的参考图是指附图。

附图说明

图1是根据本发明实施例的晶片探测测试系统的示意性正视图。

图2是根据本发明实施例的测试晶片上半导体器件质量的方法的流程图。

图3是可以与本发明一起使用的车轮测试图案的视图。

定义

晶片：半导体材料的薄片，具有其上形成微电路或单个半导体的阵列的平行面。

成品率：筛选测试之后选出的可用元件与提交测试的元件数量相比的比例。

晶片上的有源半导体器件：包括包含有源晶体管元件的半导体器件，尤其是多元件半导体器件，例如集成电路、专用集成电路(ASIC)，包括多个晶体管的其它常用电路，例如液晶显示器有源矩阵、混合电路、存储器、微处理器以及出现在晶片上的诸如现场可编程门阵列(FPGA)的门阵列。

集成电路：由互连的有源和无源元件构成的单片微集成电路，这些元件不可分离地彼此相关联并且形成在原位或单个衬底内，以执行电子电路功能。

无源半导体器件：是指诸如电阻器、电容器、电感器、天线的无源元件。

筛选测试：测试或者测试的组合，用于在生产进行期间测量特定参数，以便监测、控制和改进工艺。其通常不用于选择单个通过或失效的器件或晶片。其也是用于监测工艺或封装的测试。对某一芯片制造工艺，例如诸如扩散工艺，或某一封装中的一些产品进行寿命测试。它们代表了同一芯片制造工艺或同一封装中的所有其它产品或晶片。

老化(burn-in)：在半导体器件的最终使用之前应用到其上的操作，用以稳定其特性以及识别那些导致早期失效的器件。通常，包括将引起边际器件失效的器件的电和/或温度应力。

动态测试：测试一个电路，其中评估其对交流电的反应。

芯片：单个衬底，其上已经制造了所有有源和无源元件。通常在芯片被封装和配备外部连接之前，还不能准备使用。管芯和芯片是同义的。

封装：用于电子元件的容器，具有提供电和/或光学访问该容器内部的端子。

质量测试：验证各项是否符合规定要求的测试。该测试通常是非破坏性测试。然而，有时候在运行生产期间对每个器件进行“电压筛选测试”。在此测试中，在运行条件下向器件施加高电压，该高电压比正常工作电压高百分之X，例如10％、20％或200％。在该测试之前和之后a.o.测量电源电流。如果在此“应力测试”之前和之后该电流不相同，该产品由于该应力测试被损坏并被报废。该测试意图尽早发现失效并防止它们到达客户。由此，主要是测试栅极氧化物的质量。在这种情况下，质量测试破坏了“正常工作”的器件。非破坏性测试的另一个例外是修正(trimming)/齐纳冲击(zenerzapping)。在预测试或最终测试期间测量参数。如果该参数不在器件规格内，有时候可能，但是仅仅在特殊设计的电路中通过修正，如多修正(polytrimming)、OTP等、或通过齐纳冲击将该参数增加或减去一个小的百分比。这种修正或冲击过程损坏了芯片中某些元件。也可以使用相同的修正/齐纳冲击过程为特定用户增加或锁定某些IC功能。

可靠性测试：除了其它类型的测试之外还进行的测试和分析，用以评估产品的可靠性级别以及该级别相对于时间的可依赖性或稳定性，并且可选地在不同环境条件下。测试关于寿命的某些参数。

晶片探测测试：晶片上的质量测试。也称为预测试或电子分选(e-sort)。在产品级进行所有测试以检查器件是否达到期望的质量。

具体实施方式

将针对特定实施例并参照某些附图描述本发明，但是本发明不限于此，本发明仅由权利要求限定。所描述的附图仅是示意性的，并不是限制性的。在附图中，为了说明的目的一些元件的尺寸可能被夸大并且未按比例绘制。例如，在图1中芯片4和探针尖8的尺寸被夸大了。

在本说明书以及权利要求中使用术语“包括”的地方，并不排除其它元件或步骤。除非特别说明，当使用不定冠词或定冠词(例如“一个”、“该”)指单个名词时，包括多个该名词。

下面将主要参照晶片上的芯片，但是本发明涉及任何在晶片级上生产的半导体器件的测试，包括但不限于IC、二极管、晶体管。元件可以是有源半导体器件，尤其是在晶片上制造的多元件、单片集成电路器件。

典型的半导体晶片是直径200mm(8英寸)，并且通常包含500-10000个芯片。最近有向300mm(12英寸)晶片转变的趋势，其包括更多的芯片。晶片的尺寸不被认为是对本发明有限制。

根据本发明的晶片探测，可在测试设备和晶片上有限数量的单个芯片之间建立临时的电接触，以确定这些芯片中的每一个是否都满足设计和性能规格。或者，可以进行光学测量。测试设备将信号，例如电信号或者光学信号传输到芯片，并分析返回的信号。大部分时间中这些测试是非破坏性的。这些测试是非可靠性测试，即不决定元件的期望寿命。根据本发明的晶片探测系统高度示意性地显示在图1中。

其包括：

-选择装置2：这些选择晶片6上要测试的有限数量的多个芯片4，该有限数量的芯片4仅在第一步中被测试。

-探针尖8：常规探针或探针尖8是单个、通常是锥形的金属针，其尖端被定位以向下接触或电接触正在被测试的芯片4上的金属化接合焊盘。典型的接合焊盘的宽度为40-150微米且长度为60-150微米。接合焊盘的尺寸取决于接合布线的厚度以及通过该布线的电流。每个芯片4包括很多接合焊盘，这些接合焊盘与芯片电路连接，以使电信号能传输入和传输出芯片4。

-探针板10：探针板10是复杂的印刷电路板，其包含探针或探针尖8的定制排列，以同时接触一个或多个芯片4上的所有接合焊盘。探针板10主要用在生产测试中。

-探针台12：探针台12手动或自动地将晶片6与探针板10对准，或者反之亦然，以允许探针8精确接触芯片4的接合焊盘。在探针台12上，可以配备马达14以驱动该探针台。选择装置2可以连接到马达14，以便当选择要被检测的某一芯片4时，探针台12的马达14自动将探针台12移动到与适于检测该特定芯片4的探针尖8相邻的位置。

-测试设备16：测试设备16将电信号通过探针8和探针板10传输到芯片4，并且评估返回的信号。在生产测试中使用的测试设备16通常被称为自动测试设备或者ATE，并被特别设计用于大容量测试。测试设备16包括决定单元18，其根据返回的信号决定是否也要测试晶片6上不是由选择设备2最初选择的其它芯片。如果是，从决定单元18向选择装置2发送适当的信号，所述信号控制探针台12的马达14以便允许之前未测试的每个芯片4被测试。或者，可以在该第二步中测试所有芯片。

在图2中示意性示出了根据本发明方法的实施例的示意性框图。该方法开始于框19。在第一步20中，进行取样测量，该测量为晶片6上有限数量的芯片4产生质量测试数据。在第二步22中，考虑/分析取样测量20的结果，并且在第三步24中根据所产生的质量测试数据决定是否也要测试晶片6上的其它芯片4。该决定可以根据从产生的测试数据得出的成品率计算、以及该成品率与预定值的比较，例如，如果计算出的成品率为95％或更高，优选为97％或更高，则不用再测试其它芯片4。如果作决定步骤的结果是成品率与预定值相比较足够高，则省略对先前没有测试的芯片的进一步测试(26)。然而，如果计算出的成品率比预定值低，则在步骤28中测试晶片6上的所有其它芯片4，并且根据测试结果将每个芯片标记为好或差。然后，该测量结束(框29)。

根据本发明的一个实施例，优选根据预定图案，例如图3所示的车轮图案，来测试晶片6上被测产品的样品。该车轮图案在晶片的边缘附近包括“圆形图案”30、32。该图案覆盖边缘事件(edgeincident)。该车轮图案也覆盖“X交叉图案”34以及“+图案”36。这些图案30、32、34、36一起覆盖了区域失效。

测试数据将从位于这些图案30-36上的芯片4中产生。所产生的测试数据是晶片上每个区域中的质量的可靠反映。

这些被测样品的成品率目标对于决定是否对同一晶片进行100％测试是必要的。为了获得明显的决定级别以决定是否测试整个晶片，可以丢弃属于晶片某些区域的芯片，例如靠近晶片边缘的芯片，称为丑陋的管芯(ugly dice)，在该图案中不应被测试，这是因为靠近边缘的成品率较不可预测。例如可以从晶片边缘中排除5-10mm。优选应当总是从测试中排除丑陋的管芯。即使它们会通过测试程序，它们在常规测试中也总是被排除，因为已知这些器件趋向于有更高的风险变成早期失效，这将导致用户的抱怨。

优选上述基于取样测试的方法与每N个晶片的完全测试相结合，以检查晶片步进器误差。例如，总是对25个晶片中的一个进行100％测试，并且在剩下的24个晶片中测试有限数量的管芯。根据本发明，根据从那24个晶片获得的结果，100％或者不100％的测试那24个晶片中的每一个。

当使用如上所述的“车轮图案”时，例如，通过叠置单个晶片图来重建完整的晶片图图案是可能的。或者，换言之，如果“车轮图案”代表10％的芯片，并且在每个晶片上包括另外一组器件，通过旋转和移动来移动该图案，则10个旋转图案的叠置可以映射到完全的晶片图。这将不需要测试一个完全的晶片以检查晶片掩模和晶片步进器误差。

此外，如果由于根据本发明的决定，在一批中完全测试了超过X个晶片，例如，超过20％的晶片被完全测试，则优选应当完全测试所有晶片。这可以由手动控制。

作为实验，以图3所示的车轮图案根据本发明测试了晶片上的10％的芯片。用于决定是否应当完全测试晶片的预定成品率值设定为97％。20％的被测晶片的成品率＜97％，因此被完全测试。这导致一个比例，其中在80％的晶片中仅有10％的芯片被测试。仅在20％的晶片中，晶片中的所有芯片被完全测试。这导致在预测试期间测试时间减少66％。总的生产量时间减少到原来的生产量时间的33％。

除了测试时间减少外，该方法也很有用，因为其能够增加预测试能力，并因此在测试机容量缺乏时的时期内增加66％的产量。

上述方法在现有测试环境中易于实现。对于一个新产品其可以在几个小时的时间范围内实现。

应当理解，虽然此处根据本发明针对器件讨论了优选实施例、特定构造和结构，但是可以在不脱离本发明的范围和精神的情况下作出各种形式和细节上的变化和修改。例如，描述了车轮图案作为用于取样测量的图案，但是可以使用任何适于获得代表性质量测试数据的图案，例如螺旋图案或随机图案。

Claims

1、测试晶片上半导体器件质量的方法，该方法包括步骤：

-为该晶片上有限数量的半导体器件产生质量测试数据，

-根据决定步骤的结果，测试或不测试该晶片上的其它半导体器件，

-如果一些半导体器件还未测试，则选择该晶片上的至少一个未测试半导体器件用于进一步处理。

2、根据权利要求1的方法，其中决定步骤是自动决定的步骤，其基于从产生的质量测试数据中计算出的成品率与预定值的比较。

3、根据权利要求1的方法，其中通过空间图案确定该有限数量的半导体器件位于晶片上的位置。

4、根据权利要求3的方法，其中该图案包括选自下述一个或多个图案中的图案：圆形图案、X交叉图案、加号形式的图案、螺旋图案。

5、测试多个晶片上的半导体器件质量的方法，该方法包括：

-根据决定步骤的结果，测试或不测试被测半导体晶片上的其它半导体器件，以及

-如果一些半导体器件还未测试，选择该晶片上至少一个未测试的半导体器件用于进一步处理，

其中通过空间图案确定每个晶片上的有限数量的半导体器件位于该晶片上的位置，该空间图案使得通过将其在晶片之间移动，可以获得基本完整的晶片图。

6、根据权利要求5的方法，其中空间图案的移动包括该空间图案的旋转。

7、在晶片上制造多个半导体器件的方法，该方法的步骤之一包括根据权利要求1-5中任一项的质量测试步骤。

8、晶片探测器，用于测试晶片上的多个半导体器件，该晶片探测器包括：

-决定装置，用于根据质量测试结果决定是否要测试该晶片上的其它半导体器件。

9、根据权利要求8的晶片探测器，其中至少一个预定规格是设计和/或性能规格。

10、根据权利要求8的晶片探测器，进一步包括用于存储所产生的测试结果的存储装置。