CN112838020B - 背面金属化工艺的监控方法 - Google Patents

Abstract

本申请公开了一种背面金属化工艺的监控方法，包括如下步骤：获得半导体基板的体电阻，半导体基板具有相对的第一表面和第二表面，半导体基板包括衬底，衬底具有相对的正面和背面，且衬底的背面作为半导体基板的第二表面；在第二表面的预设位置处形成多个背面电极，且相邻背面电极之间彼此分离；分别获得半导体基板的第一表面与至少一个背面电极之间的测试电阻；根据测试电阻与体电阻，获得相应的背面电极与半导体基板之间的接触电阻。本申请公开的监控方法，能够缩短背面金属化工艺的监控周期、提高测试效率，同时还可以降低工艺成本以及新品研发成本。

Description

背面金属化工艺的监控方法

技术领域

本发明涉及半导体器件制造领域，更具体地，涉及一种背面金属化工艺的监控方法。

背景技术

在半导体器件中，对于在芯片背面设有电极的器件来说，当器件的正面工艺加工完成后，一般需要进行衬底背面减薄以及背面金属化(简称“背金”)工艺以形成背面电极。背面金属化工艺对背面电极的电特性、尤其是背面电极与衬底的接触电阻会产生重要影响，因此，可以通过测试背面电极与衬底之间的接触电阻以对背面金属化工艺进行监控。

在现有技术中，背面电极与衬底之间的接触电阻是在划片以获得单颗芯片后对单颗芯片进行测试才得出的，有些情况下甚至需要对芯片进行封装后才能进行测试。而在新产品设计与投产过程中，由于需要根据监控结果对背面金属化工艺进行反复调试，如果在将芯片制成、划片甚至封装之后再进行测试，不仅测试周期长，而且如果测试得到的接触电阻表明背面金属化工艺不达标，就会造成该批芯片的报废，提高了成本。

因此，希望提供一种改进的背面金属化工艺监控方法，在缩短测试周期、提高测试效率的同时还可以降低成本。

发明内容

有鉴于此，本发明提供了一种背面金属化工艺的监控方法，能够在缩短测试周期、提高测试效率的同时降低成本。

为实现上述目的，本发明提供的背面金属化工艺的监控方法，包括如下步骤：

获得半导体基板的体电阻，半导体基板具有相对的第一表面和第二表面，半导体基板包括衬底，衬底具有相对的正面和背面，且衬底的背面作为半导体基板的第二表面；

在第二表面的预设位置处形成多个背面电极，且相邻背面电极之间彼此分离；

分别获得半导体基板的第一表面与至少一个背面电极之间的测试电阻；

根据测试电阻与体电阻，获得相应的背面电极与半导体基板之间的接触电阻。

进一步地，每个背面电极与半导体基板的第二表面具有相应的预设接触面积。

进一步地，半导体基板作为待测晶圆的监控片，待测晶圆用于形成多个芯片；

多个背面电极在第二表面上的分布对应于多个芯片在待测晶圆上的分布，且背面电极与对应的芯片的尺寸一致。

进一步地，衬底的正面作为半导体基板的第一表面；或者半导体基板还包括位于衬底正面的外延层，外延层的表面作为半导体基板的第一表面。

进一步地，还包括形成掺杂区的步骤，该掺杂区自半导体基板的第一表面向半导体基板内延伸。

进一步地，控制体电阻与接触电阻的数量级相同或者控制体电阻小于接触电阻。

进一步地，监控方法还包括在半导体基板的第一表面形成正面金属层的步骤，基于正面金属层获得体电阻和测试电阻。

进一步地，形成多个背面电极的步骤包括：

在半导体基板的第二表面形成背面金属层；以及

图案化背面金属层，以将背面金属层分隔为多个背面电极。

进一步地，获得半导体基板的体电阻的步骤包括：

在图案化背面金属层之前，将电阻测试设备的探针与背面金属层接触，将电阻测试设备的测试台面与半导体基板的第一表面接触，通过探针与测试台面向半导体基板施加测试电压；

获得探针与测试台面之间的测试电流；以及

根据测试电压与测试电流获得半导体基板的体电阻。

进一步地，形成多个背面电极的步骤包括：

在半导体基板的第二表面上设置掩模；

经掩模在半导体基板的第二表面形成背面金属层；以及

去除掩模，得到位于第二表面上的多个背面电极。

本发明提供的背面金属化工艺的监控方法，通过在半导体基板的第二表面的预设位置上设置多个彼此分离的背面电极，从而可以获得预设位置对应的接触电阻，不仅提高了测试效率，而且还可以得到相应接触电阻在整个半导体基板上的分布情况，从而可以对背面金属化工艺做出准确评价。并且，上述监控方法无需进行划片、封装，甚至不必要完成全部的芯片制造工艺，而是可以根据测试目的灵活选择适宜的半导体基板、对其进行掺杂以及制作多个背面电极，因此能够在缩短测试周期的前提下降低测试成本，尤其是在新产品设计与投产过程，该监控方法可以极大的降低试错成本。

通过以该半导体基板作为待测晶圆的监控片，并将背面电极的分布和尺寸对应于芯片在待测晶圆上的分布和尺寸，可以准确获得待测晶圆中芯片衬底与背面电极之间的接触电阻，提高测试结果的准确性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本发明的一些实施例，而非对本发明的限制。

图1为本发明第一实施例的半导体基板的背面结构示意图。

图2为沿图1中AA线所截的截面图。

图3为获得半导体基板的体电阻的方法示意图。

图4为获得背面电极与衬底的接触电阻的方法示意图。

图5为本发明第二实施例的半导体基板的截面图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

结合图1至图4所示，本发明第一实施例提供一种背面金属化工艺的监控方法，具体包括如下步骤：

获得半导体基板210本身的电阻(为方便说明，以下将此电阻称为“体电阻”；)

分别获得半导体基板210的第一表面201与至少一个背面电极221之间的电阻(为方便说明，以下将此电阻称为“测试电阻”)；

根据上述体电阻和测试电阻，获得相应的背面电极221与半导体基板210之间的接触电阻。

如图1与图2所示，半导体基板210具有相对的第一表面201与第二表面202，半导体基板210包括衬底211以及外延层212。其中，衬底211具有相对的正面和背面，且衬底211的背面作为半导体基板210的第二表面202。外延层212位于衬底211的正面上，外延层212的表面作为半导体基板210的第一表面201。

在本实施例中，多个背面电极221经背面金属化工艺分别形成在半导体基板210的第二表面202的预设位置上，相邻背面电极221彼此之间彼此分离，且每个背面电极221与半导体基板210的第二表面202具有相应的预设接触面积。

在一些具体的实施例中，形成多个背面电极221的步骤包括：在半导体基板210的第二表面202上形成如图3所示的背面金属层220、图案化背面金属层220以将背面金属层220分隔为多个背面电极221。具体地，可以先对衬底211背面进行减薄，然后例如采用沉积工艺形成全覆盖衬底211背面的背面金属层220，接着采用光刻、刻蚀的方法去除部分背面金属层220，剩余的背面金属层220作为背面电极221，其中，多个背面电极221彼此相互分离。

在另一些具体的实施例中，形成多个背面电极221的步骤包括：在半导体基板210的第二表面202上设置掩模(未图示)、经掩模在半导体基板210的第二表面202形多个背面电极211。具体地，可以先对衬底211背面进行减薄，然后将掩模固定在衬底211背面，或者在衬底211背面上形成掩模，之后采用溅射工艺在衬底211背面以及掩模上沉积金属材料，之后去除掩模，留在衬底211背面的金属层即为背面电极221，其中，多个背面电极221彼此相互分离。

本实施例中，可以根据实际测试目的合理设置多个背面电极221的尺寸和排布方式。具体地，可以在半导体基板210的第二表面202上形成尺寸完全相同的若干个背面电极221，也可以形成若干个不同面积的背面电极221，比如形成100μm×100μm、200μm×200μm的正方形背面电极221。通过对背面电极211与半导体基板210的第二表面202的接触面积进行设置，能够获得在相同背面金属化工艺中，不同尺寸的背面电极221所对应的接触电阻，进而利于准确评估背面金属化工艺是否达标。

本实施例对于背面电极221的形状不做特别限定，可以采用如上所述的正方形，也可以采用圆形等其它形状。作为优选的实施方式，背面电极221呈矩形，以方便背面电极221的制作。

如图1所示，背面电极221最好在半导体基板210的第二表面202呈阵列式排布，比如均匀排布，即相邻背面电极221之间的间隔一致，这样有利于准确获得接触电阻在半导体基板210上的整体分布情况，以评价背面金属化工艺是否均匀一致，以及在第二表面202不同区域上沉积的金属是否牢固粘附于衬底211背面等。

在一些具体的实施例中，半导体基板210作为待测晶圆的监控片，该待测晶圆用于形成芯片，背面电极221在衬底211背面上的分布与芯片在待测晶圆上的分布一致；更进一步地，背面电极221的尺寸与芯片的面积保持一致。具体而言，待测晶圆包括若干呈阵列式排布的芯片区，芯片形成于芯片区，相邻的芯片区以划片道分隔；背面电极221对应于芯片区设置，且背面电极221的尺寸与芯片区的尺寸一致。

通过将背面电极221的分布、尺寸与相应芯片的分布、尺寸均设置成一致的，可以较为准确的获得待测晶圆中芯片衬底与背面电极之间的接触电阻，从而实现对于背面金属化工艺的准确评价。更为优选的，为了保证获得的接触电阻可以更加准确反映待测晶圆的实际情况，衬底211的材质、晶向、掺杂类型、掺杂浓度、背面粗糙度等参数应与待测晶圆的衬底保持一致。衬底211的厚度可以与待测晶圆的衬底相同或不同，此处不做特别限定。当然，在形成背面电极221的过程中，背面金属化的工艺应与芯片的背面金属化工艺保持一致，比如同步形成背面金属层。

需要说明的是，无论半导体基板210是否作为监控片，都不必要将其加工成芯片，因此外延层212的掺杂类型、掺杂浓度等参数不需要像待测晶圆那样严格控制，换言之，可以根据实际测试目的控制外延层212的厚度、掺杂类型以及掺杂浓度等参数。在更为优选的实施方式中，衬底211与外延层212的掺杂类型相同，以避免在半导体基板210中形成PN结，从而有利于在后续的步骤中，测得较为单纯的电阻，以降低测试难度、提高测试结果的准确性。

更进一步地，还可以通过对衬底211以及外延层212的掺杂浓度、厚度等参数进行控制，以使半导体基板210的体电阻与接触电阻的数量级相同，或者使体电阻小于接触电阻，以进一步保证测试结果的准确性和可靠性。

更进一步地，由于半导体基板210不必要加工成芯片，也就不必制作出与芯片完全一致的复杂结构，因此，还可以灵活地对外延层212进行整体掺杂或局部掺杂，以形成自外延层212的表面延伸至外延层212中的掺杂区213。掺杂区213例如采用离子注入、退火等方式形成，掺杂杂质例如为磷、砷、硼中的一种或几种组合。

本实施例中，掺杂区213的结深小于外延层212的厚度，在其它实施例中，掺杂区213的结深也可以等于外延层212的结深。在更为优选的实施方式中，为了获得良好的接触电极，掺杂区213需要过浓掺杂。此外，为了便于后续测量时更准确的获得接触电阻，掺杂区213的掺杂类型最好与外延层212的掺杂类型保持一致，以避免在半导体基板中形成PN结。

在本实施例中，如图2所示，还可以在半导体基板210的第一表面201形成正面金属层230。

具体地，正面金属层230可以整面覆盖第一表面201，无需对正面金属层230进行图案化处理。其中，若外延层212中设有掺杂区213，则正面金属层230与掺杂区213形成欧姆接触。在后续的测量中，相比于电阻测试设备直接与半导体基板210的第一表面201接触，若电阻测试设备直接与正面金属层230接触，相应产生的接触电阻会更小，使最终测得的结果更为准确、可靠。

在一些其它实施例中，如果背面电极221与衬底211的接触电阻较大，所以在不形成正面金属层230的情况下，正面的接触电阻也远小于背面的接触电阻，此时，也可以不形成正面金属层230，从而简化工艺步骤，降低成本。

上述半导体基板210的体电阻R0可以通过衬底211、外延层212以及掺杂区213的参数得出，例如衬底211的体电阻可以通过其材质、厚度、掺杂浓度等参数确定；或者，还可以采用常规的电阻测试方法以获得半导体基板210的体电阻R0。在具体实践中，是在形成多个背面电极221的过程中，通过探针台(probe station)等电阻测试设备测量获得体电阻R0。

具体地，如图3所示，在对背面金属层220进行图案化之前，将半导体基板210的第一表面201朝向探针台的测试台面101放置，使得测试台面101与半导体基板210的第一表面201接触，并使得探针102与背面金属层220接触，通过探针102与测试台面101向半导体基板210施加测试电压，获得探针102与测试台面101之间的测试电流，根据测试电压与测试电流的比值获得电阻R1’。由于电阻R1’等于背面金属层220与衬底211的接触电阻R2’与体电阻R0之和，而背面金属层220与衬底211的接触面积很大，因此接触电阻R2’很小，可忽略不计，因此电阻R1’可近似等于体电阻R0。

本实施例中，同样可以采用探针台等电阻测试设备测量获得半导体基板210的第一表面201与至少一个背面电极221之间的测试电阻R1。

以一个背面电极221与衬底211的接触电阻测试为例，若半导体基板210的第一表面201未形成有正面金属层230，如图4所示，可将半导体基板210的第一表面201朝向探针台的测试台面101放置，使得测试台面101与半导体基板210的第一表面201接触，背面电极221与探针102接触，通过测试台面101向半导体基板210的第一表面201施加第一电压，通过探针102向该背面电极221施加第二电压，且第一电压与第二电压具有预设电压差(测试电压)，比如第一电压为0V，第二电压为1V，则测试电压为1V。获得探针102与测试台面101之间的测试电流，进而通过测试电压与测试电流的比值获得半导体基板210的第一表面201与该背面电极221之间的测试电阻R1。测试电阻R1与体电阻R0之差即为衬底211与该背面电极221之间的接触电阻R2。每个背面电极221与衬底211的接触电阻R2均可参照上述方法进行测试。并且，在获得全部或部分背面电极221与衬底211之间的接触电阻R2之后，可以获得相应接触电阻R2在半导体基板210的第二表面202上的分布状况。

同样以一个背面电极221与衬底211的接触电阻测试为例，若半导体基板210的第一表面201形成有正面金属层230，参照图2，可将正面金属层230朝向探针台的测试台面101放置，使得测试台面101与正面金属层230接触，通过测试台面101与正面金属层230向第一表面201施加第一电压，通过探针102向背面电极221施加第二电压，且第一电压与第二电压具有预设电压差(测试电压)。获得探针102与测试台面101之间的测试电流，进而通过测试电压与测试电流的比值获得半导体基板210的第一表面201与该背面电极221之间的测试电阻R1。测试电阻R1与半导体基板210的体电阻R0之差为衬底211与该背面电极221的接触电阻R2。

当半导体基板210作为监控片时，由于多个背面电极221在半导体基板210的第二表面202的分布对应于多个芯片在待测晶圆上的分布，并且每个背面电极221的尺寸与对应的芯片的尺寸一致，因此，背面电极221与衬底211之间接触电阻的分布情况可以代表待测晶圆上多个芯片的背面电极的接触电阻的分布，此外还可以反应出背面金属化工艺的水平，例如形成的背面金属层220的厚度是否均匀、背面金属层220是否能够牢固地粘附于衬底211背面等。

当半导体基板210不作为监控片时，由于背面电极221的数量、分布、形状尺寸均可以根据测试目的设置，测试人员可以根据这些设置更加灵活、全面的监测背面金属化工艺。

本发明第二实施例提供一种背面金属化的监控方法，与第一实施例的区别在于，本实施例未在衬底表面形成外延层，即未采用外延片作为半导体基板。

如图5所示，第二实施例所采用的半导体基板310具有相对的第一表面301与第二表面302。半导体基板310包括衬底311，衬底311具有相对的正面与背面，其中，衬底311的背面作为半导体基板310的第二表面302，衬底311的正面作为半导体基板310的第一表面301。

多个背面电极321位于半导体基板310的第二表面302上，其具体结构以及形成方式可以参考前述第一实施例。进一步地，与第一实施例类似，还可以在半导体基板310的第一表面301上设置正面金属层，其结构可以参考图3。

进一步参考图5，还可以在半导体基板310中形成掺杂区313，掺杂区313自衬底311的正面延伸至衬底311中。衬底311与掺杂区313的掺杂类型可以相同或不同。为提高接触电阻的测量准确性，掺杂区313的掺杂类型最好与衬底311的掺杂类型保持一致，比如控制可通过掺杂区313的掺杂浓度，以使体电阻与接触电阻的数量级相同，或者使体电阻小于接触电阻。

本实施例中，掺杂区313可以为整体掺杂或局部掺杂。为简化流程，最好采用整体掺杂。

本发明第二实施例中背面金属化工艺的监控方法与第一实施例大体一致，此处不再赘述。

本发明实施例提供的背面金属化工艺的监控方法，通过在半导体基板的第二表面的预设位置上设置多个背面电极，从而可以获得预设位置对应的接触电阻，不仅提高了测试效率，而且还可以得到相应接触电阻在整个半导体基板上的分布情况，所以仅需要制作用于测试背面电极与衬底之间的接触电阻的相关结构即可，不用划片、封装，甚至不必要完成全部的芯片制造工艺，因此该监控方法的灵活性得到显著的提高，在新产品设计与投产过程，可以极大的降低试错成本。

通过对背面电极与半导体基板的第二表面之间的接触面积进行设置，进一步获得在相同背面金属化工艺中，不同尺寸的背面电极所对应的接触电阻，进而利于整体评估背面金属化工艺是否达标。

通过以半导体基板作为待测晶圆的陪片，并将背面电极的分布、尺寸与相应芯片的分布、尺寸均设置成一致，从而可以通过测试半导体基板与背面电极之间的接触电阻确获得待测晶圆中芯片的衬底与背面电极之间的接触电阻。

以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (8)

1.一种背面金属化工艺的监控方法，包括如下步骤：

获得半导体基板的体电阻，所述半导体基板作为待测晶圆的监控片，所述待测晶圆用于形成多个芯片；所述半导体基板具有相对的第一表面和第二表面，所述半导体基板包括衬底，所述衬底具有相对的正面和背面，且所述衬底的背面作为所述半导体基板的第二表面；

在所述第二表面的预设位置处形成多个背面电极，且相邻所述背面电极之间彼此分离，每个所述背面电极与所述半导体基板的第二表面具有相应的预设接触面积；多个所述背面电极在所述第二表面上的分布对应于多个所述芯片在所述待测晶圆上的分布，所述背面电极与对应的所述芯片的尺寸一致；

分别获得所述半导体基板的第一表面与多个所述背面电极之间的测试电阻；

根据所述测试电阻与所述体电阻，获得相应的多个所述背面电极与所述半导体基板之间的接触电阻。

2.根据权利要求1所述的监控方法，其中，所述衬底的正面作为所述半导体基板的第一表面；或者

所述半导体基板还包括位于所述衬底正面的外延层，所述外延层的表面作为所述半导体基板的第一表面。

3.根据权利要求2所述的监控方法，其中，还包括形成掺杂区的步骤，所述掺杂区自所述半导体基板的第一表面向所述半导体基板内延伸。

4.根据权利要求1-3任一项所述的监控方法，其中，控制所述体电阻与所述接触电阻的数量级相同或者控制所述体电阻小于所述接触电阻。

5.根据权利要求1-3任一项所述的监控方法，其中，所述监控方法还包括在所述半导体基板的第一表面形成正面金属层的步骤，基于所述正面金属层获得所述体电阻和所述测试电阻。

6.根据权利要求1-3任一项所述的监控方法，其中，形成所述多个背面电极的步骤包括：

在所述半导体基板的第二表面形成背面金属层；以及

图案化所述背面金属层，以将所述背面金属层分隔为所述多个背面电极。

7.根据权利要求6所述的监控方法，其中，获得所述半导体基板的体电阻的步骤包括：

在图案化所述背面金属层之前，将电阻测试设备的探针与所述背面金属层接触，将电阻测试设备的测试台面与所述半导体基板的第一表面接触，通过所述探针与所述测试台面向所述半导体基板施加测试电压；

获得所述探针与所述测试台面之间的测试电流；以及

根据所述测试电压与所述测试电流获得所述半导体基板的体电阻。

8.根据权利要求1-3任一项所述的监控方法，其中，形成所述多个背面电极的步骤包括：

在所述半导体基板的第二表面上设置掩模；

经所述掩模在所述半导体基板的第二表面形成背面金属层；以及

去除所述掩模，得到位于所述第二表面上的所述多个背面电极。

Images