CN105247669A - 半导体晶圆的评价方法 - Google Patents

半导体晶圆的评价方法 Download PDF

Info

Publication number
CN105247669A
CN105247669A CN201480030034.3A CN201480030034A CN105247669A CN 105247669 A CN105247669 A CN 105247669A CN 201480030034 A CN201480030034 A CN 201480030034A CN 105247669 A CN105247669 A CN 105247669A
Authority
CN
China
Prior art keywords
wafer
leakage current
distribution
joint leakage
pollution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480030034.3A
Other languages
English (en)
Other versions
CN105247669B (zh
Inventor
大槻刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN105247669A publication Critical patent/CN105247669A/zh
Application granted granted Critical
Publication of CN105247669B publication Critical patent/CN105247669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明是一种半导体晶圆的评价方法，其特征在于，包含以下步骤：准备已知污染元素及污染量的基准晶圆的步骤；在所述基准晶圆上形成多个包含pn接合的单元的步骤；测量所述基准晶圆的所述多个单元的接合漏电流，获取所述基准晶圆的所述接合漏电流的分布的步骤；进行所述基准晶圆的所述接合漏电流的分布与污染元素的对应关联的步骤；在被测晶圆上形成多个包含pn接合的单元的步骤；测量所述被测晶圆的所述多个单元的接合漏电流，获取所述被测晶圆的所述接合漏电流的分布的步骤；基于所述对应关系，特定所述被测晶圆的污染元素的步骤。

Description

半导体晶圆的评价方法
技术领域
本发明涉及一种半导体晶圆的评价方法，尤其涉及一种基于接合漏电流测量所实施的半导体晶圆的评价方法。
背景技术
伴随内存、CCD(Charge-coupledDevice，电荷耦合组件)等固态摄像组件等半导体装置的微细化、高性能化，对作为材料的硅晶圆也要求高质量化，并开发与此对应的各种硅晶圆，以提升制品的制品成品率。特别是，推测对制品特性直接造成影响的晶圆表层部的结晶性尤其重要，作为其改善对策，开发出以下技术：1)在包含惰性气体或氢的气氛中进行高温处理；2)通过改善提拉条件来减少内生(Grown-in)缺陷；3)开发磊晶成长晶圆等。
使用氧化膜耐压(gateoxideintegrity，GOI)评价，作为现有的硅晶圆表面质量的电气特性评价法。该电气特性评价法是先通过热氧化在硅晶圆表面上形成闸极氧化膜，并在该闸极氧化膜上形成电极，由此对绝缘体即硅氧化膜施加电应力，通过该绝缘程度来评价硅晶圆表面质量。即，若原本的硅晶圆表面存在缺陷或金属杂质等，则由于热氧化将其摄入硅氧化膜、或者形成与表面形状对应的氧化膜，成为不均匀的绝缘体，从而绝缘性下降。氧化膜耐压在实际器件(device)中，是MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor，金氧半场效晶体管)的闸极氧化膜可靠性，为改善氧化膜耐压进行了各种晶圆开发。然而，即便GOI(氧化膜耐压)没有问题，器件成品率也有可能下降，尤其是近年来，伴随器件的高集积化，这种情况变多。
特别是在固态摄像组件中，在考虑例如降低暗电流来提升灵敏度的情况下，降低由晶圆引起的接合漏电流来使暗电流下降，从而最终有助于提升组件特性。尤其是在金属污染为原因的情况下，伴随近年来的组件高性能化，微量金属污染逐渐产生影响。另一方面，现状为：在化学分析中，通过高灵敏度化的搭配来检测各种金属，但对于掌握化学分析中所检测到的金属元素中，哪一种金属会最大幅度地对实际的组件、接合漏电(接合漏泄，junctionleakage)造成影响非常困难。
作为特定这种对接合漏电造成影响的污染金属的方法，也可如专利文献1所示，根据接合漏电流的温度依赖(temperaturedependence)特性，来特定污染金属。
现有技术文献
专利文献
专利文献1：日本专利公开2013-008869号公报
发明内容
(一)要解决的技术问题
然而，发明人进行研究，结果发现存在以下问题：在专利文献1所示的方法中，需要测量多个温度中的接合漏电流，不但测量耗时，而且也有根据污染元素的不同而形成多个能级的情况，检测要求相当高的精度。
本发明是鉴于上述问题点而完成的，其目的在于提供一种半导体晶圆的评价方法，其可对高质量晶圆的接合漏电流特性高精度地进行评价，并简化金属元素的特定，该金属元素成为起因于金属污染而导致漏电的原因，而该高质量晶圆是使用于例如CCD、CMOS(ComplementaryMetal-Oxide-Semiconductor，互补式金氧半导体)传感器等固态摄像组件这类会由于晶圆的质量而影响成品率的制品中。
(二)技术方案
为了达成上述目的，本发明提供一种半导体晶圆的评价方法，是通过接合漏电流来评价半导体晶圆的方法，其特征在于，包含以下步骤：准备已知污染元素及污染量的基准晶圆的步骤；在所述基准晶圆上形成多个包含pn接合的单元的步骤；测量所述基准晶圆的所述多个单元的接合漏电流，获取所述基准晶圆的所述接合漏电流的分布的步骤；进行所述基准晶圆的所述接合漏电流的分布与污染元素的对应的步骤；在被测晶圆上形成多个包含pn接合的单元的步骤；测量所述被测晶圆的所述多个单元的接合漏电流，获取所述被测晶圆的接合漏电流的分布的步骤；基于所述对应而得的对应关系，特定所述被测晶圆的污染元素的步骤。
这样，利用已知污染元素及污染量的基准晶圆，预先进行接合漏电流的分布与污染元素的对应关联，并根据测量被测晶圆的接合漏电流所获得的接合漏电流的分布，基于上述对应而得的对应关系来特定污染元素，由此可高精度地评价高质量晶圆的接合漏电流特性，且可简化金属元素的特定，该金属元素成为起因于金属污染而导致漏电的原因。
这里，被测晶圆的污染量优选为，其表面浓度为1×107atoms/cm2以上且未达到3×108atoms/cm2的范围。
这样，若被测晶圆的污染量，其表面浓度为1×107atoms/cm2以上且未达到3×108atoms/cm2的范围内，则可确实地特定污染元素。
另外，优选地，基准晶圆的接合漏电流的分布与污染元素的对应关系，是将基准晶圆的接合漏电流分布的峰值与污染元素作对应关联来进行。
这样，通过将基准晶圆的接合漏电流分布的峰值与污染元素作对应，可确实地特定污染元素。
进而，优选地，将基准晶圆的接合漏电流分布的峰值与污染元素的对应关系预先储存于数据库中，在特定被测晶圆的污染元素时，基于已储存于数据库中的对应关系来特定污染元素。
这样，在特定被测晶圆的污染元素时，基于已储存于数据库中的对应关系来特定污染元素，由此可更有效地特定污染元素。
(三)有益效果
如上所述，依据本发明，根据测量被测晶圆的接合漏电流所获得的接合漏电流的分布，基于利用基准晶圆预先获得的接合漏电流的分布与污染元素的对应关系来特定污染元素，由此可高精度地评价高质量晶圆的接合漏电流特性，并可简化金属元素的特定，该金属元素成为起因于金属污染而导致漏电的原因。
附图说明
图1是表示本发明的半导体晶圆的评价方法的一例的流程。
图2是用于说明接合漏电流的分布的峰值由于污染元素而发生变化的概念图。
图3a是表示实验例1的接合漏电流的分布的图。
图3b是表示实验例1的接合漏电流的另一分布的图。
图4是表示实验例2的接合漏电流的分布的图。
图5是表示实验例3的接合漏电流的分布的图。
图6是表示实验例4的接合漏电流的分布的图。
具体实施方式
下面，作为实施方式的一例，一边参照附图一边详细地说明本发明，但本发明并非限定于该实施方式。
如上所述，作为特定会对接合漏电造成影响的污染金属的方法，也可根据接合漏电流的温度依赖特性来特定污染金属，但在该方法中，存在以下问题而有改善的余地：需要测量多个温度中的接合漏电流，不但测量耗时，而且也有根据污染元素的不同而形成多个能级的情况，检测要求相当高的精度。
因此，本发明的发明人等努力反复研究半导体晶圆的评价方法，该半导体晶圆的评价方法可高精度地评价高质量晶圆的接合漏电流特性，并简化金属元素的特定，该金属元素成为起因于金属污染而导致漏电的原因。
其结果研究出以下的技术而完成本发明，即利用已知污染元素和污染量的基准晶圆，预先取得接合漏电流的分布与污染元素的对应关系，并根据测量被测晶圆的接合漏电流所获得的接合漏电流的分布，基于上述对应关系来特定污染元素，由此可高精度地评价高质量晶圆的接合漏电流特性，且可简化金属元素的特定，该金属元素成为起因于金属污染而导致漏电的原因。
一边参照图1，一边说明本发明的半导体晶圆的评价方法。
图1是表示本发明的半导体晶圆的评价方法的一例的流程。
首先，准备已知污染元素、污染量的基准晶圆(参照图1的步骤S11)。
具体而言，例如，在处于规定污染程度的磊晶成长用反应器(以下称为反应器)中，使硅磊晶成长在硅晶圆上，并进行该磊晶晶圆的表面的化学分析，以获得磊晶晶圆的污染元素、污染量。该化学分析可通过以氟硝酸液滴来蚀刻晶圆表面，然后回收此氟硝酸液滴并以IPC-MS(感应耦合电浆质量质谱仪)加以分析来进行。
在与上述相同的反应器中，使硅磊晶成长在硅晶圆上而获得磊晶晶圆。将该磊晶晶圆作为已知污染元素、污染量的基准晶圆。
此处，上述矽磊晶成长，例如能以使矽磊晶层成为电阻率为10Ω·cm的p型的方式，一边掺硼一边进行。
接着，在基准晶圆上形成包含pn接合的单元(参照图1的步骤S12)。
具体而言，例如，通过1000℃、90分钟的高热氧化(湿式氧化)，在图1的步骤S11中所准备的基准晶圆的表面上，形成200nm厚度的硅氧化膜。
然后，在晶圆上涂布抗蚀剂(resist)，并通过微影在抗蚀膜上形成图案。此外，抗蚀膜可使用负型抗蚀剂(光照射的部位发生固化的抗蚀剂)。通过氢氟酸缓冲溶液，对附有形成了此图案的抗蚀膜的晶圆，蚀刻该晶圆中的无抗蚀膜的区域的硅氧化膜。
接着，利用硫酸-过氧化氢混合液来移除抗蚀膜，实施RCA清洗。
在该晶圆上，将硅氧化膜作为掩膜(mask)，将硼按照加速电压55keV、剂量2×1012atoms/cm2来离子注入，然后在1000℃的氮气氛下进行恢复退火，形成深的p型层。
接着，在该晶圆上涂布含磷玻璃，将硅氧化膜作为掩膜使磷自晶圆表面扩散，由此形成浅的n型层。
如上所述般，可形成pn接合。
此外，通过上述微影，形成多个未以抗蚀膜覆盖的区域，由此可形成多个包含pn接合的单元。
接着，测量基准晶圆的多处的接合漏电流，获取接合漏电流的分布(参照图1的步骤S13)。
具体而言，例如，形成n型区域电极，该n型区域电极电性连接于基准晶圆的包含pn接合的单元的n型区域，且形成p型区域电极，该p型区域电极电性连接于基准晶圆的包含pn接合的单元的p型区域，并以对pn接合部施加反向偏压的方式，向n型区域电极和p型区域电极供应电位，来测量接合漏电流。
此时，优选地，取得500处以上的资料，并取得漏电流的分布。
当缺陷密度较小时，为了检测晶圆上的不良部位，需要多次测量。由于具体的测量数取决于半导体晶圆，因此优选根据所要求的半导体晶圆，适当地设定最佳数。
接着，将基准晶圆的接合漏电流的分布与污染元素作对应(参照图1的步骤S14)。
具体而言，例如，制成所有单元的接合漏电流的频率分布，并求出峰值，将该接合漏电流的分布的峰值(即出现频率最高的接合漏电流的值)，与通过在图1的步骤S11中进行的化学分析所获得的污染元素作对应。此时，作成频率分布时的区间的设定，是以可获得峰值的方式来适当设定。
这样，通过将基准晶圆的接合漏电流分布的峰值与污染元素作对应关联，能够确实地特定污染元素。
这里，期望是将接合漏电流的分布的峰值与污染元素的对应关系储存于数据库中。优选地，该数据库是按金属元素来记录接合漏电流的分布的峰值。
这样，将接合漏电流的分布的峰值与污染元素的对应关系储存于数据库中，由此在特定被测晶圆的污染元素时，能够更有效地特定污染元素。
接着，在被测晶圆上形成包含pn接合的单元(参照图1的步骤S15)。
具体而言，例如，可与在基准晶圆上形成包含pn接合的单元的情况相同地，在被测晶圆上形成包含pn接合的单元。
接着，测量被测晶圆的多处的接合漏电流，获取接合漏电流的分布(参照图1的步骤S16)。
具体而言，例如，可与测量基准晶圆的多处的接合漏电流，并获取接合漏电流的分布的情况相同地，测量被测晶圆的多处的接合漏电流，获取接合漏电流的分布。
另外，与基准晶圆的情况相同地，需要取得多处的数据，而不是一处的资料，并取得漏电流的分布。这是因为，若测量一处，则未必能够检测到晶圆上的不良部位。
若缺陷密度较小，则相应地需要测量多次。由于具体的测量数取决于半导体晶圆，因此优选根据所要求的半导体晶圆，适当地设定最佳数。
接着，基于对应关系，特定被测晶圆的污染元素(参照图1的步骤S17)。
具体而言，例如，基于图1的步骤S14中所进行的对应关联，根据在图1的步骤S16中所获取得被测晶圆的接合漏电流的分布，来特定被测晶圆的污染元素。
此时，优选地，根据被测晶圆的接合漏电流的分布的峰值，来特定被测晶圆的污染元素。
这样，根据被测晶圆的接合漏电流的分布的峰值，来特定被测晶圆的污染元素，由此能够确实地特定污染元素。
这里，期望被测晶圆的污染元素的特定，是基于已储存于数据库中的接合漏电流的分布的峰值与污染元素的对应关系来进行。
这样，被测晶圆的污染元素的特定，是基于已储存于数据库中的接合漏电流的分布的峰值与污染元素的对应关系来进行，由此能够更有效地特定污染元素。
这样，通过特定被测晶圆的污染元素，能够明确去除污染的对象。
接着，参照图2，对接合漏电流的分布的峰值因污染元素而发生变化的情况进行说明。
若考虑到金属污染来自外部以及组件一般形成于硅晶圆表面附近，则分布于漏电流值较高的地方的金属的扩散较快(例如，如图2所示，Fe(铁)、Cu(铜))。即，虽然扩散并蔓延至晶圆整体，但是即便如此，若影响组件，则不仅是表面，污染已蔓延至晶圆整体，结果接合漏电流值变大。
另一方面，扩散稍慢的金属(例如，如图2所示，钼(Mo)、锌(Zn)、镍(Ni))不会那么快就自外部进入，会停留于表面附近，由此相应地会影响接合漏电流值。
进而，扩散非常慢的金属(例如，如图2所示，W(钨)等)是在硅表面的化学分析中检测到，但不会扩散至内部，对接合漏电流值的影响非常微弱，结果接合漏电流值变小。
如上所述，由于根据污染元素的扩散速度的不同，接合漏电流值会发生变化，因此若预先取得接合漏电流的分布与污染元素的对应关系，则可基于此对应关系，根据被测晶圆的接合漏电流的分布，来特定会造成被测晶圆的接合漏电流不良的污染元素。
实验例
下面，示出实验例来更具体地说明本发明，但本发明并非限定于这些例子。
(实验例1)
在污染程度不同的两个反应器中，在每10片硅晶圆上，分别使硅磊晶成长在硅晶圆上。磊晶成长是将三氯硅烷作为来源气体，以1050℃的成长温度形成5μm的磊晶层。
接着，以如上所述的方法制作900处pn接合结构，然后，评价接合漏电特性。
将在反应器1中进行磊晶成长后的晶圆的接合漏电流的分布示于图3a，将在反应器2中进行磊晶成长后的晶圆的接合漏电流的分布示于图3b。
如图3a和图3b所示，结果为，因进行磊晶成长的反应器的不同，接合漏电流的分布不同。
进而，准备四片同样的硅晶圆，以同样的条件，各两片地在上述污染程度不同的两个反应器中，分别进行磊晶成长，并对所获得的磊晶晶圆表面进行化学分析。
其结果为，与接合漏电流值集中于1.5×10－12A(安培)附近的晶圆相同，在反应器(反应器2)中进行磊晶成长后的两片磊晶晶圆，均检测到1×108atoms/cm2左右浓度的Mo(钼)或Zn(锌)。
另外，与接合漏电流值集中于1×10－12A附近的晶圆相同，在反应器(反应器1)中进行磊晶成长后的两片磊晶晶圆，均未检测到Mo或Zn，但检测到微量的Ni(5×107atoms/cm2)。
(实验例2)
与实验例1同样地准备十片硅晶圆，在与实验例1中使用的反应器的污染程度不同的反应器(反应器3)中进行磊晶成长，然后与实验例1同样地制作pn接合结构，然后，评价接合漏电特性。
将在反应器3中进行磊晶成长后的晶圆的接合漏电流的分布示于图4。
如图4所示，结果为，任一晶圆的接合漏电流值均集中于1.5×10－11A附近。
进而，准备两片同样的硅晶圆，以同样的条件，在上述反应器3中进行磊晶成长，对所获得的磊晶晶圆表面进行化学分析。
其结果为，两片均检测到1×108atoms/cm2左右浓度的Fe)或Cu。
(实验例3)
与实验例1同样地准备十片硅晶圆，在与实验例1和实验例2中使用的反应器的污染程度不同的反应器(反应器4)中进行磊晶成长，然后与实验例1同样地制作pn接合结构，之后，评价接合漏电特性。
将在反应器4中进行磊晶成长后的晶圆的接合漏电流的分布示于图5。
如图5所示，结果为，任一晶圆的接合漏电流值均集中于5.2×10－13A附近。
进而，准备两片同样的硅晶圆，以同样的条件，在上述反应器4中进行磊晶成长，对所获得的磊晶晶圆表面进行化学分析。
其结果为，两片均检测到1×108atoms/cm2左右浓度的钨(W)。
(实验例4)
与实验例1同样地准备十片硅晶圆，在与实验例1至实验例3中使用的反应器的污染程度不同的反应器(反应器5)中进行磊晶成长，然后与实验例1同样地制作pn接合结构，之后，评价接合漏电特性。
将在反应器5中进行磊晶成长后的晶圆的接合漏电流的分布示于图6。
如图6所示，结果为，任一晶圆的接合漏电流值均为1×10－13A～3×10－13A程度，相较于实验例1至实验例3，接合漏电流值更低。
进而，准备两片同样的硅晶圆，以同样的条件，在上述反应器5中进行磊晶成长，对所获得的磊晶晶圆表面进行化学分析。
其结果为，两片的检测界限均为(1×107atoms/cm2)以下，未检测到任何金属。
因此，如上述实验例1至实验例3所示，可将接合漏电流的分布与污染金属元素的对应关系加以明确化。
因此，若对污染元素未知的被测晶圆的接合漏电流的分布进行测量，则由上述对应关系可知污染元素为何物。
此外，本发明并非限定于上述实施方式。上述实施方式为例示，凡是具有与本发明的权利要求书中所述的技术思想实质相同的结构并发挥相同作用效果的技术方案，均包含在本发明的技术范围内。

Claims (4)

1.一种半导体晶圆的评价方法，其是通过接合漏电流来评价半导体晶圆的方法，其特征在于，包含以下步骤：
准备已知污染元素和污染量的基准晶圆的步骤；
在所述基准晶圆上形成多个包含pn接合的单元的步骤；
测量所述基准晶圆的所述多个单元的接合漏电流，获取所述基准晶圆的所述接合漏电流的分布的步骤；
进行所述基准晶圆的所述接合漏电流的分布与污染元素的对应关联的步骤；
在被测晶圆上形成多个包含pn接合的单元的步骤；
测量所述被测晶圆的所述多个单元的接合漏电流，获取所述被测晶圆的接合漏电流的分布的步骤；
基于所述对应而得的对应关系，特定所述被测晶圆的污染元素的步骤。
2.根据权利要求1所述的半导体晶圆的评价方法，其特征在于，所述被测晶圆的污染量，其表面浓度为1×107atoms/cm2以上且未达到3×108atoms/cm2的范围。
3.根据权利要求1或2所述的半导体晶圆的评价方法，其特征在于，所述进行对应关联的步骤，包含将所述基准晶圆的所述接合漏电流分布的峰值与污染元素作对应关联的阶段。
4.根据权利要求1至3中任一项所述的半导体晶圆的评价方法，其特征在于，
所述进行对应关联的步骤，包含将所述基准晶圆的所述接合漏电流分布的峰值与污染元素的所述对应关系储存于数据库中的阶段；
所述特定污染元素的步骤，包含基于已储存于所述数据库中的所述对应关系来特定所述被测晶圆的污染元素的阶段。
CN201480030034.3A 2013-05-31 2014-04-14 半导体晶圆的评价方法 Active CN105247669B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013115550A JP5967019B2 (ja) 2013-05-31 2013-05-31 半導体ウェーハの評価方法
JP2013-115550 2013-05-31
PCT/JP2014/002100 WO2014192215A1 (ja) 2013-05-31 2014-04-14 半導体ウェーハの評価方法

Publications (2)

Publication Number Publication Date
CN105247669A true CN105247669A (zh) 2016-01-13
CN105247669B CN105247669B (zh) 2017-12-26

Family

ID=51988270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480030034.3A Active CN105247669B (zh) 2013-05-31 2014-04-14 半导体晶圆的评价方法

Country Status (7)

Country Link
US (1) US9935021B2 (zh)
JP (1) JP5967019B2 (zh)
KR (1) KR102029708B1 (zh)
CN (1) CN105247669B (zh)
DE (1) DE112014002270B4 (zh)
TW (1) TWI550746B (zh)
WO (1) WO2014192215A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269748A (zh) * 2018-01-23 2018-07-10 德淮半导体有限公司 一种cmp后晶圆表面缺陷的检测方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5783312B1 (ja) 2014-09-18 2015-09-24 株式会社Sumco エピタキシャルシリコンウェーハの製造方法及び気相成長装置
JP6413938B2 (ja) * 2015-06-05 2018-10-31 信越半導体株式会社 半導体基板の評価方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529592A (zh) * 2006-10-20 2009-09-09 信越半导体股份有限公司 半导体晶片的评价方法
US20110019494A1 (en) * 2009-07-23 2011-01-27 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device
JP2013008869A (ja) * 2011-06-24 2013-01-10 Shin Etsu Handotai Co Ltd 半導体基板の評価方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804981A (en) * 1996-05-07 1998-09-08 Advanced Micro Devices, Inc. Method of detecting heavy metal impurities introduced into a silicon wafer during ion implantation
US6049220A (en) * 1998-06-10 2000-04-11 Boxer Cross Incorporated Apparatus and method for evaluating a wafer of semiconductor material
JP3799277B2 (ja) * 2002-02-21 2006-07-19 松下電器産業株式会社 半導体装置の評価方法および半導体装置の製造方法
JP3931153B2 (ja) 2003-04-24 2007-06-13 松下電器産業株式会社 半導体装置
JP2006045007A (ja) 2004-08-05 2006-02-16 Komatsu Electronic Metals Co Ltd シリコン単結晶の品質評価方法
JP5434491B2 (ja) * 2009-11-09 2014-03-05 信越半導体株式会社 半導体基板の評価方法及び半導体デバイスの製造方法
JP5682858B2 (ja) 2011-05-20 2015-03-11 株式会社Sumco シリコンウェーハの評価方法および製造方法
JP5751531B2 (ja) * 2012-06-15 2015-07-22 信越半導体株式会社 半導体基板の評価方法、評価用半導体基板、半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101529592A (zh) * 2006-10-20 2009-09-09 信越半导体股份有限公司 半导体晶片的评价方法
US20110019494A1 (en) * 2009-07-23 2011-01-27 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device
JP2013008869A (ja) * 2011-06-24 2013-01-10 Shin Etsu Handotai Co Ltd 半導体基板の評価方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269748A (zh) * 2018-01-23 2018-07-10 德淮半导体有限公司 一种cmp后晶圆表面缺陷的检测方法

Also Published As

Publication number Publication date
JP2014236054A (ja) 2014-12-15
WO2014192215A1 (ja) 2014-12-04
TWI550746B (zh) 2016-09-21
US20160079130A1 (en) 2016-03-17
JP5967019B2 (ja) 2016-08-10
CN105247669B (zh) 2017-12-26
KR102029708B1 (ko) 2019-10-08
DE112014002270B4 (de) 2022-10-06
DE112014002270T5 (de) 2016-02-18
KR20160013043A (ko) 2016-02-03
US9935021B2 (en) 2018-04-03
TW201513247A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
JP2013536942A (ja) 酸素濃度をマッピングする方法
CN105247669A (zh) 半导体晶圆的评价方法
CN114883213A (zh) 半导体工艺的集成化监测方法
JP5434491B2 (ja) 半導体基板の評価方法及び半導体デバイスの製造方法
JP6316798B2 (ja) 半導体試料での格子間酸素濃度の決定
JP5652379B2 (ja) 半導体基板の評価方法および評価用半導体基板
US20100050939A1 (en) Method for determining the performance of implanting apparatus
JP5561245B2 (ja) 半導体基板の評価方法
TWI601213B (zh) 應用於半導體裝置之形成淺接面的方法
Castaldini et al. Scanning Kelvin probe and surface photovoltage analysis of multicrystalline silicon
EP1610373A2 (en) Method and apparatus for determining generation lifetime of product semiconductor wafers
CN116313874B (zh) 监测外延层电阻率的方法
Abbott et al. Application of photoluminescence to high-efficiency silicon solar cell fabrication
JP5018053B2 (ja) 半導体ウエーハの評価方法
CN103904000A (zh) 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
JP2014207369A (ja) ウェーハ中不純物の評価方法およびｎ型シリコンウェーハの検査方法
JP5545131B2 (ja) ボロンドープｐ型シリコン中の鉄濃度分析における定量分析限界決定方法
Haug et al. Investigation of Carrier Recombination at the SiO $ _ {2} $/c-Si Interface by Photoluminescence Imaging Under Applied Bias
CN206697478U (zh) 晶圆测试结构
TW201630094A (zh) 測定半導體材料中所引入之污染的方法
CN117878001A (zh) 一种n离子注入监测方法
CN114141645A (zh) 一种探测碲镉汞芯片pn结有效结深的方法
JP2008021707A (ja) 半導体基板の評価方法
JP2017009307A (ja) 半導体基板の評価方法
Walz¹ et al. Comparative Study of On-Line Lifetime Techniques for Monitoring of Metallic Micro Contamination for Ulsi Microelectronics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant