KR102029708B1 - 반도체 웨이퍼의 평가 방법 - Google Patents

반도체 웨이퍼의 평가 방법 Download PDF

Info

Publication number
KR102029708B1
KR102029708B1 KR1020157033862A KR20157033862A KR102029708B1 KR 102029708 B1 KR102029708 B1 KR 102029708B1 KR 1020157033862 A KR1020157033862 A KR 1020157033862A KR 20157033862 A KR20157033862 A KR 20157033862A KR 102029708 B1 KR102029708 B1 KR 102029708B1
Authority
KR
South Korea
Prior art keywords
wafer
junction
leakage current
distribution
junction leakage
Prior art date
Application number
KR1020157033862A
Other languages
English (en)
Other versions
KR20160013043A (ko
Inventor
츠요시 오츠키
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20160013043A publication Critical patent/KR20160013043A/ko
Application granted granted Critical
Publication of KR102029708B1 publication Critical patent/KR102029708B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은, 오염 원소 및 오염량을 알고 있는 기준 웨이퍼를 준비하는 공정과, 상기 기준 웨이퍼에 pn 접합을 포함하는 셀을 복수 형성하는 공정과, 상기 기준 웨이퍼의 상기 복수의 셀의 접합 리크 전류를 측정하여, 상기 기준 웨이퍼의 상기 접합 리크 전류의 분포를 입수하는 공정과, 상기 기준 웨이퍼의 상기 접합 리크 전류의 분포와 오염 원소를 대응시키는 공정과, 피측정 웨이퍼에 pn 접합을 포함하는 셀을 복수 형성하는 공정과, 상기 피측정 웨이퍼의 상기 복수의 셀의 접합 리크 전류를 측정하여 상기 피측정 웨이퍼의 상기 접합 리크 전류의 분포를 입수하는 공정과, 상기 대응에 기초하여 상기 피측정 웨이퍼의 오염 원소를 특정하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 평가 방법이다. 이에 따라, 고체 촬상 소자와 같은 웨이퍼의 품질에 따라 수율이 영향을 받는 제품에 사용되는 고품질 웨이퍼의 접합 리크 전류 특성을 높은 정밀도로 평가하고, 금속 오염에 기인하는 리크의 원인이 되는 금속 원소의 특정을 간이화할 수 있는 반도체 웨이퍼의 평가 방법이 제공된다.

Description

반도체 웨이퍼의 평가 방법{SEMICONDUCTOR WAFER EVALUATION METHOD}
본 발명은, 반도체 웨이퍼의 평가 방법에 관한 것으로, 특히 접합 리크 전류측정에 의한 반도체 웨이퍼의 평가 방법에 관한 것이다.
메모리, CCD 등의 고체 촬상 소자 등의 반도체 장치의 미세화, 고성능화에 수반하여, 이들의 제품 수율을 향상시키기 위하여, 재료로서의 실리콘 웨이퍼에도 고품질화가 요구되어, 이에 대응한 각종 실리콘 웨이퍼가 개발되고 있다. 특히, 제품 특성에 직접 영향을 줄 것으로 추측되는 웨이퍼 표층부의 결정성(結晶性)은 중요하며, 그 개선책으로서, 1) 불활성 가스 또는 수소를 포함하는 분위기 중에서 고온 처리, 2) 인상 조건의 개선에 의해 그로우·인(Grown-in) 결함을 저감, 3) 에피택셜 성장 웨이퍼 등이 개발되고 있다.
종래의 실리콘 웨이퍼 표면 품질의 전기적 특성 평가법으로는, 산화막 내압(GOI) 평가가 이용되고 있다. 이는, 실리콘 웨이퍼 표면에 열산화에 의해 게이트 산화막을 형성하고, 이 위에 전극을 형성함으로써 절연체인 실리콘 산화막에 전기적 스트레스를 인가하고, 이 절연 정도에 따라 실리콘 웨이퍼 표면 품질을 평가하는 것이다. 즉, 원래 실리콘 웨이퍼 표면에 결함이나 금속 불순물이 존재하면 이것이 열산화에 의해 실리콘 산화막에 취입되거나, 표면 형상에 따른 산화막이 형성되고, 불균일한 절연체가 되어 절연성이 저하된다. 이는, 실제 디바이스에 있어서는, MOSFET의 게이트 산화막 신뢰성이며, 이것의 개선을 목표로 여러 가지 웨이퍼 개발이 실시되었다. 그러나, GOI에서 문제가 없어도, 디바이스 수율이 저하된다고 하는 것은 당연히 있을 수 있지만, 특히 최근, 디바이스의 고집적화에 수반하여, 이러한 사상(事象)이 증가하고 있다.
특히 고체 촬상 소자에 있어서는, 예를 들어 암전류를 저감하고 감도 향상을 고려한 경우, 웨이퍼에서 기인하는 접합 리크 전류를 저감하는 것이 암전류 저감으로 이어지고, 최종적으로 소자특성 향상에 기여하게 된다. 특히 금속 오염을 원인으로 하는 경우는, 최근의 소자 고성능화에 수반하여, 미량금속 오염이 영향을 미치게 되었다. 한편, 화학 분석에 있어서는, 고감도화에 따라 각종 금속이 검출되게 되었으나, 화학 분석으로 검출되는 금속 원소 중 어느 금속이 가장 크게 실제의 소자, 접합 리크에 영향을 미치는지는, 파악이 매우 곤란한 것이 현상이다.
이러한 접합 리크에 영향을 미치고 있는 오염 금속을 특정하는 방법으로서, 특허문헌 1에 개시된 바와 같이, 접합 리크 전류의 온도 의존 특성으로부터 오염 금속을 특정하는 것도 가능하다.
일본특허공개 제2013-008869호 공보
그러나, 발명자가 검토한 결과, 특허문헌 1에 개시된 방법에서는, 복수의 온도에 있어서의 접합 리크 전류를 측정할 필요가 있고, 측정에 시간이 걸리는 것에 더하여, 오염 원소에 따라서는 복수의 준위를 형성하는 것도 있으며, 동정(同定)에는 상당한 높은 정밀도가 요구된다고 하는 문제점이 있는 것을 발견하였다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, CCD, CMOS 센서 등의 고체 촬상 소자와 같은 웨이퍼의 품질에 의해 수율이 영향을 받는 제품에 사용되는 고품질 웨이퍼의 접합 리크 전류 특성을 높은 정밀도로 평가하고, 금속 오염에 기인하는 리크의 원인이 되는 금속 원소의 특정을 간이화할 수 있는 반도체 웨이퍼의 평가 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, 반도체 웨이퍼를 접합 리크 전류에 의해 평가하는 방법으로서, 오염 원소 및 오염량을 알고 있는 기준 웨이퍼를 준비하는 공정과, 상기 기준 웨이퍼에 pn 접합을 포함하는 셀을 복수 형성하는 공정과, 상기 기준 웨이퍼의 상기 복수의 셀의 접합 리크 전류를 측정하여, 상기 기준 웨이퍼의 상기 접합 리크 전류의 분포를 입수하는 공정과, 상기 기준 웨이퍼의 상기 접합 리크 전류의 분포와 오염 원소를 대응시키는 공정과, 피측정 웨이퍼에 pn 접합을 포함하는 셀을 복수 형성하는 공정과, 상기 피측정 웨이퍼의 상기 복수의 셀의 접합 리크 전류를 측정하여, 상기 피측정 웨이퍼의 접합 리크 전류의 분포를 입수하는 공정과, 상기 대응에 기초하여, 상기 피측정 웨이퍼의 오염 원소를 특정하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 평가 방법을 제공한다.
이와 같이, 오염 원소 및 오염량을 알고 있는 기준 웨이퍼에서, 접합 리크 전류의 분포와 오염 원소의 대응을 미리 취하여 두고, 피측정 웨이퍼의 접합 리크 전류를 측정함으로써 얻어지는 접합 리크 전류의 분포로부터, 상기의 대응에 기초하여 오염 원소를 특정함으로써, 고품질 웨이퍼의 접합 리크 전류 특성을 높은 정밀도로 평가할 수 있고, 금속 오염에 기인하는 리크의 원인이 되는 금속 원소의 특정을 간이화할 수 있다.
여기서, 피측정 웨이퍼의 오염량은, 표면 농도가 1×107 atoms/cm2 이상, 3×108 atoms/cm2 미만의 범위 내인 것이 바람직하다.
이와 같이, 피측정 웨이퍼의 오염량이, 표면 농도가 1×107 atoms/cm2cm 이상, 3×108 atoms/cm2 미만의 범위 내이면, 오염 원소를 확실히 특정할 수 있다.
또한, 기준 웨이퍼의 접합 리크 전류의 분포와 오염 원소의 대응은, 기준 웨이퍼의 접합 리크 전류 분포의 피크값과 오염 원소를 대응시키도록 실시하는 것이 바람직하다.
이와 같이, 기준 웨이퍼의 접합 리크 전류 분포의 피크값과 오염 원소를 대응시킴으로써, 오염 원소를 확실히 특정할 수 있다.
나아가, 기준 웨이퍼의 접합 리크 전류 분포의 피크값과 오염 원소의 대응을, 미리 데이터베이스에 격납해 두고, 피측정 웨이퍼의 오염 원소를 특정할 때, 데이터베이스에 격납된 대응에 기초하여, 오염 원소를 특정하는 것이 바람직하다.
이와 같이, 피측정 웨이퍼의 오염 원소를 특정할 때, 데이터베이스에 격납된 대응에 기초하여, 오염 원소를 특정함으로써, 보다 효율적으로 오염 원소를 특정할 수 있다.
이상과 같이, 본 발명에 의하면, 피측정 웨이퍼의 접합 리크 전류를 측정함으로써 얻어지는 접합 리크 전류의 분포로부터, 기준 웨이퍼에서 미리 얻어지고 있는 접합 리크 전류의 분포와 오염 원소의 대응에 기초하여, 오염 원소를 특정함으로써, 고품질 웨이퍼의 접합 리크 전류 특성을 높은 정밀도로 평가할 수 있고, 금속 오염에 기인하는 리크의 원인이 되는 금속 원소의 특정을 간이화할 수 있다.
도 1은 본 발명의 반도체 웨이퍼의 평가 방법의 일례를 나타내는 플로우이다.
도 2는 접합 리크 전류의 분포의 피크값이, 오염 원소에 따라 변하는 것을 설명하기 위한 개념도이다.
도 3a은 실험예 1의 접합 리크 전류의 분포를 나타내는 도면이다.
도 3b는 실험예 1의 접합 리크 전류의 다른 분포를 나타내는 도면이다.
도 4는 실험예 2의 접합 리크 전류의 분포를 나타내는 도면이다.
도 5는 실험예 3의 접합 리크 전류의 분포를 나타내는 도면이다.
도 6은 실험예 4의 접합 리크 전류의 분포를 나타내는 도면이다.
이하, 본 발명에 대하여, 실시 태양의 일례로서, 도면을 참조하면서 상세하게 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.
상기 서술한 바와 같이, 접합 리크에 영향을 미치고 있는 오염 금속을 특정하는 방법으로서, 접합 리크 전류의 온도 의존 특성으로부터 오염 금속을 특정할 수도 있지만, 이 방법에서는, 복수의 온도에 있어서의 접합 리크 전류를 측정할 필요가 있고, 측정에 시간이 걸리는데다, 오염 원소에 따라서는 복수의 준위를 형성하는 것도 있으며, 동정에는 상당히 높은 정밀도가 요구된다고 하는 문제점이 있어, 개선의 여지가 있었다.
따라서, 발명자들은, 고품질 웨이퍼의 접합 리크 전류 특성을 높은 정밀도로 평가하고, 금속 오염에 기인하는 리크의 원인이 되는 금속 원소의 특정을 간이화할 수 있는 반도체 웨이퍼의 평가 방법에 대하여 예의 검토를 거듭하였다.
그 결과, 오염 원소 및 오염량을 알고 있는 기준 웨이퍼에서, 접합 리크 전류의 분포와 오염 원소를 미리 대응시켜 두고, 피측정 웨이퍼의 접합 리크 전류를 측정함으로써 얻어지는 접합 리크 전류의 분포로부터, 상기의 대응에 기초하여 오염 원소를 특정함으로써, 고품질 웨이퍼의 접합 리크 전류 특성을 높은 정밀도로 평가할 수 있고, 또한, 금속 오염에 기인하는 리크의 원인이 되는 금속 원소의 특정을 간이화할 수 있는 것을 발견하여, 본 발명을 완성하기에 이르렀다.
도 1을 참조하면서, 본 발명의 반도체 웨이퍼의 평가 방법을 설명한다.
도 1은, 본 발명의 반도체 웨이퍼의 평가 방법의 일례를 나타내는 플로우이다.
우선, 오염 원소, 오염량을 알고 있는 기준 웨이퍼를 준비한다(도 1의 단계 S11 참조).
구체적으로는, 예를 들어, 소정의 오염 레벨에 있는 에피택셜 성장용 리액터(이하, 리액터라고 함)에서 실리콘 웨이퍼 상에 실리콘 에피택셜 성장시키고, 이 에피택셜 웨이퍼의 표면의 화학 분석을 실시하여, 에피택셜 웨이퍼의 오염 원소, 오염량이 얻어진다. 이 화학 분석은, 웨이퍼 표면을 불질산 액적으로 에칭하고, 이 불질산 액적을 회수하여 IPC-MS(유도 결합 플라즈마 질량 분석 장치)로 분석함으로써, 실시할 수 있다.
상기와 동일한 리액터에서 실리콘 웨이퍼 상에 실리콘 에피택셜 성장시켜, 에피택셜 웨이퍼가 얻어진다. 이 에피택셜 웨이퍼를 오염 원소, 오염량을 알고 있는 기준 웨이퍼로 한다.
여기서, 상기의 실리콘 에피택셜 성장은, 예를 들어, 실리콘 에피택셜층이 저항율 10Ω·cm의 p형이 되도록, 보론 도프하면서 실시할 수 있다.
다음으로, 기준 웨이퍼에 pn 접합을 포함하는 셀을 형성한다(도 1의 단계 S12 참조).
구체적으로는, 예를 들어, 1000℃, 90분의 파이로제닉 산화(웨트 산화)에 의해, 도 1의 단계 S11에서 준비한 기준 웨이퍼의 표면에, 200nm 두께의 실리콘 산화막을 형성한다.
그 후, 웨이퍼에 레지스트막을 도포하여, 포토리소그래피에 의해, 레지스트막에 패턴을 형성한다. 또한, 레지스트막은, 네가티브형 레지스트(광이 닿은 개소가 경화되는 레지스트)를 이용할 수 있다. 이 패턴이 형성된 레지스트막이 부착된 웨이퍼를, 버퍼드 HF용액에 의해 레지스트막이 없는 영역의 실리콘 산화막을 에칭한다.
이어서, 황산-과산화수소 혼합액으로 레지스트막을 제거하고, RCA세정을 실시한다.
이 웨이퍼에, 실리콘 산화막을 마스크로 하여, 가속 전압 55keV, 도즈량 2×1012 atoms/cm2으로 보론을 이온 주입하고, 1000℃의 질소 분위기하에서 회복 어닐링을 실시하여, 깊은 p형 층을 형성한다.
이어서, 이 웨이퍼에 인유리(phosphate glass)를 도포하고, 실리콘 산화막을 마스크로 하여 인을 웨이퍼 표면으로부터 확산시킴으로써, 얕은 n형 층을 형성한다.
상기와 같이 하여, pn 접합을 형성할 수 있다.
또한, 상기의 포토리소그래피에 의해, 레지스트막으로 덮이지 않는 영역을 복수 형성함으로써, pn 접합을 포함하는 셀을 복수 형성할 수 있다.
다음으로, 기준 웨이퍼의 복수 개소의 접합 리크 전류를 측정하여, 접합 리크 전류의 분포를 입수한다(도 1의 단계 S13 참조).
구체적으로는, 예를 들어, 기준 웨이퍼의 pn 접합을 포함하는 셀의 n형 영역에 전기적으로 접속되는 n형 영역 전극을 형성하고, 기준 웨이퍼의 pn 접합을 포함하는 셀의 p형 영역에 전기적으로 접속되는 p형 영역 전극을 형성하고, n형 영역 전극 및 p형 영역 전극에 pn 접합부에 역바이어스가 걸리도록 전위를 공급하고, 접합 리크 전류를 측정한다.
이때, 500개소 이상의 데이터를 취득하고, 리크 전류의 분포를 취득하는 것이 바람직하다.
결함 밀도가 작은 경우는, 웨이퍼 상의 불량 개소를 검출하기 위하여 다수의 측정이 필요하게 된다. 구체적인 측정 횟수는, 반도체 웨이퍼에 의존하기 때문에, 요구되는 반도체 웨이퍼에 따라, 최적 횟수를 적절히 설정하는 것이 바람직하다.
다음으로, 기준 웨이퍼의 접합 리크 전류의 분포와, 오염 원소를 대응시킨다(도 1의 단계 S14 참조).
구체적으로는, 예를 들어, 모든 셀의 접합 리크 전류의 도수 분포를 작성하여, 피크값을 구하고, 이 접합 리크 전류의 분포의 피크값(즉, 가장 출현 빈도가 높은 접합 리크 전류의 값)과, 도 1의 단계 S11에서 실시한 화학 분석에 의해 얻어지는 오염 원소를 대응시킨다. 이 때, 도수 분포의 작성에 있어서의 구간의 설정은, 피크값이 얻어지도록 적절히 설정한다.
이와 같이, 기준 웨이퍼의 접합 리크 전류 분포의 피크값과 오염 원소를 대응시킴으로써, 오염 원소를 확실히 특정할 수 있다.
여기서, 접합 리크 전류의 분포의 피크값과, 오염 원소의 대응은, 데이터베이스에 격납하는 것이 바람직하다. 이 데이터베이스는, 금속 원소마다, 접합 리크 전류의 분포의 피크값을 기록하는 것이 바람직하다.
이와 같이, 접합 리크 전류의 분포의 피크값과, 오염 원소의 대응을 데이터베이스에 격납함으로써, 피측정 웨이퍼의 오염 원소를 특정할 때, 보다 효율적으로 오염 원소를 특정할 수 있다.
다음으로, 피측정 웨이퍼에 pn 접합을 포함하는 셀을 형성한다(도 1의 단계 S15 참조).
구체적으로는, 예를 들어, 기준 웨이퍼에 pn 접합을 포함하는 셀을 형성하는 경우와 동일한 방법으로, 피측정 웨이퍼에 pn 접합을 포함하는 셀을 형성할 수 있다.
다음으로, 피측정 웨이퍼의 복수 개소의 접합 리크 전류를 측정하여, 접합 리크 전류의 분포를 입수한다(도 1의 단계 S16 참조).
구체적으로는, 예를 들어, 기준 웨이퍼의 복수 개소의 접합 리크 전류를 측정하여, 접합 리크 전류의 분포를 입수하는 경우와 동일한 방법으로, 피측정 웨이퍼의 복수 개소의 접합 리크 전류를 측정하여, 접합 리크 전류의 분포를 입수할 수 있다.
또한, 기준 웨이퍼의 경우와 마찬가지로, 1개소의 데이터가 아니라, 복수 개소의 데이터를 취득하고, 리크 전류의 분포를 취득하는 것이 필요하다. 이는, 1개소의 측정으로는, 웨이퍼 상의 불량 개소를 반드시 검출할 수 있는 것은 아니기 때문이다.
결함 밀도가 작으면, 그만큼 다수의 측정이 필요하게 된다. 구체적인 측정 횟수는, 반도체 웨이퍼에 의존하기 때문에, 요구되는 반도체 웨이퍼에 따라, 최적 횟수를 적절히 설정하는 것이 바람직하다.
다음으로, 대응에 기초하여, 피측정 웨이퍼의 오염 원소를 특정한다(도 1의 단계 S17 참조).
구체적으로는, 예를 들어, 도 1의 단계 S14에서 실시한 대응에 기초하여, 도 1의 단계 S16에서 입수한 피측정 웨이퍼의 접합 리크 전류의 분포로부터 피측정 웨이퍼의 오염 원소를 특정한다.
이 때, 피측정 웨이퍼의 접합 리크 전류의 분포의 피크값으로부터, 피측정 웨이퍼의 오염 원소를 특정하는 것이 바람직하다.
이와 같이, 피측정 웨이퍼의 접합 리크 전류의 분포의 피크값으로부터, 피측정 웨이퍼의 오염 원소를 특정함으로써, 오염 원소를 확실히 특정할 수 있다.
여기서, 피측정 웨이퍼의 오염 원소의 특정은, 데이터베이스에 격납된 접합 리크 전류의 분포의 피크값과 오염 원소의 대응에 기초하여 실시되는 것이 바람직하다.
이와 같이, 피측정 웨이퍼의 오염 원소의 특정이, 데이터베이스에 격납된 접합 리크 전류의 분포의 피크값과 오염 원소의 대응에 기초하여 실시됨으로써, 보다 효율적으로 오염 원소를 특정할 수 있다.
이와 같이, 피측정 웨이퍼의 오염 원소가 특정됨으로써, 오염 제거의 대상을 명확히 할 수 있다.
다음으로, 도 2를 참조하여, 접합 리크 전류의 분포의 피크값이 오염 원소에 따라 변하는 것을 설명한다.
금속 오염이 외부에서부터 오는 것과, 소자가 실리콘 웨이퍼 표면 근방에 통상 형성되는 것을 고려하면, 리크 전류값이 높은 곳에 분포하는 금속은 확산이 빠른 것이다(예를 들어, 도 2에 나타내는 바와 같이, Fe, Cu). 즉, 확산되어 웨이퍼 전체로 퍼지는데, 그럼에도 소자에 영향을 준다고 하면 표면뿐만 아니라 웨이퍼 전체에 오염이 이미 퍼져 있어, 결과적으로 접합 리크 전류값이 커진다.
한편, 확산이 약간 느린 금속(예를 들어, 도 2에 나타내는 바와 같이, Mo, Zn, Ni)은 외부에서부터 그만큼 들어오는 것은 아니지만, 표면 근방에 정체함으로써, 나름대로 접합 리크 전류값에 영향을 준다.
나아가, 확산이 매우 느린 금속(예를 들어, 도 2에 나타내는 바와 같이, W 등)은 실리콘 표면의 화학 분석으로 검출되는데, 내부로 확산되지 않아, 접합 리크 전류값에 대한 영향이 매우 미약하며, 결과적으로 접합 리크 전류값이 작아진다.
상기에 서술한 바와 같이, 오염 원소의 확산속도에 따라서, 접합 리크 전류값이 변하므로, 접합 리크 전류의 분포와 오염 원소를 미리 대응시켜 두면, 이 대응에 기초하여, 피측정 웨이퍼의 접합 리크 전류의 분포로부터, 피측정 웨이퍼의 접합 리크 전류 불량의 원인이 되는 오염 원소를 특정할 수 있다.
[실험예]
이하, 실험예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들로 한정되는 것은 아니다.
(실험예 1)
오염 레벨이 상이한 2개의 리액터에서 각각 10매씩 실리콘 웨이퍼 상에 실리콘 에피택셜 성장시켰다. 에피택셜 성장은, 트리클로로실란을 소스 가스로 하고, 1050℃의 성장 온도에서 5μm의 에피택셜층을 형성하였다.
이어서, 상기 서술한 바와 같은 방법으로 pn 접합 구조를 900개소 제작하고, 그 후, 접합 리크 특성을 평가하였다.
리액터 1에서 에피택셜 성장을 실시한 웨이퍼의 접합 리크 전류의 분포를 도 3a에 나타내고, 리액터 2에서 에피택셜 성장을 실시한 웨이퍼의 접합 리크 전류의 분포를 도 3b에 나타낸다.
도 3a 및 도 3b에 나타내는 바와 같이, 에피택셜 성장을 실시한 리액터의 차이에 따라 접합 리크 전류의 분포가 상이한 결과가 되었다.
나아가, 동일한 실리콘 웨이퍼를 4매 준비하고, 동일한 조건으로 상기의 오염 레벨이 상이한 2개의 리액터에서 에피택셜 성장을 각각 2매씩 실시하고, 얻어진 에피택셜 웨이퍼 표면의 화학 분석을 실시하였다.
그 결과, 접합 리크 전류값이 1.5×10-12A 부근에 집중된 웨이퍼와 동일한 리액터(리액터 2)에서 에피택셜 성장을 실시한 에피택셜 웨이퍼에서는 2매 모두 1×108 atoms/cm2 정도의 농도의 Mo나 Zn이 검출되었다.
또한, 접합 리크 전류값이 1×10-12 A 부근에 집중된 웨이퍼와 동일한 리액터(리액터 1)에서 에피택셜 성장을 실시한 에피택셜 웨이퍼에서는 2매 모두 Mo나 Zn은 검출되지 않았으나, Ni가 미량(5×107 atoms/cm2) 검출되었다.
(실험예 2)
실험예 1과 마찬가지로 실리콘 웨이퍼를 10매 준비하고, 실험예 1에서 이용한 리액터와는 오염 레벨이 상이한 리액터(리액터 3)에서 에피택셜 성장한 후에, 실험예 1과 마찬가지로 pn 접합 구조를 제작하고, 그 후, 접합 리크 특성을 평가하였다.
리액터 3에서 에피택셜 성장을 실시한 웨이퍼의 접합 리크 전류의 분포를 도 4에 나타낸다.
도 4에 나타내는 바와 같이, 모든 웨이퍼가, 접합 리크 전류값이 1.5×10-11A 부근에 집중되는 결과가 되었다.
나아가, 동일한 실리콘 웨이퍼를 2매 준비하고, 동일한 조건으로 상기의 리액터 3에서 에피택셜 성장을 실시하고, 얻어진 에피택셜 웨이퍼 표면의 화학 분석을 실시하였다.
그 결과, 2매 모두 1×108 atoms/cm2 정도의 농도의 Fe나 Cu가 검출되었다.
(실험예 3)
실험예 1과 동일하게 실리콘 웨이퍼를 10매 준비하고, 실험예 1 및 실험예 2에서 이용한 리액터와는 오염 레벨이 상이한 리액터(리액터 4)에서 에피택셜 성장한 후에, 실험예 1과 마찬가지로 pn 접합 구조를 제작하고, 그 후, 접합 리크 특성을 평가하였다.
리액터 4에서 에피택셜 성장을 실시한 웨이퍼의 접합 리크 전류의 분포를 도 5에 나타낸다.
도 5에 나타내는 바와 같이, 모든 웨이퍼가, 접합 리크 전류값이 5.2×10-13 A 부근에 집중되는 결과가 되었다.
또한, 동일한 실리콘 웨이퍼를 2매 준비하고, 동일한 조건으로 상기의 리액터 4에서 에피택셜 성장을 실시하여, 얻어진 에피택셜 웨이퍼 표면의 화학 분석을 실시하였다.
그 결과, 2매 모두 1×108 atoms/cm2 정도의 농도의 W가 검출되었다.
(실험예 4)
실험예 1과 동일하게 실리콘 웨이퍼를 10매 준비하고, 실험예 1 내지 실험예 3에서 이용한 리액터와는 오염 레벨이 상이한 리액터(리액터 5)에서 에피택셜 성장한 후에, 실험예 1과 동일하게 pn 접합 구조를 제작하고, 그 후, 접합 리크 특성을 평가하였다.
리액터 5에서 에피택셜 성장을 실시한 웨이퍼의 접합 리크 전류의 분포를 도 6에 나타낸다.
도 6에 나타내는 바와 같이, 모든 웨이퍼가, 접합 리크 전류값이 1×10-13 A ~ 3×10-13 A 정도로, 접합 리크 전류값은 실험예 1 내지 실험예 3과 비교했을 때 낮은 결과가 되었다.
또한, 동일한 실리콘 웨이퍼를 2매 준비하고, 동일한 조건으로 상기의 리액터 5에서 에피택셜 성장을 실시하여, 얻어진 에피택셜 웨이퍼 표면의 화학 분석을 실시하였다.
그 결과, 2매 모두 검출 한계(1×107 atoms/cm2) 이하가 되어, 어떤 금속도 검출되지 않았다.
따라서, 상기의 실험예 1 내지 실험예 3에 나타내는 바와 같이, 접합 리크 전류의 분포와 오염 금속 원소의 대응을 명확히 할 수 있다.
따라서, 오염 원소가 미지인 피측정 웨이퍼의 접합 리크 전류의 분포를 측정하면, 상기 대응 관계로부터 오염 원소가 무엇인지를 알 수 있다.
또한, 본 발명은, 상기 실시 형태로 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 동일한 작용 효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (5)

  1. 반도체 웨이퍼를 접합 리크 전류에 의해 평가하는 방법으로서,
    오염 원소 및 오염량을 알고 있는 기준 웨이퍼를 준비하는 공정;
    상기 기준 웨이퍼에 pn 접합을 포함하는 셀을 복수 형성하는 공정;
    상기 기준 웨이퍼의 상기 복수의 셀의 접합 리크 전류를 측정하여, 상기 기준 웨이퍼의 상기 접합 리크 전류의 분포를 입수하는 공정;
    상기 기준 웨이퍼의 상기 접합 리크 전류의 분포와 오염 원소를 대응시키는 공정;
    피측정 웨이퍼에 pn 접합을 포함하는 셀을 복수 형성하는 공정;
    상기 피측정 웨이퍼의 상기 복수의 셀의 접합 리크 전류를 측정하여, 상기 피측정 웨이퍼의 접합 리크 전류의 분포를 입수하는 공정; 및
    상기 대응에 기초하여, 상기 피측정 웨이퍼의 오염 원소를 특정하는 공정
    을 포함하는 것을 특징으로 하는,
    반도체 웨이퍼의 평가 방법.
  2. 제1항에 있어서,
    상기 피측정 웨이퍼의 오염량은, 표면 농도가 1×107 atoms/cm2 이상, 3×108 atoms/cm2 미만의 범위인 것을 특징으로 하는,
    반도체 웨이퍼의 평가 방법.
  3. 제1항에 있어서,
    상기 대응시키는 공정은, 상기 기준 웨이퍼의 상기 접합 리크 전류의 분포의 피크값과 오염 원소를 대응시키는 단계를 포함하는 것을 특징으로 하는,
    반도체 웨이퍼의 평가 방법.
  4. 제2항에 있어서,
    상기 대응시키는 공정은, 상기 기준 웨이퍼의 상기 접합 리크 전류의 분포의 피크값과 오염 원소를 대응시키는 단계를 포함하는 것을 특징으로 하는,
    반도체 웨이퍼의 평가 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 대응시키는 공정은, 상기 기준 웨이퍼의 상기 접합 리크 전류의 분포의 피크값과 오염 원소의 상기 대응을 데이터베이스에 격납하는 단계를 포함하고,
    상기 오염 원소를 특정하는 공정은, 상기 데이터베이스에 격납된 상기 대응에 기초하여, 상기 피측정 웨이퍼의 오염 원소를 특정하는 단계를 포함하는 것을 특징으로 하는,
    반도체 웨이퍼의 평가 방법.
KR1020157033862A 2013-05-31 2014-04-14 반도체 웨이퍼의 평가 방법 KR102029708B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013115550A JP5967019B2 (ja) 2013-05-31 2013-05-31 半導体ウェーハの評価方法
JPJP-P-2013-115550 2013-05-31
PCT/JP2014/002100 WO2014192215A1 (ja) 2013-05-31 2014-04-14 半導体ウェーハの評価方法

Publications (2)

Publication Number Publication Date
KR20160013043A KR20160013043A (ko) 2016-02-03
KR102029708B1 true KR102029708B1 (ko) 2019-10-08

Family

ID=51988270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157033862A KR102029708B1 (ko) 2013-05-31 2014-04-14 반도체 웨이퍼의 평가 방법

Country Status (7)

Country Link
US (1) US9935021B2 (ko)
JP (1) JP5967019B2 (ko)
KR (1) KR102029708B1 (ko)
CN (1) CN105247669B (ko)
DE (1) DE112014002270B4 (ko)
TW (1) TWI550746B (ko)
WO (1) WO2014192215A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5783312B1 (ja) 2014-09-18 2015-09-24 株式会社Sumco エピタキシャルシリコンウェーハの製造方法及び気相成長装置
JP6413938B2 (ja) * 2015-06-05 2018-10-31 信越半導体株式会社 半導体基板の評価方法
CN108269748A (zh) * 2018-01-23 2018-07-10 德淮半导体有限公司 一种cmp后晶圆表面缺陷的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100909A (ja) 2009-11-09 2011-05-19 Shin Etsu Handotai Co Ltd 半導体基板の評価方法及び半導体デバイスの製造方法
JP2013008869A (ja) 2011-06-24 2013-01-10 Shin Etsu Handotai Co Ltd 半導体基板の評価方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804981A (en) * 1996-05-07 1998-09-08 Advanced Micro Devices, Inc. Method of detecting heavy metal impurities introduced into a silicon wafer during ion implantation
US6049220A (en) * 1998-06-10 2000-04-11 Boxer Cross Incorporated Apparatus and method for evaluating a wafer of semiconductor material
JP3799277B2 (ja) * 2002-02-21 2006-07-19 松下電器産業株式会社 半導体装置の評価方法および半導体装置の製造方法
JP3931153B2 (ja) 2003-04-24 2007-06-13 松下電器産業株式会社 半導体装置
JP2006045007A (ja) 2004-08-05 2006-02-16 Komatsu Electronic Metals Co Ltd シリコン単結晶の品質評価方法
JP2008103598A (ja) 2006-10-20 2008-05-01 Shin Etsu Handotai Co Ltd 半導体ウエーハの評価方法
JP5435713B2 (ja) 2009-07-23 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、製造プログラム、及び半導体装置
JP5682858B2 (ja) 2011-05-20 2015-03-11 株式会社Sumco シリコンウェーハの評価方法および製造方法
JP5751531B2 (ja) * 2012-06-15 2015-07-22 信越半導体株式会社 半導体基板の評価方法、評価用半導体基板、半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100909A (ja) 2009-11-09 2011-05-19 Shin Etsu Handotai Co Ltd 半導体基板の評価方法及び半導体デバイスの製造方法
JP2013008869A (ja) 2011-06-24 2013-01-10 Shin Etsu Handotai Co Ltd 半導体基板の評価方法

Also Published As

Publication number Publication date
US9935021B2 (en) 2018-04-03
DE112014002270T5 (de) 2016-02-18
TW201513247A (zh) 2015-04-01
KR20160013043A (ko) 2016-02-03
TWI550746B (zh) 2016-09-21
DE112014002270B4 (de) 2022-10-06
CN105247669B (zh) 2017-12-26
CN105247669A (zh) 2016-01-13
JP2014236054A (ja) 2014-12-15
JP5967019B2 (ja) 2016-08-10
WO2014192215A1 (ja) 2014-12-04
US20160079130A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
KR101943067B1 (ko) 반도체 기판의 평가 방법, 평가용 반도체 기판, 반도체 장치
KR102029708B1 (ko) 반도체 웨이퍼의 평가 방법
CN114883213A (zh) 半导体工艺的集成化监测方法
JP5561245B2 (ja) 半導体基板の評価方法
JP5652379B2 (ja) 半導体基板の評価方法および評価用半導体基板
JP5720560B2 (ja) 半導体基板の評価方法
JP2005223098A (ja) ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法
EP1610373A2 (en) Method and apparatus for determining generation lifetime of product semiconductor wafers
JP2006216825A (ja) 半導体ウエーハの熱処理工程に用いる部材または治具のドーパント汚染の評価方法
JP7135998B2 (ja) エピタキシャルウェーハの評価方法
JP6413938B2 (ja) 半導体基板の評価方法
JP7176483B2 (ja) 半導体基板の評価方法および評価用半導体基板
JP6292166B2 (ja) 半導体基板の評価方法
JP7120189B2 (ja) 半導体基板の評価方法
CN116313874B (zh) 监测外延层电阻率的方法
JPH11126810A (ja) 結晶欠陥の測定方法
CN117878001A (zh) 一种n离子注入监测方法
JP2007266258A (ja) シリコンウェーハのｂｍｄ密度評価方法
Roggenbauer et al. An electrical monitor of deep trench depth
JP2000188314A (ja) Ｍｉｓ型半導体装置の絶縁破壊特性評価方法
JP2017174861A (ja) エピタキシャルウェーハの評価方法及び製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant