JP2005223098A - ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法 - Google Patents

ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法 Download PDF

Info

Publication number
JP2005223098A
JP2005223098A JP2004028599A JP2004028599A JP2005223098A JP 2005223098 A JP2005223098 A JP 2005223098A JP 2004028599 A JP2004028599 A JP 2004028599A JP 2004028599 A JP2004028599 A JP 2004028599A JP 2005223098 A JP2005223098 A JP 2005223098A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
contamination
dopant
heat treatment
resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004028599A
Other languages
English (en)
Inventor
Takemine Magari
偉峰 曲
Fumio Tawara
史夫 田原
Michihiko Mizuno
亨彦 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004028599A priority Critical patent/JP2005223098A/ja
Publication of JP2005223098A publication Critical patent/JP2005223098A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

【課題】熱処理工程において例え低濃度であっても、半導体ウェーハの最表面のドーパント汚染量を高精度かつ高感度で検出することが可能であり、尚且つ半導体ウェーハの深さ方向の汚染濃度分布をも短時間でかつ簡単に検出することが可能なドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法を提供する。
【解決手段】半導体ウェーハの熱処理工程におけるドーパント汚染の評価方法であって、半導体ウェーハを熱処理炉に投入して熱処理を行なった後、該半導体ウェーハを角度研磨し、該角度研磨した面の抵抗率を広がり抵抗法で測定して前記半導体ウェーハの深さ方向の抵抗率分布を求めることにより、前記半導体ウェーハのドーパント汚染量を検出するドーパント汚染の評価方法、及び前記方法によって得られた評価結果に基づき、前記熱処理炉におけるドーパント汚染レベルを管理する熱処理工程の管理方法。
【選択図】なし

Description

本発明は、半導体ウェーハが熱処理の際に受ける汚染を評価する方法に関し、さらに詳しくは熱処理工程中の汚染が低濃度であっても半導体ウェーハの深さ方向の汚染量分布について検出することが可能な評価方法に関する。
近年、Large Scale Integrated Circuit(LSI)の高集積化と半導体素子の微細化は益々進んでおり、それに伴い、半導体素子作製用の半導体ウェーハ、例えばシリコンウェーハ中のキャリア濃度の制御性を可能な限り高めることが必要とされている。特に、シリコンウェーハの表面領域のキャリア濃度は、抵抗率等の半導体素子の特性に大きな影響を及ぼすため、その表面領域に含まれる添加不純物(ドーパント)濃度を高精度且つ高感度で測定することが求められる。ここでいうドーパントとは、半導体ウェーハ中のキャリア濃度を制御してその抵抗率を制御するために添加するものである。
一般に、シリコンウェーハ中のキャリア濃度を制御するために、導電型がp型の場合は主にボロン(B)が、n型の場合は主にリン(P)がドーパントとして使用される。ドーパント濃度の調整は、シリコンウェーハの材料となるシリコン単結晶を育成する際に、所望のキャリア濃度又は抵抗値となるように、ドーパントの添加量を調整して行なわれる。ここで、抵抗率の非常に高いシリコンウェーハを使用する際には、もともとものドーパント濃度が非常に低いので、シリコンウェーハに微量のドーパントが混入するだけでキャリア濃度が変化して抵抗率が大きく変化してしまうために、より高感度の測定が要求されることになる。ここでは、このように抵抗率調整のために添加するのではなく、その周囲の環境等から半導体ウェーハにドーパントが混入してしまうことをドーパント汚染という。
半導体製造装置における熱処理工程で、例えば熱処理炉内の雰囲気や熱処理炉等から不必要なボロンやリン等の汚染ドーパントが半導体ウェーハに混入して半導体ウェーハが汚染され、キャリア濃度が変化してしまうことがある。このようなドーパント汚染は半導体素子の製造歩留まりの低下、品質の低下を招くので、ドーパント汚染を評価し管理することが重要である。このような、混入した汚染ドーパントを検出する手段として、抵抗率が1000Ω・cm以上のp型シリコンウェーハを熱酸化し、酸化膜をエッチングし、その後抵抗測定器によりシリコンウェーハ表面のシート抵抗を測定することで、リン等のn型化ドーパント汚染量を検出する手段が開示されている(例えば特許文献1の従来技術の記載参照)。また、n型又は抵抗率が1000Ω・cm以上のp型シリコンウェーハにウェット酸化膜を形成して環境雰囲気中に曝し、その後ウェット酸化膜をエッチングしてそのエッチング液中のボロンを測定するという工程で、環境中のボロン汚染量を化学分析により検出する手段が開示されている(例えば特許文献2参照)。
しかしながら、上述の従来技術はシリコンウェーハの表面におけるリン等のn型化ドーパント汚染量に応じた抵抗率測定、または、シリコンウェーハの表面におけるボロン汚染物の定量分析であるから、いずれも表面のドーパント汚染量を測定するものであり、シリコンウェーハの深さ方向のドーパント汚染量の分布は不明であるという問題があった。
しかし、半導体素子製造工程においては、イオン注入工程等の抵抗率制御の観点から、シリコンウェーハ表面および表面から0〜数μm程度の深さ方向のドーパント汚染量の分布が正確に求められる必要がある。
一方、従来ドーパント汚染評価の際に、ウェーハのドーパント濃度を測定する方法として、CV法がある。CV法とは、半導体ウェーハ表面にPN接合やショットキー接合を形成し、その接合の電気容量(C)−逆電圧(V)特性を測定し、この特性からキャリア濃度またはドーパント濃度を算出するものである。
しかし、CV法はその測定原理上、ある程度の幅の空乏層が必要であり、ドーパント濃度はその層幅内の値として求められるため、最表面のドーパント濃度またはドーパント汚染量は算出できず、しかもウェーハの抵抗率が高いとキャリア濃度が低いため空乏層の幅が広くなるので、深さ方向の分解能が低下し、ドーパント汚染量の分布が高精度に測定できないという問題があった。
また、半導体ウェーハの深さ方向のドーパント汚染量の分布を測定する方法として、二次イオン質量分析法(Secondary Ion Mass Spectroscopy、SIMS)があるが、この方法で数μmの深さのドーパント汚染量分布を測定するには長時間の測定時間が必要であり、尚且つ検出感度が1×1014atoms/cm程度なので、これより低濃度の汚染量を検出することができないという問題があった。またこの場合、抵抗率30Ω・cm以上の高抵抗率半導体ウェーハの製造の際に、ドーパント汚染の評価が十分にできなかった。
特開平10−92891号公報 特開2003−37142号公報
本発明は、上記問題を鑑みなされたもので、熱処理工程において例え低濃度であっても、半導体ウェーハの最表面のドーパント汚染量を高精度かつ高感度で検出することが可能であり、尚且つ半導体ウェーハの深さ方向の汚染濃度分布をも短時間でかつ簡単に検出することが可能なドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法を提供することを目的とする。
上記目的を達成するため、本発明は、半導体ウェーハの熱処理工程におけるドーパント汚染の評価方法であって、半導体ウェーハを熱処理炉に投入して熱処理を行なった後、該半導体ウェーハを角度研磨し、該角度研磨した面の抵抗率を広がり抵抗法で測定して前記半導体ウェーハの深さ方向の抵抗率分布を求めることにより、前記半導体ウェーハのドーパント汚染量を検出することを特徴とするドーパント汚染の評価方法を提供する(請求項1)。
このように、半導体ウェーハを熱処理炉に投入して熱処理を行なった後、この熱処理の際にドーパント汚染を受けた半導体ウェーハを劈開等してその断面を角度研磨すれば、この角度研磨した面の斜め方向のドーパント汚染量の分布は、半導体ウェーハの深さ方向のドーパント汚染量の分布を、その研磨角度に応じて拡張したものとなる。従ってこの角度研磨面の抵抗率を広がり抵抗(Spreading Resistance、SR)法で測定して半導体ウェーハの深さ方向の抵抗率分布を求めることにより、半導体ウェーハの最表面のドーパント汚染量及びその深さ方向の分布を短時間で簡単に高精度かつ高感度で検出することができ、短時間で簡単かつ正確なドーパント汚染の評価ができる。
この場合、前記熱処理の温度を、800℃以上とすることが好ましい(請求項2)。
このように、熱処理の温度を800℃以上とすれば、高温での熱処理炉自体からの汚染の有無が判別でき、また例えば製品用半導体ウェーハが受ける熱処理と同じ条件で熱処理することで、製品用半導体ウェーハが実際に被る汚染量を検出、評価することが可能となる。なお、このような熱処理温度は半導体ウェーハの融点を越えない温度とすることは言うまでも無い。
また、前記熱処理の時間を、10秒以上4時間以下とすることが好ましい(請求項3)。
このように、熱処理時間を10秒以上4時間以下とすれば、急速加熱・急速冷却炉又はバッチ式熱処理炉等における実際の製品用半導体ウェーハが受ける熱処理時間と同じとすることができ、製品用半導体ウェーハが実際に被る汚染量を検出、評価することが可能となる。
また、前記熱処理を行う雰囲気を、酸素、窒素、アルゴン、ヘリウムの少なくとも1つを含むものとすることが好ましい(請求項4)。
このように、熱処理を行なう雰囲気を酸素、窒素、アルゴン、ヘリウムの少なくとも1つを含むものとすれば、実際の製品用半導体ウェーハの熱処理を行なう雰囲気と同じとすることができ、製品用半導体ウェーハが実際に被る汚染量を検出、評価することが可能となる。
また、前記半導体ウェーハの抵抗率を、製品規格値より高くすることが好ましい(請求項5)。
このように、半導体ウェーハの抵抗率を製品規格値より高くすれば、製品用半導体ウェーハの特性に影響を与える程度の汚染量を検出し、評価するのに好適な抵抗率である。
また、前記半導体ウェーハの抵抗率を、1000Ω・cm以上とすることが好ましい(請求項6)。
このように、半導体ウェーハの抵抗率を、1000Ω・cm以上とすれば、少なくとも1×1014atoms/cm、さらには1×1012atoms/cmまでの低濃度汚染を検出することが可能となる。
また、前記半導体ウェーハを前記熱処理炉から取り出す際の温度を650℃以上とすることが好ましい(請求項7)。
このように、半導体ウェーハを熱処理炉から取り出す際の温度を650℃以上とすれば、半導体ウェーハ中の酸素に起因した酸素ドナーの形成による抵抗率変動をも防止できるので、高感度測定に好適なものとできる。
尚、取り出す際の温度は熱処理温度を超えないこととする。
また、前記半導体ウェーハの表面から少なくとも3μmまでの深さ方向の抵抗率分布を測定することが好ましい(請求項8)。
このように、半導体ウェーハの表面から少なくとも3μmまでの深さ方向の抵抗率分布を測定することで、イオン注入等半導体素子製造工程おいて必要なドーパント汚染量の深さ方向の分布を高感度に検出して評価することができるし、SIMSやCV法等での測定と比較して測定用のサンプル作製から測定までの時間が短時間で且つ正確な評価が可能である。
また、前記汚染を評価するドーパントを、B、Al、Ga、In、P、Sb、Asの少なくとも1つとすることが好ましい(請求項9)。
このように、汚染を評価するドーパントを、B、Al、Ga、In、P、Sb、Asの少なくとも1つとすれば、半導体ウェーハに通常用いられ、その抵抗率特性に影響を与えるドーパントによる汚染の評価ができるので、高品質な半導体ウェーハを製造するのに有効な評価を行なうことができる。
また、本発明は、半導体ウェーハの熱処理工程の管理方法であって、前記のいずれかの方法によって得られた評価結果に基づいて、前記熱処理炉におけるドーパント汚染レベルを管理することを特徴とする熱処理工程の管理方法を提供する(請求項10)。
このように、前記のいずれかの方法によって得られた評価結果に基づいて、熱処理炉におけるドーパント汚染レベルを管理すれば、熱処理炉における半導体ウェーハのドーパント汚染レベルを、それが低濃度のものであっても簡単かつ正確に管理することができ、ドーパント汚染のない高品質な半導体ウェーハの製造に好適な管理方法である。
また、本発明は、熱処理による半導体ウェーハのドーパント汚染量の測定方法であって、抵抗率が1000Ω・cm以上の半導体ウェーハを熱処理炉に投入して熱処理を行なった後、該半導体ウェーハを角度研磨し、該角度研磨した面の抵抗率を広がり抵抗法で測定して前記半導体ウェーハの深さ方向の抵抗率分布を求めることにより、前記半導体ウェーハのドーパント汚染量を検出することを特徴とするドーパント汚染量の測定方法を提供する(請求項11)。
このように、抵抗率が1000Ω・cm以上の半導体ウェーハを熱処理炉に投入して熱処理を行なった後、この熱処理の際にドーパント汚染を受けた半導体ウェーハを劈開等してその断面を角度研磨すれば、この角度研磨した面のドーパント汚染量の分布は、半導体ウェーハの深さ方向のドーパント汚染量の分布を、その研磨角度に応じて拡大したものとなる。従ってこの角度研磨面の抵抗率をSR法で測定して半導体ウェーハの深さ方向の抵抗率分布を求めることにより、半導体ウェーハの最表面のドーパント汚染量及びその深さ方向の分布を短時間で簡単に、かつ少なくとも1×1014atoms/cm、さらには1×1012atoms/cmまでの低濃度汚染まで高精度かつ高感度で検出し測定することができる。
尚、抵抗率が高ければ高いほど高感度にドーパント汚染量を検出できるが、高抵抗率の結晶を育成するのが難しく、20000Ω・cmくらいまでが実用的である。
この場合、前記汚染量を測定するドーパントを、B、Al、Ga、In、P、Sb、Asの少なくとも1つとすることが好ましい(請求項12)。
このように、汚染量を測定するドーパントを、B、Al、Ga、In、P、Sb、Asの少なくとも1つとすれば、半導体ウェーハに通常用いられ、その抵抗率特性に影響を与えるドーパントによる汚染の量を測定できる。
本発明に従い、半導体ウェーハを熱処理炉に投入して熱処理を行なった後、該半導体ウェーハを角度研磨し、該角度研磨した面の抵抗率をSR法で測定して前記半導体ウェーハの深さ方向の抵抗率分布を求めることにより、前記半導体ウェーハのドーパント汚染量を検出してドーパント汚染を評価すれば、半導体ウェーハの最表面のドーパント汚染量及びその深さ方向の分布を短時間で簡単に高精度かつ高感度で検出することができ、短時間で簡単かつ正確なドーパント汚染の評価ができる。
また、このような評価結果に基づいて、熱処理炉におけるドーパント汚染レベルを管理すれば、熱処理炉における半導体ウェーハのドーパント汚染レベルを低濃度のものであっても簡単かつ正確に管理することができる。
以下では、本発明の実施の形態をシリコンウェーハのドーパント汚染を評価する場合について説明するが、本発明はこれに限定されるものではない。
図1は、本発明に係るドーパント汚染の評価方法の実施形態の一例を示すフローチャートである。
まず、評価に用いる評価用シリコンウェーハを用意する(A)。
この評価用シリコンウェーハはn型でもp型でもよいが、汚染量を評価するドーパントの導電タイプに応じて選択すればよい。汚染量を評価するドーパントとして、p型ではB、Al、Ga、In等、n型ではP、Sb、As等がある。また、評価用シリコンウェーハの抵抗率を高いもの、例えば30Ω・cm以上とすれば、低濃度のドーパント汚染量でも高感度に検出できる。特に、抵抗率を1000Ω・cm以上とすれば、少なくとも1×1014atoms/cm、さらには1×1012atoms/cmまでの低濃度汚染を検出することができる。従って検出感度が1×1014atoms/cm程度のSIMSにより測定するよりも高感度とすることができる。また、この評価用シリコンウェーハの抵抗率を製品規格値より高くすれば、製品用のシリコンウェーハが受けるドーパント汚染を評価するに十分な抵抗率となる。
次に、この評価用シリコンウェーハを熱処理炉に投入し、熱処理を行なう(B)。
熱処理炉としては、短時間で熱処理が可能なRTA(Rapid Thermal Annealer)等の急速加熱・急速冷却炉や、一度に大量に熱処理が可能なバッチ式熱処理炉等、従来のものが使用できる。また、このときの熱処理温度を800℃以上とすれば、高温により熱処理炉自体から発生するような熱処理炉からの汚染の有無が判別できる。また実際の製品用シリコンウェーハが受ける熱処理と同じ条件で熱処理することで、製品用シリコンウェーハが実際に被る汚染量を検出、評価することができる。熱処理時間については、10秒以上4時間以下とすれば、前記した急速加熱・急速冷却炉又はバッチ式熱処理炉における実際の製品用シリコンウェーハが受ける熱処理時間と同じとすることができるし、熱処理雰囲気についても、酸素、窒素、アルゴン、ヘリウムの少なくとも1つを含むものとすれば、実際のシリコン半導体ウェーハの熱処理を行なう雰囲気と同じとすることができ、実際の製品の製造に有益な評価方法となる。
このような熱処理として、例えば、バッチ式熱処理炉において、アルゴンガス雰囲気下、700℃から3℃/minで1200℃まで昇温して、1200℃で1時間の処理を行うものが挙げられる。
このようにして熱処理した評価用シリコンウェーハは、その環境に含まれる汚染ドーパントにより表面からドーパント汚染を受け、汚染ドーパントは評価用シリコンウェーハ中に拡散し、その熱処理条件や環境の汚染レベルに応じてウェーハの表面から深さ方向に汚染量の分布を形成する。
次に、熱処理した評価用シリコンウェーハを熱処理炉から取り出す(C)。
このとき、シリコンウェーハを取り出す際の温度を650℃以上とすることが好ましい。例えばチョクラルスキー法により育成されたシリコン単結晶から作製されシリコンウェーハで、ウェーハ中に酸素原子が存在する場合、350〜500℃程度の低温熱処理を行なうと、複数個の酸素原子が集まって電子を放出して酸素ドナーが形成され、それにより抵抗率が変動し、正確な抵抗率分布測定ができない場合がある。従って、650℃以上の温度でシリコンウェーハを取り出して、その後酸素ドナーが形成されないように冷却することで、酸素ドナーが形成されず、抵抗率の変動を防止できるので、高感度測定に好適であるし、別途ドナーキラー熱処理をするといったことも必要でなくなる。
この場合、例えば、前述のように1200℃で1時間の熱処理を行い、その後−3℃/minで降温して、650℃となったらウェーハを取り出せばよい。その後、ウェーハを酸素ドナーが形成される350〜500℃となる時間が短くなるように冷却することにより、酸素ドナーの形成を防止できる。
次に、取り出した評価用シリコンウェーハを角度研磨する(D)。
角度研磨においては、評価用シリコンウェーハを劈開する等して表面に垂直な端面を形成し、この端面を表面に対して所定の角度を有するように研磨して角度研磨面を形成する。この角度研磨面における斜め方向のドーパント汚染量の分布は、評価用シリコンウェーハの深さ方向のドーパント汚染量分布をその研磨角度に応じて拡張したものとなっている。例えば研磨角度を75′〜1°9′とすれば、その拡張率は10〜50倍となる。
次に、評価用シリコンウェーハの深さ方向の抵抗率分布を求める(E)。
図2は抵抗率分布の測定方法の一例を示す概略図である。評価用シリコンウェーハ1に形成した角度研磨面2のウェーハの元の表面の位置から角度研磨面に沿って斜め方向にSR測定用プローブ3を移動させながら、プローブ3に接続された図示しないSR測定器によりSR法で抵抗率を測定することにより、評価用シリコンウェーハの深さ方向の抵抗率分布を求めることができる。SR法では、プローブの近傍の微小な領域での抵抗率の測定が可能であり、しかも前述のように、角度研磨面におけるドーパント汚染量分布は拡張しているので、ドーパント汚染量分布に対応する抵抗率分布もまた拡張しており、正確な抵抗率分布の測定を深さ方向について高分解能で行なうことができる。例えば、深さ方向で0.05μm間隔での抵抗率測定が可能である。また、SR法としては定電流法、定電圧法のいずれでもよい。
このようにして深さ方向の抵抗率分布を求めることにより、評価用シリコンウェーハのドーパント汚染量を検出する(F)。
測定した抵抗率分布からドーパント汚染量を検出するには、例えばASTMで抵抗率をドーパント濃度プロファイルに換算することにより行なうことができる。
また、このとき評価用シリコンウェーハの表面から3μm以上の深さの抵抗率分布を測定し、ドーパント汚染量を検出することができる。従来のCV法による測定では最表面の抵抗率は測定できず、またウェーハの抵抗率が高いと抵抗率分布が高精度には測定できなかった。またSIMSによる測定では、このように表面から3μm以上の深さの抵抗率分布を測定するには長時間を要し、測定値の信頼性にも欠け、しかも汚染量の検出感度も限られたものであった。しかし本発明の方法により、このような表面から3μm以上の深さの抵抗率分布測定を短時間で簡単に、しかも高精度かつ高感度で行なうことができる。
本発明者らは、本発明の効果を確認するために、異なるボロン汚染量を有する様々なサンプルウェーハについて、様々な測定法によりボロン汚染量を測定し、その測定値を比較した。図5(a)は、SIMSと本発明のSR法との測定結果の比較である。汚染量は表面からの深さ0〜0.1μmまでの平均値を示す。黒丸で示す測定値はほぼ直線状に分布し、両方法での測定値は高い相関を示すことが確認された。
また、図5(b)はPL(フォトルミネッセンス)法と本発明のSR法との測定結果の比較である。汚染量は表面からの深さ0〜1μmまでの平均値を示す。これについても黒丸で示す測定値はほぼ直線状に分布し、両方法での測定値は高い相関を示すことが確認された。
次に、SIMSと本発明のSR法とによる測定の測定感度に関する比較を行なった。図6(a)は、ボロン汚染されたサンプルウェーハAについて、SIMSにより表面からの深さ0〜0.1μm(100nm)で測定したボロン汚染量を示す。最表面に表れているピークは環境雰囲気に含まれていたボロンがウェーハに付着した影響によるものである。そして、0.01〜0.1μmの範囲には不安定な信号が観測されている。図6(b)は、サンプルウェーハAについて、本発明のSR法により表面からの深さ0〜6μmで測定したボロン汚染量を示す。SIMSによる測定よりも安定した測定ができ、また両測定法において同じ深さの領域で比較すると、測定値は高い相関を示した。
しかし、サンプルウェーハAよりボロン汚染量の低いサンプルウェーハBを測定した場合、図7(a)に示すように、SIMSによる測定では、最表面を除き0.01〜0.1μmの範囲に信号がほとんど観測されず、測定が不可能であった。一方、サンプルウェーハBのSR法による測定では、ボロン汚染量が1×1012atoms/cmのオーダーまで高感度で安定した測定ができた。
上述のように、本発明に係るドーパント汚染の評価方法により、半導体ウェーハの最表面のドーパント汚染量及びその深さ方向の分布を短時間で簡単に高精度かつ高感度で検出することができ、短時間で簡単かつ正確なドーパント汚染の評価ができる。
そして、この評価結果に基づいて、前記熱処理炉におけるドーパント汚染レベルを管理することで、熱処理炉における半導体ウェーハのドーパント汚染レベルを低濃度のものであっても簡単かつ正確に管理することができる。従ってドーパント汚染のない高品質な半導体ウェーハの製造に好適な管理方法となる。
以下に本発明の実施例及び比較例をあげてさらに具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
バッチ式熱処理炉によるボロン汚染を評価するために、抵抗率が約2500Ω・cmのp型シリコンウェーハを用意し、これをバッチ式熱処理炉に投入し、この炉で実際の製品用シリコンウェーハに対して行なう熱処理と同じ条件、すなわちアルゴン雰囲気下、1200℃で1時間の熱処理を行なった。その後、3℃/minで降温し、650℃になった時点でウェーハを熱処理炉から取り出した。
その後、取り出したウェーハを劈開し、研磨角度1°9′として角度研磨した。そして、角度研磨面の抵抗率分布をSR測定器で測定した。このときの測定は、深さ方向に換算して0.05μm間隔で深さ6μmまで行なった。
そして、この測定した抵抗率分布を、ボロン汚染量分布に換算した。図3(a)はSR法で測定した抵抗率分布を、(b)は抵抗率分布から換算して求めたボロン汚染量分布を示す。このように、表面からのボロン汚染量分布が、7×1012atoms/cmのオーダーまで検出できた。
また、酸素ドナーの発生の有無を確認するため、上記p型シリコンウェーハの中央部と周辺部での赤外吸収スペクトルを測定した。図4は測定した赤外吸収スペクトルであり、上が中央部、下が周辺部のものである。スペクトルにはシリコン、酸素、ボロンの吸収ピークが現れた。酸素ドナーが存在すれば、波数が400〜500cm−1の間の位置に、酸素ドナーの吸収ピークが現れるはずであるが、そのような吸収ピークは見られなかった。
(実施例2、比較例1)
同一のバッチ式熱処理炉において熱処理時間を変えた場合のボロン汚染を評価するために、実施例1と同じ抵抗率が約2500Ω・cmのp型シリコンウェーハを用意し、1200℃での熱処理時間を15分、30分、4時間とする以外は、実施例1と同様の条件で熱処理を行った。そして取り出した各シリコンウェーハを劈開、角度研磨して角度研磨面の抵抗率分布をSR測定器で測定し、ボロン汚染量に換算することにより各熱処理炉によるボロン汚染量の深さ方向の分布を検出した。比較のため、熱処理後の各シリコンウェーハのボロン汚染量の深さ方向の分布をSIMSにより測定した。なお、SIMSによる測定では深さ方向の測定に時間が掛かる上に、データの信頼性も下がるため、100nmの深さまでの測定とした。
図8にその結果を示す。(a)は熱処理時間15分、(b)は熱処理時間30分、(c)は熱処理時間4時間の場合のシリコンウェーハのボロン汚染量の深さ方向の分布であり、左は本発明によるSR法、右はSIMSにより測定したものである。
SIMSによる測定では、環境雰囲気に含まれるボロンの影響で最表面付近にピークが常に観測されるが、ここでは深さ0〜0.01μm程度の位置に観測されているので、測定値からは除外する。
(a)の熱処理時間15分の場合、SIMSによる測定では検出感度限界に近く、正確な測定ができなかった。一方、SR法による測定では、安定して高感度な測定を行なうことができ、表面から深さ0〜0.1μmの範囲(図中点線で示した範囲)におけるボロン汚染濃度の平均値は、4.97×1014atoms/cmであった。
次に(b)の熱処理時間30分、(c)の熱処理時間4時間の場合、SIMSにより不安定であるが有意な測定ができた。そして、表面から深さ0.01μm〜0.1μmの範囲におけるボロン汚染濃度の平均値は、熱処理時間30分で1.11×1015atoms/cm、4時間で1.49×1015atoms/cmであった。
一方、SR法による測定では、安定して高感度な測定を行なうことができ、表面から深さ0〜0.1μmの範囲(図中点線で示した範囲)におけるボロン汚染濃度の平均値は、熱処理時間30分で1.07×1015atoms/cm、4時間で1.47×1015atoms/cmであった。すなわち、SIMSで測定したボロン汚染濃度とSR法で測定したものは非常によく一致した。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記においては主にシリコンウェーハのボロン汚染に関して説明したが、汚染により抵抗率が変化するものであれば、B、Al、Ga、In、P、Sb、As等、半導体ウェーハに通常用いられるドーパントによる汚染を評価する場合にも適応できる。また、評価に用いるウェーハは、GaAs等の化合物半導体のウェーハであってもよい。
本発明に係るドーパント汚染の評価方法の実施形態の一例を示すフローチャートである。 抵抗率分布の測定方法の一例を示す概略図である。 本発明の実施例1のシリコンウェーハについて、(a)はSR法で測定した抵抗率分布を、(b)は抵抗率分布から換算して求めたボロン汚染量分布を示す。 本発明の実施例1のシリコンウェーハの中央部と周辺部の赤外吸収スペクトルを示す。 (a)は、SIMSと本発明のSR法との測定結果の比較であり、(b)はPL(フォトルミネッセンス)法と本発明のSR法との測定結果の比較である。 (a)は、ボロン汚染されたサンプルウェーハAについて、SIMSにより表面からの深さ0〜0.1μmで測定したボロン汚染量を示し、(b)は、本発明のSR法により表面からの深さ0〜6μmで測定したボロン汚染量を示す。 (a)は、ボロン汚染量の低いサンプルウェーハBについて、SIMSにより表面からの深さ0〜0.1μmで測定したボロン汚染量を示し、(b)は、本発明のSR法により表面からの深さ0〜6μmで測定したボロン汚染量を示す。 本発明の実施例2、比較例1のシリコンウェーハについて、(a)は熱処理時間15分、(b)は熱処理時間30分、(c)は熱処理時間4時間の場合のボロン汚染量の深さ方向の分布であり、それぞれ左はSR法、右はSIMSにより測定したものである。
符号の説明
1…評価用シリコンウェーハ、 2…角度研磨面、 3…SR測定用プローブ。

Claims (12)

  1. 半導体ウェーハの熱処理工程におけるドーパント汚染の評価方法であって、半導体ウェーハを熱処理炉に投入して熱処理を行なった後、該半導体ウェーハを角度研磨し、該角度研磨した面の抵抗率を広がり抵抗法で測定して前記半導体ウェーハの深さ方向の抵抗率分布を求めることにより、前記半導体ウェーハのドーパント汚染量を検出することを特徴とするドーパント汚染の評価方法。
  2. 前記熱処理の温度を、800℃以上とすることを特徴とする請求項1に記載されたドーパント汚染の評価方法。
  3. 前記熱処理の時間を、10秒以上4時間以下とすることを特徴とする請求項1又は請求項2に記載されたドーパント汚染の評価方法。
  4. 前記熱処理を行う雰囲気を、酸素、窒素、アルゴン、ヘリウムの少なくとも1つを含むものとすることを特徴とする請求項1乃至請求項3のいずれか1項に記載されたドーパント汚染の評価方法。
  5. 前記半導体ウェーハの抵抗率を、製品規格値より高くすることを特徴とする請求項1乃至請求項4のいずれか1項に記載されたドーパント汚染の評価方法。
  6. 前記半導体ウェーハの抵抗率を、1000Ω・cm以上とすることを特徴とする請求項1乃至請求項5のいずれか1項に記載されたドーパント汚染の評価方法。
  7. 前記半導体ウェーハを前記熱処理炉から取り出す際の温度を650℃以上とすることを特徴とする請求項1乃至請求項6のいずれか1項に記載されたドーパント汚染の評価方法。
  8. 前記半導体ウェーハの表面から少なくとも3μmまでの深さ方向の抵抗率分布を測定することを特徴とする請求項1乃至請求項7のいずれか1項に記載されたドーパント汚染の評価方法。
  9. 前記汚染を評価するドーパントを、B、Al、Ga、In、P、Sb、Asの少なくとも1つとすることを特徴とする請求項1乃至請求項8のいずれか1項に記載されたドーパント汚染の評価方法。
  10. 半導体ウェーハの熱処理工程の管理方法であって、請求項1乃至請求項9のいずれか1項に記載された方法によって得られた評価結果に基づいて、前記熱処理炉におけるドーパント汚染レベルを管理することを特徴とする熱処理工程の管理方法。
  11. 熱処理による半導体ウェーハのドーパント汚染量の測定方法であって、抵抗率が1000Ω・cm以上の半導体ウェーハを熱処理炉に投入して熱処理を行なった後、該半導体ウェーハを角度研磨し、該角度研磨した面の抵抗率を広がり抵抗法で測定して前記半導体ウェーハの深さ方向の抵抗率分布を求めることにより、前記半導体ウェーハのドーパント汚染量を検出することを特徴とするドーパント汚染量の測定方法。
  12. 前記汚染量を測定するドーパントを、B、Al、Ga、In、P、Sb、Asの少なくとも1つとすることを特徴とする請求項11に記載されたドーパント汚染量の測定方法。
JP2004028599A 2004-02-04 2004-02-04 ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法 Pending JP2005223098A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004028599A JP2005223098A (ja) 2004-02-04 2004-02-04 ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004028599A JP2005223098A (ja) 2004-02-04 2004-02-04 ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法

Publications (1)

Publication Number Publication Date
JP2005223098A true JP2005223098A (ja) 2005-08-18

Family

ID=34998500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004028599A Pending JP2005223098A (ja) 2004-02-04 2004-02-04 ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法

Country Status (1)

Country Link
JP (1) JP2005223098A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1863078A2 (en) * 2006-04-20 2007-12-05 Solid State Measurements, Inc. Method for determining the electrically active dopant density profile in ultra-shallow junction (USJ) structures
JP2008186924A (ja) * 2007-01-29 2008-08-14 Shin Etsu Handotai Co Ltd 半導体基板のp汚染評価方法
JP2010040793A (ja) * 2008-08-06 2010-02-18 Sumco Corp 熱処理炉評価用ウェーハ、熱処理炉評価方法および半導体ウェーハの製造方法
JP2010048795A (ja) * 2008-07-22 2010-03-04 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの結晶欠陥の検出方法
CN103620394A (zh) * 2011-04-15 2014-03-05 原子能和代替能源委员会 确定填隙氧浓度的方法
CN103743788A (zh) * 2013-12-26 2014-04-23 中国石油集团钻井工程技术研究院江汉机械研究所 一种热喷涂涂层封孔剂的评价方法
CN105181759A (zh) * 2015-10-16 2015-12-23 上海岩土工程勘察设计研究院有限公司 基于室内试验判断重金属污染土污染程度的方法
KR20200095561A (ko) 2018-01-24 2020-08-10 가부시키가이샤 사무코 실리콘층의 평가 방법 및 실리콘 에피택셜 웨이퍼의 제조 방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1863078A3 (en) * 2006-04-20 2009-04-15 Solid State Measurements, Inc. Method for determining the electrically active dopant density profile in ultra-shallow junction (USJ) structures
EP1863078A2 (en) * 2006-04-20 2007-12-05 Solid State Measurements, Inc. Method for determining the electrically active dopant density profile in ultra-shallow junction (USJ) structures
JP2008186924A (ja) * 2007-01-29 2008-08-14 Shin Etsu Handotai Co Ltd 半導体基板のp汚染評価方法
JP2010048795A (ja) * 2008-07-22 2010-03-04 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの結晶欠陥の検出方法
JP2010040793A (ja) * 2008-08-06 2010-02-18 Sumco Corp 熱処理炉評価用ウェーハ、熱処理炉評価方法および半導体ウェーハの製造方法
US9274072B2 (en) 2011-04-15 2016-03-01 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for determining interstitial oxygen concentration
CN103620394A (zh) * 2011-04-15 2014-03-05 原子能和代替能源委员会 确定填隙氧浓度的方法
CN103743788A (zh) * 2013-12-26 2014-04-23 中国石油集团钻井工程技术研究院江汉机械研究所 一种热喷涂涂层封孔剂的评价方法
CN105181759A (zh) * 2015-10-16 2015-12-23 上海岩土工程勘察设计研究院有限公司 基于室内试验判断重金属污染土污染程度的方法
KR20200095561A (ko) 2018-01-24 2020-08-10 가부시키가이샤 사무코 실리콘층의 평가 방법 및 실리콘 에피택셜 웨이퍼의 제조 방법
US11183433B2 (en) 2018-01-24 2021-11-23 Sumco Corporation Method of evaluating silicon layer and a method of manufacturing silicon epitaxial wafer
KR102356011B1 (ko) * 2018-01-24 2022-01-25 가부시키가이샤 사무코 실리콘층의 평가 방법 및 실리콘 에피택셜 웨이퍼의 제조 방법
DE112019000505B4 (de) 2018-01-24 2024-03-21 Sumco Corporation Verfahren zur bewertung einer siliciumschicht und verfahren zur herstellung eines siliciumepitaxiewafers

Similar Documents

Publication Publication Date Title
JP2019137566A (ja) シリコン結晶中の炭素濃度測定方法
JP2005223098A (ja) ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法
Drummond et al. Studies of photoconductance decay method for characterization of near-surface electrical properties of semiconductors
US9935021B2 (en) Method for evaluating a semiconductor wafer
US4420722A (en) Testing semiconductor furnaces for heavy metal contamination
JP5561245B2 (ja) 半導体基板の評価方法
JP2006216825A (ja) 半導体ウエーハの熱処理工程に用いる部材または治具のドーパント汚染の評価方法
JP4353121B2 (ja) 半導体ウエーハのドーパント汚染の評価方法
US6803242B2 (en) Evaluation method of IG effectivity in semiconductor silicon substrates
JP6689494B2 (ja) シリコン中の炭素検出方法
JP5652379B2 (ja) 半導体基板の評価方法および評価用半導体基板
JP6634962B2 (ja) シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法
US11946869B2 (en) Method for determining the thermal donor concentration of a semiconductor sample
JPH0982768A (ja) 半導体ウエハの評価方法
JP7400663B2 (ja) シリコン単結晶基板中の水素濃度の評価方法
JP4765949B2 (ja) 半導体基板のp汚染評価方法
JP5545131B2 (ja) ボロンドープp型シリコン中の鉄濃度分析における定量分析限界決定方法
JP6520782B2 (ja) エピタキシャルウェーハの評価方法及び製造方法
JPH10270517A (ja) p型シリコンエピタキシャル層のキャリア濃度測定方法
JP3405682B2 (ja) 半導体エピタキシャル膜の非破壊検査方法
JP2008147460A (ja) 半導体ウエーハの評価方法
JP2001213694A (ja) 低銅濃度半導体ウェーハ
JP5630426B2 (ja) 気相成長装置の清浄度評価方法
JPH0732182B2 (ja) エピタキシヤル膜の評価方法
JP2004320041A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20061012

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20070315

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100112