JP2000188314A - Ｍｉｓ型半導体装置の絶縁破壊特性評価方法 - Google Patents
Ｍｉｓ型半導体装置の絶縁破壊特性評価方法Info
- Publication number
- JP2000188314A JP2000188314A JP10363110A JP36311098A JP2000188314A JP 2000188314 A JP2000188314 A JP 2000188314A JP 10363110 A JP10363110 A JP 10363110A JP 36311098 A JP36311098 A JP 36311098A JP 2000188314 A JP2000188314 A JP 2000188314A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor device
- dielectric breakdown
- current value
- mis type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】MIS 型半導体装置のI-V 特性に異常があった場
合でも、正確な絶縁破壊特性を測定することを可能とし
たMIS 型半導体装置の絶縁破壊特性評価方法を提供す
る。 【解決手段】半導体結晶上に絶縁膜と導電膜を順次形成
したMIS 型半導体装置の絶縁破壊特性評価方法におい
て、該MIS 型半導体装置の該半導体結晶と該導電膜との
間にある絶縁膜に電圧を印加して絶縁破壊特性を測定す
る際に、複数の判定電流値を設定するようにした。
合でも、正確な絶縁破壊特性を測定することを可能とし
たMIS 型半導体装置の絶縁破壊特性評価方法を提供す
る。 【解決手段】半導体結晶上に絶縁膜と導電膜を順次形成
したMIS 型半導体装置の絶縁破壊特性評価方法におい
て、該MIS 型半導体装置の該半導体結晶と該導電膜との
間にある絶縁膜に電圧を印加して絶縁破壊特性を測定す
る際に、複数の判定電流値を設定するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばシリコンウ
ェーハ（以下Siウェーハと言う）等の半導体結晶上に絶
縁膜及び電極膜が順次形成されたMIS 型半導体装置の絶
縁破壊特性評価方法の改良に関する。
ェーハ（以下Siウェーハと言う）等の半導体結晶上に絶
縁膜及び電極膜が順次形成されたMIS 型半導体装置の絶
縁破壊特性評価方法の改良に関する。
【０００２】
【関連技術】Metal Insulator Semiconductor(MIS)型半
導体装置の絶縁破壊特性は、半導体結晶上に形成された
絶縁膜の品質を評価することを目的としている。絶縁
膜、例えばSiウェーハ上に熱酸化させた酸化膜の品質
は、酸化膜形成条件の良否や半導体結晶表面部の品質等
を反映していることが判っている。
導体装置の絶縁破壊特性は、半導体結晶上に形成された
絶縁膜の品質を評価することを目的としている。絶縁
膜、例えばSiウェーハ上に熱酸化させた酸化膜の品質
は、酸化膜形成条件の良否や半導体結晶表面部の品質等
を反映していることが判っている。
【０００３】また、半導体集積回路の微細化、高密度
化、高速化や高歩留り化を図る上で、正確な絶縁破壊特
性を知ることが、今後、益々重要な要素の１つとなって
いる。
化、高速化や高歩留り化を図る上で、正確な絶縁破壊特
性を知ることが、今後、益々重要な要素の１つとなって
いる。
【０００４】MIS 型半導体装置は、例えば次の工程によ
り製造される。導電型がP 型またはN 型のSiウェーハを
用意し、Siウェーハの表面を清浄化するための洗浄を行
った後、熱酸化膜を成長させて絶縁膜を形成する。その
後、導電膜として真空蒸着法によりアルミまたは化学気
層成長(CVD) 法によりポリSiを堆積して形成する。ここ
で、アルミの場合はメタルマスクを用いて蒸着して電極
とし、ポリSiの場合は抵抗率を低くさせるドーパントを
導入した後フォトリソ工程を通し湿式または乾式エッチ
ングにより余分なポリSiを除去して電極とする。MIS 型
半導体装置は、Siウェーハの裏面酸化膜をHF蒸気により
除去し、多数のMOS ダイオードを形成することにより得
られる。
り製造される。導電型がP 型またはN 型のSiウェーハを
用意し、Siウェーハの表面を清浄化するための洗浄を行
った後、熱酸化膜を成長させて絶縁膜を形成する。その
後、導電膜として真空蒸着法によりアルミまたは化学気
層成長(CVD) 法によりポリSiを堆積して形成する。ここ
で、アルミの場合はメタルマスクを用いて蒸着して電極
とし、ポリSiの場合は抵抗率を低くさせるドーパントを
導入した後フォトリソ工程を通し湿式または乾式エッチ
ングにより余分なポリSiを除去して電極とする。MIS 型
半導体装置は、Siウェーハの裏面酸化膜をHF蒸気により
除去し、多数のMOS ダイオードを形成することにより得
られる。
【０００５】具体的な絶縁破壊特性の測定にあたって
は、例えば、上記した多数のMOS ダイオードが形成され
たSiウェーハを遮光シールドボックス内のステージ上に
置いて、絶縁破壊特性を多数個測定する。ここで、測定
のための電気回路は、ポリッシュドSiウェーハ(PW)とエ
ピタキシャルウェーハ(EPW) については図16、SOI ウェ
ーハについては図17となる。
は、例えば、上記した多数のMOS ダイオードが形成され
たSiウェーハを遮光シールドボックス内のステージ上に
置いて、絶縁破壊特性を多数個測定する。ここで、測定
のための電気回路は、ポリッシュドSiウェーハ(PW)とエ
ピタキシャルウェーハ(EPW) については図16、SOI ウェ
ーハについては図17となる。
【０００６】図１６において、１はポリッシュドウェー
ハ又はエピタキシャルウェーハ、１１は熱酸化膜、１２
はリンドープポリシリコン膜、４１は電圧源、４２は電
流計である。図１７において、２はSOI ウェーハ、１３
はTEOS膜、１４はアルミ膜、３１は支持基板、３２は埋
め込み酸化膜、３３はSOI 層である。図１６及び図１７
において同一部材は同一符号で示されている。
ハ又はエピタキシャルウェーハ、１１は熱酸化膜、１２
はリンドープポリシリコン膜、４１は電圧源、４２は電
流計である。図１７において、２はSOI ウェーハ、１３
はTEOS膜、１４はアルミ膜、３１は支持基板、３２は埋
め込み酸化膜、３３はSOI 層である。図１６及び図１７
において同一部材は同一符号で示されている。
【０００７】また、絶縁破壊特性は、半導体結晶と導電
膜との間に電圧を印加して、流れる電流を測定し、所定
の電流値（判定電流値）、例えば1mA/cm2(ゲート面積が
8mm2の場合は８×１０-5Amp.）になった時の電圧値を絶
縁膜の厚さで除した電界強度で定義されるものである。
ここで、印加する電圧波形については、例えば図18に示
す階段状（ステップ）波形や図19に示す傾斜状（ラン
プ）波形がある。
膜との間に電圧を印加して、流れる電流を測定し、所定
の電流値（判定電流値）、例えば1mA/cm2(ゲート面積が
8mm2の場合は８×１０-5Amp.）になった時の電圧値を絶
縁膜の厚さで除した電界強度で定義されるものである。
ここで、印加する電圧波形については、例えば図18に示
す階段状（ステップ）波形や図19に示す傾斜状（ラン
プ）波形がある。
【０００８】つまり、一般的に言えば、従来のMIS 型半
導体装置の絶縁破壊特性は、図24に示す手順で行われる
のが常であった。まず、測定対象となるMIS 型半導体装
置（試料）をセットする（ステップ100 ）。次に、該測
定装置に測定条件と判定条件を入力する（ステップ102
）。ここで入力される条件は、電圧条件（極性、ステ
ップ数、最大印加電圧、ホールド時間等）、測定電流範
囲、ゲート酸化膜厚及びゲート面積等、そして判定電流
値（単数）である。その後、該測定装置によって試料の
絶縁破壊特性の測定を開始し（ステップ104 ）、さらに
測定データを解析する（ステップ106 ）。最後に解析の
結果を出力する（ステップ108 ）。尚、ステップ100 と
ステップ102 の順が入れ替わってもよいし、条件入力後
のステップ104 、ステップ106 そしてステップ108 の間
は計算機が自動で行ってくれるものである。
導体装置の絶縁破壊特性は、図24に示す手順で行われる
のが常であった。まず、測定対象となるMIS 型半導体装
置（試料）をセットする（ステップ100 ）。次に、該測
定装置に測定条件と判定条件を入力する（ステップ102
）。ここで入力される条件は、電圧条件（極性、ステ
ップ数、最大印加電圧、ホールド時間等）、測定電流範
囲、ゲート酸化膜厚及びゲート面積等、そして判定電流
値（単数）である。その後、該測定装置によって試料の
絶縁破壊特性の測定を開始し（ステップ104 ）、さらに
測定データを解析する（ステップ106 ）。最後に解析の
結果を出力する（ステップ108 ）。尚、ステップ100 と
ステップ102 の順が入れ替わってもよいし、条件入力後
のステップ104 、ステップ106 そしてステップ108 の間
は計算機が自動で行ってくれるものである。
【０００９】
【発明が解決しようとする課題】ところで、本発明者等
の試験によれば、MIS 型半導体装置の電流対電圧（I-
V）特性には、大きく分けて4 つの種類があることがわ
かった。図20に示すように酸化膜の破壊限界に起因し真
性破壊するもの、図21に示すようにウェーハ表面層の結
晶欠陥等により発生した酸化膜のウィークスポットに起
因し真性破壊の電圧よりも低いところで一気に破壊する
もの、図22に示すように酸化膜中の重金属や構造不正等
により発生した酸化膜中のトラップに起因して徐々に電
流が増加して破壊するもの（これをI-V 特性異常と言
う）、そして最後に図23に示すようにウェーハ表面に付
着した異物等により発生した酸化膜のピンホールに起因
し低電圧で破壊するものがあった。なお、図20〜図23の
縦軸において、1.0E‐12〜1.0E‐01と表記されている
が、これらはそれぞれ１０-12 〜１０-1を意味する。こ
れらの縦軸表記は、図４、図８、図12においても同様で
ある。
の試験によれば、MIS 型半導体装置の電流対電圧（I-
V）特性には、大きく分けて4 つの種類があることがわ
かった。図20に示すように酸化膜の破壊限界に起因し真
性破壊するもの、図21に示すようにウェーハ表面層の結
晶欠陥等により発生した酸化膜のウィークスポットに起
因し真性破壊の電圧よりも低いところで一気に破壊する
もの、図22に示すように酸化膜中の重金属や構造不正等
により発生した酸化膜中のトラップに起因して徐々に電
流が増加して破壊するもの（これをI-V 特性異常と言
う）、そして最後に図23に示すようにウェーハ表面に付
着した異物等により発生した酸化膜のピンホールに起因
し低電圧で破壊するものがあった。なお、図20〜図23の
縦軸において、1.0E‐12〜1.0E‐01と表記されている
が、これらはそれぞれ１０-12 〜１０-1を意味する。こ
れらの縦軸表記は、図４、図８、図12においても同様で
ある。
【００１０】実際の測定において図20の真性破壊特性や
図23のピンホール破壊特性の場合は、結果を表す絶縁破
壊ヒストグラム上で明確に差異が現れるので特に問題が
ない。
図23のピンホール破壊特性の場合は、結果を表す絶縁破
壊ヒストグラム上で明確に差異が現れるので特に問題が
ない。
【００１１】例えば、結晶欠陥を多数含んでいるCZ-PW
(CZ法により作製されたポリッシュドSiウェーハ）のI-V
特性は図21の特性が多発し（図12参照）、結晶欠陥の
少ないFZ-PW(FZ法により作製されたポリッシュドSiウェ
ーハ）のI-V 特性は図20の特性が優勢であり（図8 参
照）、両者とも図23の特性が時たま発生する。このよう
なSiウェーハの結晶素材に注目して絶縁破壊特性を測定
する場合は、判定電流値を高く、例えば1mA/cm2 と設定
すると、良・不良の差が大きくなるので好適である。即
ち、図20の真性破壊特性の電界強度（以下真性破壊強度
という）は高い値となり（例えば図9 参照）、良好であ
ると判断できる。また、図21のウィークスポット特性の
場合は、真性破壊強度に比べ約半分程度（例えば図13参
照）と低く判定され、正確に不良として結果に反映され
る。
(CZ法により作製されたポリッシュドSiウェーハ）のI-V
特性は図21の特性が多発し（図12参照）、結晶欠陥の
少ないFZ-PW(FZ法により作製されたポリッシュドSiウェ
ーハ）のI-V 特性は図20の特性が優勢であり（図8 参
照）、両者とも図23の特性が時たま発生する。このよう
なSiウェーハの結晶素材に注目して絶縁破壊特性を測定
する場合は、判定電流値を高く、例えば1mA/cm2 と設定
すると、良・不良の差が大きくなるので好適である。即
ち、図20の真性破壊特性の電界強度（以下真性破壊強度
という）は高い値となり（例えば図9 参照）、良好であ
ると判断できる。また、図21のウィークスポット特性の
場合は、真性破壊強度に比べ約半分程度（例えば図13参
照）と低く判定され、正確に不良として結果に反映され
る。
【００１２】しかしながら、重金属汚染等により図22の
特性が発生する場合は、I-V 特性が異常であるにもかか
わらず判定電流値が高いために真性破壊強度またはそれ
に近い値と判定されるため、結果として良好（見かけ上
異常無し：例えば図5 参照）となるので正確な結果が得
られない問題があった。
特性が発生する場合は、I-V 特性が異常であるにもかか
わらず判定電流値が高いために真性破壊強度またはそれ
に近い値と判定されるため、結果として良好（見かけ上
異常無し：例えば図5 参照）となるので正確な結果が得
られない問題があった。
【００１３】また、測定終了後に図22の特性があること
がわかると、基本的には判定電流値を低く設定し直して
から、再度隣のMIS 型半導体装置で測定していた。つま
り、図24のフローチャートにおいて、出力された結果に
ついて、良否の判断を行い（ステップ110 ）、良好な結
果が得られない場合には、再度フローチャートの先頭、
すなわち、図２４では測定試料のセット（ステップ100
）に戻してから、判定電流値を低く設定して（ステッ
プ102 ）測定する必要があり、測定する時間が倍以上に
増加してしまう問題があった。ちなみにウェーハ1 枚あ
たり100 個のMOSダイオードを測定するのに約90分必要
である。
がわかると、基本的には判定電流値を低く設定し直して
から、再度隣のMIS 型半導体装置で測定していた。つま
り、図24のフローチャートにおいて、出力された結果に
ついて、良否の判断を行い（ステップ110 ）、良好な結
果が得られない場合には、再度フローチャートの先頭、
すなわち、図２４では測定試料のセット（ステップ100
）に戻してから、判定電流値を低く設定して（ステッ
プ102 ）測定する必要があり、測定する時間が倍以上に
増加してしまう問題があった。ちなみにウェーハ1 枚あ
たり100 個のMOSダイオードを測定するのに約90分必要
である。
【００１４】さらに、最初から低い判定電流値（例えば
50pAmp./cm2 ）で測定すると、真性破壊強度は低めにシ
フトする（例えば図11参照）。図21と図22の特性は、大
部分は不良として正確に結果に反映されるが、両者とも
同じ値になってしまう（例えば図7 、図15参照）ため、
実際の特性の違いが不明確となってしまう問題があっ
た。また、図21や図22の特性において比較的真性破壊に
近い特性は、結果的に真性破壊強度と同じ値になってし
まう微妙な問題があった。
50pAmp./cm2 ）で測定すると、真性破壊強度は低めにシ
フトする（例えば図11参照）。図21と図22の特性は、大
部分は不良として正確に結果に反映されるが、両者とも
同じ値になってしまう（例えば図7 、図15参照）ため、
実際の特性の違いが不明確となってしまう問題があっ
た。また、図21や図22の特性において比較的真性破壊に
近い特性は、結果的に真性破壊強度と同じ値になってし
まう微妙な問題があった。
【００１５】一方、I-V 特性のデータ全てを蓄積しよう
とするとウェーハ1 枚分のデータは膨大な数量となって
しまい、計算機の機種によりそのデータ処理容量を越え
てしまう場合もあった。
とするとウェーハ1 枚分のデータは膨大な数量となって
しまい、計算機の機種によりそのデータ処理容量を越え
てしまう場合もあった。
【００１６】本発明の目的は、MIS 型半導体装置のI-V
特性に異常があった場合でも、正確な絶縁破壊特性を測
定することを可能としたMIS 型半導体装置の絶縁破壊特
性評価方法を提供することにある。
特性に異常があった場合でも、正確な絶縁破壊特性を測
定することを可能としたMIS 型半導体装置の絶縁破壊特
性評価方法を提供することにある。
【００１７】
【課題を解決するための手段】上記課題を解決するた
め、本発明のMIS 型半導体装置の絶縁破壊特性評価方法
における第１の態様においては、半導体結晶上に絶縁膜
と導電膜を順次形成したMIS 型半導体装置の絶縁破壊特
性評価方法において、該MIS 型半導体装置の該半導体結
晶と該導電膜との間にある絶縁膜に電圧を印加して絶縁
破壊特性を測定する際に、複数の判定電流値を設定する
ことを特徴とする。
め、本発明のMIS 型半導体装置の絶縁破壊特性評価方法
における第１の態様においては、半導体結晶上に絶縁膜
と導電膜を順次形成したMIS 型半導体装置の絶縁破壊特
性評価方法において、該MIS 型半導体装置の該半導体結
晶と該導電膜との間にある絶縁膜に電圧を印加して絶縁
破壊特性を測定する際に、複数の判定電流値を設定する
ことを特徴とする。
【００１８】また、本発明のMIS 型半導体装置の絶縁破
壊特性評価方法における第２の態様においては、半導体
結晶上に絶縁膜と導電膜を順次形成したMIS 型半導体装
置の絶縁破壊特性評価方法において、該MIS 型半導体装
置の該半導体結晶と該導電膜との間にある絶縁膜に電圧
を印加して流れる電流を測定し、測定終了後に所望の判
定電流値を入力してデータ解析を行うことを特徴とす
る。
壊特性評価方法における第２の態様においては、半導体
結晶上に絶縁膜と導電膜を順次形成したMIS 型半導体装
置の絶縁破壊特性評価方法において、該MIS 型半導体装
置の該半導体結晶と該導電膜との間にある絶縁膜に電圧
を印加して流れる電流を測定し、測定終了後に所望の判
定電流値を入力してデータ解析を行うことを特徴とす
る。
【００１９】さらに、本発明のMIS 型半導体装置の絶縁
破壊特性評価方法における第３の態様においては、半導
体結晶上に絶縁膜と導電膜を順次形成したMIS 型半導体
装置の絶縁破壊特性評価方法において、該MIS 型半導体
装置の該半導体結晶と該導電膜との間にある絶縁膜に電
圧を印加して絶縁破壊特性を測定する際に、判定電流値
以外に複数の所定の電圧を決めておきその時の電流値を
比較することを特徴とする。
破壊特性評価方法における第３の態様においては、半導
体結晶上に絶縁膜と導電膜を順次形成したMIS 型半導体
装置の絶縁破壊特性評価方法において、該MIS 型半導体
装置の該半導体結晶と該導電膜との間にある絶縁膜に電
圧を印加して絶縁破壊特性を測定する際に、判定電流値
以外に複数の所定の電圧を決めておきその時の電流値を
比較することを特徴とする。
【００２０】
【作用】実際の絶縁破壊特性を評価するに当たって、判
定電流値を通常高く設定しているが、低く設定した場合
も必要なのか不明である。このような状況から、本発明
者らは、図22に示したI-V 特性異常があっても、絶縁膜
の破壊特性を正確に知るために、まず第１の方法として
判定電流値を複数設定すること、第２の方法として測定
終了後データ解析前に所望の判定電流値を入力するこ
と、第３の方法として判定電流値以外に複数の所定の電
圧を決めておきその時の電流値を比較することの３つの
方法を発明した。
定電流値を通常高く設定しているが、低く設定した場合
も必要なのか不明である。このような状況から、本発明
者らは、図22に示したI-V 特性異常があっても、絶縁膜
の破壊特性を正確に知るために、まず第１の方法として
判定電流値を複数設定すること、第２の方法として測定
終了後データ解析前に所望の判定電流値を入力するこ
と、第３の方法として判定電流値以外に複数の所定の電
圧を決めておきその時の電流値を比較することの３つの
方法を発明した。
【００２１】従って、これらの方法によれば、再度測定
することなく、即ち測定時間を倍増させず、見かけ上異
常無しと判断される結果もI-V 特性に異常ありと判断で
き、微妙な問題をも解消でき、MIS 型半導体装置の電気
特性をより効率よく正確に測定することが可能となっ
た。尚、より正確に測定結果を表示するための判定電流
値や所定の電圧は最低２個多くても5 個程度あれば十分
である。
することなく、即ち測定時間を倍増させず、見かけ上異
常無しと判断される結果もI-V 特性に異常ありと判断で
き、微妙な問題をも解消でき、MIS 型半導体装置の電気
特性をより効率よく正確に測定することが可能となっ
た。尚、より正確に測定結果を表示するための判定電流
値や所定の電圧は最低２個多くても5 個程度あれば十分
である。
【００２２】
【発明の実施の形態】以下に本発明の実施の形態を添付
図面中、図１〜図３に基づいて説明するが、これらの実
施の形態は例示的に示されるもので、本発明の発明思想
から逸脱しない限り種々の変形が可能なことは言うまで
もない。
図面中、図１〜図３に基づいて説明するが、これらの実
施の形態は例示的に示されるもので、本発明の発明思想
から逸脱しない限り種々の変形が可能なことは言うまで
もない。
【００２３】図１は本発明方法の第１の態様を示すフロ
ーチャートで、図２は本発明方法の第２の態様を示すフ
ローチャート及び図３は本発明方法の第３の態様を示す
フローチャートである。図１〜図３において、図24と同
一又は類似ステップは同一符号を用いて説明する。
ーチャートで、図２は本発明方法の第２の態様を示すフ
ローチャート及び図３は本発明方法の第３の態様を示す
フローチャートである。図１〜図３において、図24と同
一又は類似ステップは同一符号を用いて説明する。
【００２４】本発明方法の第１の態様においては、半導
体結晶上に絶縁膜と導電膜を順次形成したMIS 型半導体
装置の絶縁破壊特性評価方法において、該MIS 型半導体
装置の該半導体結晶と該導電膜との間にある絶縁膜に電
圧を印加して絶縁破壊特性を測定する際に、複数の判定
電流値を設定することを特徴とする。
体結晶上に絶縁膜と導電膜を順次形成したMIS 型半導体
装置の絶縁破壊特性評価方法において、該MIS 型半導体
装置の該半導体結晶と該導電膜との間にある絶縁膜に電
圧を印加して絶縁破壊特性を測定する際に、複数の判定
電流値を設定することを特徴とする。
【００２５】この本発明方法の第１の態様は、図１に示
すような手順で行われる。まず、測定対象となるMIS 型
半導体装置（試料）を測定装置にセットする（ステップ
100）。次に、該測定装置に測定条件と判定条件を入力
する（ステップ102a）。ここで入力される条件は、電圧
条件（極性、ステップ数、最大印加電圧、ホールド時間
等）、測定電流範囲、ゲート酸化膜厚及びゲート面積
等、そして判定電流値（複数）である。これらの条件
は、判定電流値を複数設定する点において図24に示した
従来方法と相違するが、その他は同様である。その後、
該測定装置によって試料の絶縁破壊特性の測定を開始し
（ステップ104 ）、さらに測定データを解析し（ステッ
プ106 ）、最後に解析の結果を出力する（ステップ108
）。
すような手順で行われる。まず、測定対象となるMIS 型
半導体装置（試料）を測定装置にセットする（ステップ
100）。次に、該測定装置に測定条件と判定条件を入力
する（ステップ102a）。ここで入力される条件は、電圧
条件（極性、ステップ数、最大印加電圧、ホールド時間
等）、測定電流範囲、ゲート酸化膜厚及びゲート面積
等、そして判定電流値（複数）である。これらの条件
は、判定電流値を複数設定する点において図24に示した
従来方法と相違するが、その他は同様である。その後、
該測定装置によって試料の絶縁破壊特性の測定を開始し
（ステップ104 ）、さらに測定データを解析し（ステッ
プ106 ）、最後に解析の結果を出力する（ステップ108
）。
【００２６】この本発明方法の第１の態様と図24に示し
た従来方法との違いは、上述したように、本発明方法の
第１の態様においては、ステップ102aにおいて入力され
る判定電流値を複数設定するのに対して、従来方法にお
いてはステップ102 において入力される結果を判断する
ための判定電流値を単数（一つ）設定することである。
た従来方法との違いは、上述したように、本発明方法の
第１の態様においては、ステップ102aにおいて入力され
る判定電流値を複数設定するのに対して、従来方法にお
いてはステップ102 において入力される結果を判断する
ための判定電流値を単数（一つ）設定することである。
【００２７】このように判定電流値を複数設定して各々
比較することにより、不良発生を明確に反映させること
が可能となり、また、高判定電流値と低判定電流値の場
合との不良頻度の差を比較することにより、I-V 特性の
異常頻度も判断可能である。
比較することにより、不良発生を明確に反映させること
が可能となり、また、高判定電流値と低判定電流値の場
合との不良頻度の差を比較することにより、I-V 特性の
異常頻度も判断可能である。
【００２８】本発明の第１の態様では、測定前にあらか
じめ複数の判定電流値を設定しておくので、測定後に別
の設定値の結果もほしいといった場合不可となるが、ル
ーチンワークとして考えた場合非常に好適である。ま
た、あらかじめ設定してあるので、データ解析（ステッ
プ106 ）で複数の設定値に対応した結果を一度の計算ル
ーチンで算出させることができ非常に効率的である。
じめ複数の判定電流値を設定しておくので、測定後に別
の設定値の結果もほしいといった場合不可となるが、ル
ーチンワークとして考えた場合非常に好適である。ま
た、あらかじめ設定してあるので、データ解析（ステッ
プ106 ）で複数の設定値に対応した結果を一度の計算ル
ーチンで算出させることができ非常に効率的である。
【００２９】また、本発明方法の第２の態様において
は、半導体結晶上に絶縁膜と導電膜を順次形成したMIS
型半導体装置の絶縁破壊特性評価方法において、該MIS
型半導体装置の該半導体結晶と該導電膜との間にある絶
縁膜に電圧を印加して流れる電流を測定し、測定終了後
に所望の判定電流値を入力してデータ解析を行うことを
特徴とする。
は、半導体結晶上に絶縁膜と導電膜を順次形成したMIS
型半導体装置の絶縁破壊特性評価方法において、該MIS
型半導体装置の該半導体結晶と該導電膜との間にある絶
縁膜に電圧を印加して流れる電流を測定し、測定終了後
に所望の判定電流値を入力してデータ解析を行うことを
特徴とする。
【００３０】この本発明方法の第２の態様は、図２に示
すような手順で行われる。まず、測定対象となるMIS 型
半導体装置（試料）を測定装置にセットする（ステップ
100）。次に、該測定装置に測定条件と判定条件を入力
する（ステップ102 ）。ここで入力される条件は、電圧
条件（極性、ステップ数、最大印加電圧、ホールド時間
等）、測定電流範囲、ゲート酸化膜厚及びゲート面積
等、さらに判定電流値（単数）である。
すような手順で行われる。まず、測定対象となるMIS 型
半導体装置（試料）を測定装置にセットする（ステップ
100）。次に、該測定装置に測定条件と判定条件を入力
する（ステップ102 ）。ここで入力される条件は、電圧
条件（極性、ステップ数、最大印加電圧、ホールド時間
等）、測定電流範囲、ゲート酸化膜厚及びゲート面積
等、さらに判定電流値（単数）である。
【００３１】ここまでは、図24に示した従来方法と同様
である。その後、該測定装置によって試料の絶縁破壊特
性の測定を開始し（ステップ104 ）、測定終了後に所望
の判定電流値を入力してデータ解析を行う（ステップ10
6a）。最後に解析の結果を出力する（ステップ108 ）。
尚、判定電流値は、測定終了後データ解析前に設定する
ので、ステップ102 では０乃至複数個のいずれにしても
よい。
である。その後、該測定装置によって試料の絶縁破壊特
性の測定を開始し（ステップ104 ）、測定終了後に所望
の判定電流値を入力してデータ解析を行う（ステップ10
6a）。最後に解析の結果を出力する（ステップ108 ）。
尚、判定電流値は、測定終了後データ解析前に設定する
ので、ステップ102 では０乃至複数個のいずれにしても
よい。
【００３２】この本発明方法の第2 の態様と図24に示し
た従来方法との違いは、上述したように、本発明方法の
第2 の態様においては、ステップ106aにおいてデータ解
析にあたり所望の判定電流値を入力して行うのに対し
て、従来方法においてはデータ解析にあたって所望の判
定電流値を入力して行うことはない。
た従来方法との違いは、上述したように、本発明方法の
第2 の態様においては、ステップ106aにおいてデータ解
析にあたり所望の判定電流値を入力して行うのに対し
て、従来方法においてはデータ解析にあたって所望の判
定電流値を入力して行うことはない。
【００３３】このように測定終了後に所望の判定電流値
を入力することにより、不良発生を明確に反映させるこ
とが可能となり、また、高判定電流値の場合と低判定電
流値の場合との不良頻度の差を比較することにより、I-
V 特性の異常頻度も判断可能となった。
を入力することにより、不良発生を明確に反映させるこ
とが可能となり、また、高判定電流値の場合と低判定電
流値の場合との不良頻度の差を比較することにより、I-
V 特性の異常頻度も判断可能となった。
【００３４】本発明の第２の態様では、測定後に判定電
流値を入力するから、I-V 特性の波形を見た後欲しい結
果を想定し必要な値を所望に応じて随時選べる利点があ
る。
流値を入力するから、I-V 特性の波形を見た後欲しい結
果を想定し必要な値を所望に応じて随時選べる利点があ
る。
【００３５】さらに、本発明方法の第３の態様において
は、半導体結晶上に絶縁膜と導電膜を順次形成したMIS
型半導体装置の絶縁破壊特性評価方法において、該MIS
型半導体装置の該半導体結晶と該導電膜との間にある絶
縁膜に電圧を印加して絶縁破壊特性を測定する際に、判
定電流値以外に複数の所定の電圧を決めておきその時の
電流値を判定することを特徴とする。
は、半導体結晶上に絶縁膜と導電膜を順次形成したMIS
型半導体装置の絶縁破壊特性評価方法において、該MIS
型半導体装置の該半導体結晶と該導電膜との間にある絶
縁膜に電圧を印加して絶縁破壊特性を測定する際に、判
定電流値以外に複数の所定の電圧を決めておきその時の
電流値を判定することを特徴とする。
【００３６】この本発明方法の第３の態様は、図３に示
すような手順で行われる。まず、測定対象となるMIS 型
半導体装置（試料）を測定装置にセットする（ステップ
100）。次に、該測定装置に測定条件と判定条件を入力
する（ステップ102b）。ここで入力される条件は、電圧
条件（極性、ステップ数、最大印加電圧、ホールド時間
等）、設定電圧（複数）、測定電流範囲、ゲート酸化膜
厚及びゲート面積等、そして判定電流値である。
すような手順で行われる。まず、測定対象となるMIS 型
半導体装置（試料）を測定装置にセットする（ステップ
100）。次に、該測定装置に測定条件と判定条件を入力
する（ステップ102b）。ここで入力される条件は、電圧
条件（極性、ステップ数、最大印加電圧、ホールド時間
等）、設定電圧（複数）、測定電流範囲、ゲート酸化膜
厚及びゲート面積等、そして判定電流値である。
【００３７】これらの条件は、判定電流値以外に複数の
所定の電圧を決めておきその時の電流値を判定する点に
おいて、16に示した従来方法と相違するがその他は同様
である。その後、該測定装置によって試料の絶縁破壊特
性の測定を開始し（ステップ104 ）、さらに測定データ
を解析する（ステップ106 ）。最後に解析の結果を出力
する（ステップ108 ）。尚、ここでの判定電流値は、単
数あるいは複数いずれにしてもよい。
所定の電圧を決めておきその時の電流値を判定する点に
おいて、16に示した従来方法と相違するがその他は同様
である。その後、該測定装置によって試料の絶縁破壊特
性の測定を開始し（ステップ104 ）、さらに測定データ
を解析する（ステップ106 ）。最後に解析の結果を出力
する（ステップ108 ）。尚、ここでの判定電流値は、単
数あるいは複数いずれにしてもよい。
【００３８】この本発明方法の第３の態様と図24に示し
た従来方法との違いは、上述したように、本発明方法の
第３の態様においては、ステップ102bにおいて入力され
る条件として判定電流値以外に複数の所定の電圧を決め
ておきその後の電流値を判断するのに対して、従来方法
においては判定電流値以外に複数の所定の電圧を決めて
おきその後の電流値を判断することはない。
た従来方法との違いは、上述したように、本発明方法の
第３の態様においては、ステップ102bにおいて入力され
る条件として判定電流値以外に複数の所定の電圧を決め
ておきその後の電流値を判断するのに対して、従来方法
においては判定電流値以外に複数の所定の電圧を決めて
おきその後の電流値を判断することはない。
【００３９】このように判定電流値以外に所定電圧を複
数個設定して各々比較、参照することにより、不良発生
を明確に反映させることが可能となり、また、低電圧時
の場合と中電圧時の場合との電流値を発生頻度として差
を比較することにより、I-V特性の異常頻度も判断でき
る。
数個設定して各々比較、参照することにより、不良発生
を明確に反映させることが可能となり、また、低電圧時
の場合と中電圧時の場合との電流値を発生頻度として差
を比較することにより、I-V特性の異常頻度も判断でき
る。
【００４０】尚、ステップ100 とステップ102 の順が入
れ替わってもよいし、条件入力後のステップ104 、ステ
ップ106 そしてステップ108 の間は計算機が自動で行っ
てくれるものである。また、ウェーハを１枚毎に上記一
連のステップを繰り返してもよいし、複数枚のウェーハ
をセットした後、ステップ104 、ステップ106 そしてス
テップ108 の間を自動で複数枚のウェーハを測定させて
もよい。これらの意味においても、本発明の発明思想か
ら逸脱しない限り種々の変形が可能なことは言うまでも
ない。
れ替わってもよいし、条件入力後のステップ104 、ステ
ップ106 そしてステップ108 の間は計算機が自動で行っ
てくれるものである。また、ウェーハを１枚毎に上記一
連のステップを繰り返してもよいし、複数枚のウェーハ
をセットした後、ステップ104 、ステップ106 そしてス
テップ108 の間を自動で複数枚のウェーハを測定させて
もよい。これらの意味においても、本発明の発明思想か
ら逸脱しない限り種々の変形が可能なことは言うまでも
ない。
【００４１】
【実施例】以下に本発明の実施例を挙げてさらに具体的
に説明するが、これらの実施例は例示的なもので、限定
的に解釈されるべきものでないことはいうまでもない。
に説明するが、これらの実施例は例示的なもので、限定
的に解釈されるべきものでないことはいうまでもない。
【００４２】（製造例１）FZ法及びCZ法により作製され
たポリシュドSiウェーハ（面方位：<100> 、導電型：P
、直径：6 インチ、抵抗：約10Ωcm）を準備し（以下
このウェーハを各々FZ-PW またはCZ-PW と言う）、汚染
された化学気層成長炉を用いて20μm のエピタキシャル
層（導伝型：P 、抵抗：10Ωcm）をCZ-PW 上に成長させ
たウェーハ（以下これをEPW と言う）も準備した。
たポリシュドSiウェーハ（面方位：<100> 、導電型：P
、直径：6 インチ、抵抗：約10Ωcm）を準備し（以下
このウェーハを各々FZ-PW またはCZ-PW と言う）、汚染
された化学気層成長炉を用いて20μm のエピタキシャル
層（導伝型：P 、抵抗：10Ωcm）をCZ-PW 上に成長させ
たウェーハ（以下これをEPW と言う）も準備した。
【００４３】次に、MOS ダイオードを作製するために、
酸化前にSiウェーハ表面を清浄化するための洗浄を施し
乾燥後、直ちに酸化炉に挿入した。ゲート酸化膜は、80
0 ℃、60分、ウェット酸化雰囲気中で50nm形成し、引き
続き窒素雰囲気中で１時間熱処理を施した。
酸化前にSiウェーハ表面を清浄化するための洗浄を施し
乾燥後、直ちに酸化炉に挿入した。ゲート酸化膜は、80
0 ℃、60分、ウェット酸化雰囲気中で50nm形成し、引き
続き窒素雰囲気中で１時間熱処理を施した。
【００４４】その後、この時に形成されたシリコン酸化
膜上に低圧化学気層成長（LP-CVD）法により、300nm の
ポリシリコン膜を形成し、POCl3 バブリング法によりポ
リシリコン膜にリンをドープし、1000℃、30分の熱処理
を施した。ポリシリコン膜はシート抵抗が約25Ω／□の
導電膜となった。さらに、電極とするために、フォトリ
ソ工程を通しウェットエッチング（HF：HNO3：H2 O＝1
：50：50）により余分なポリシリコンを除去した。
膜上に低圧化学気層成長（LP-CVD）法により、300nm の
ポリシリコン膜を形成し、POCl3 バブリング法によりポ
リシリコン膜にリンをドープし、1000℃、30分の熱処理
を施した。ポリシリコン膜はシート抵抗が約25Ω／□の
導電膜となった。さらに、電極とするために、フォトリ
ソ工程を通しウェットエッチング（HF：HNO3：H2 O＝1
：50：50）により余分なポリシリコンを除去した。
【００４５】（実施例１）絶縁破壊特性の測定は、ステ
ップ電圧法により、掃引速度：1V/0.5秒、ゲート面積：
8mm2、判定電流値：８×１０-5Amp.（＝１×１０-3mp./
cm2 ）、４×１０ -8Amp.（＝５×１０-7mp./cm2 ）及び
４×１０-9Amp.（＝５×１０-8mp./cm2 ）、印加電圧の
極性は正または負を入力条件として行った。また、この
測定における逆バイアス、即ち正の電圧極性とする際に
は、光を照射した。上述した3 種類のウェーハをセット
し（図1 のステップ100 ）、前記条件を入力した（図1
のステップ102a）後、測定開始（図1 のステップ104 ）
から結果出力（図1 のステップ108 ）までの間はセット
したウェーハ全てについてウェーハ当たりMOS ダイオー
ド１００個づつを測定した。
ップ電圧法により、掃引速度：1V/0.5秒、ゲート面積：
8mm2、判定電流値：８×１０-5Amp.（＝１×１０-3mp./
cm2 ）、４×１０ -8Amp.（＝５×１０-7mp./cm2 ）及び
４×１０-9Amp.（＝５×１０-8mp./cm2 ）、印加電圧の
極性は正または負を入力条件として行った。また、この
測定における逆バイアス、即ち正の電圧極性とする際に
は、光を照射した。上述した3 種類のウェーハをセット
し（図1 のステップ100 ）、前記条件を入力した（図1
のステップ102a）後、測定開始（図1 のステップ104 ）
から結果出力（図1 のステップ108 ）までの間はセット
したウェーハ全てについてウェーハ当たりMOS ダイオー
ド１００個づつを測定した。
【００４６】EPW のI-V 特性を図4 に示し、判定電流値
が８×１０-5Amp.、４×１０-8Amp.及び４×１０-9Amp.
の時の絶縁破壊電界強度ヒストグラムを各々図5,図6,図
7 に示す。これらのヒストグラムでは、判定電流値が８
×１０-5Amp.と４×１０-8Amp.で最高電界強度が異なっ
ているものの、ほとんど7MV/cm以上で良好な結果となっ
ているが、判定電流値が４×１０-9Amp.の場合に不良が
多発しているのがわかる。
が８×１０-5Amp.、４×１０-8Amp.及び４×１０-9Amp.
の時の絶縁破壊電界強度ヒストグラムを各々図5,図6,図
7 に示す。これらのヒストグラムでは、判定電流値が８
×１０-5Amp.と４×１０-8Amp.で最高電界強度が異なっ
ているものの、ほとんど7MV/cm以上で良好な結果となっ
ているが、判定電流値が４×１０-9Amp.の場合に不良が
多発しているのがわかる。
【００４７】FZ-PW のI-V 特性を図8 に示し、判定電流
値が８×１０-5Amp., ４×１０-8Amp.及び４×１０-9Am
p.の時の絶縁破壊電界強度ヒストグラムを各々図9,図1
0, 図11に示す。これらのヒストグラムでは、判定電流
値がいずれの場合でも最高電界強度が異なっているもの
の、ほとんど7MV/cm以上で良好な結果となっているのが
わかる。
値が８×１０-5Amp., ４×１０-8Amp.及び４×１０-9Am
p.の時の絶縁破壊電界強度ヒストグラムを各々図9,図1
0, 図11に示す。これらのヒストグラムでは、判定電流
値がいずれの場合でも最高電界強度が異なっているもの
の、ほとんど7MV/cm以上で良好な結果となっているのが
わかる。
【００４８】CZ-PW のI-V 特性を図12に示し、判定電流
値が８×１０-5Amp., ４×１０-8Amp.及び４×１０-9Am
p.の時の絶縁破壊電界強度ヒストグラムを各々図13, 図
14,図15に示す。これらのヒストグラムでは、判定電流
値がいずれの場合でも最高電界強度が異なっているもの
の、3MV/cm〜7MV/cmの間で不良が多発しているのがわか
る。
値が８×１０-5Amp., ４×１０-8Amp.及び４×１０-9Am
p.の時の絶縁破壊電界強度ヒストグラムを各々図13, 図
14,図15に示す。これらのヒストグラムでは、判定電流
値がいずれの場合でも最高電界強度が異なっているもの
の、3MV/cm〜7MV/cmの間で不良が多発しているのがわか
る。
【００４９】したがって、判定電流値を高・中・低と3
個設定して各々比較することにより、不良発生を明確に
反映させることが可能となり、また、高判定電流値の場
合と低判定電流値の場合との不良頻度の差を比較するこ
とによりI-V 特性の異常頻度も判断できようになった。
個設定して各々比較することにより、不良発生を明確に
反映させることが可能となり、また、高判定電流値の場
合と低判定電流値の場合との不良頻度の差を比較するこ
とによりI-V 特性の異常頻度も判断できようになった。
【００５０】（実施例２）絶縁破壊特性の測定は、ステ
ップ電圧法により、掃引速度：1V/0.5秒、ゲート面積：
8mm2、判定電流値：８×１０-5Amp.（＝１×１０-3Amp.
/cm2）、印加電圧の極性は正または負を入力条件として
行った。また、この測定における逆バイアス、即ち正の
電圧極性とする際には、光を照射した。上述した3 種類
のウェーハをセットし（図2 のステップ100 ）、前記条
件を入力した（図2 のステップ102）後、測定開始（図2
のステップ104 ）ではセットしたウェーハ全てについ
てウェーハ当たり100 個のMOS ダイオードを測定した。
その後、所望の判定電流値として、４×１０-8Amp.（＝
５×１０-7Amp./cm2）及び４×１０-9Amp.（＝５×１０
-7Amp./cm2）を入力してデータ解析し（図２のステップ
106a）、結果を出力した（図2 のステップ108 ）。
ップ電圧法により、掃引速度：1V/0.5秒、ゲート面積：
8mm2、判定電流値：８×１０-5Amp.（＝１×１０-3Amp.
/cm2）、印加電圧の極性は正または負を入力条件として
行った。また、この測定における逆バイアス、即ち正の
電圧極性とする際には、光を照射した。上述した3 種類
のウェーハをセットし（図2 のステップ100 ）、前記条
件を入力した（図2 のステップ102）後、測定開始（図2
のステップ104 ）ではセットしたウェーハ全てについ
てウェーハ当たり100 個のMOS ダイオードを測定した。
その後、所望の判定電流値として、４×１０-8Amp.（＝
５×１０-7Amp./cm2）及び４×１０-9Amp.（＝５×１０
-7Amp./cm2）を入力してデータ解析し（図２のステップ
106a）、結果を出力した（図2 のステップ108 ）。
【００５１】本実施例においても、実施例１と同様の結
果が得られた。したがって、所望の判定電流値を複数入
力して各々の結果を比較することにより、不良発生を明
確に反映させることが可能となり、また、高判定電流値
の場合と低判定電流値の場合との不良頻度の差を比較す
ることによりI-V 特性の異常頻度も判断可能となった。
果が得られた。したがって、所望の判定電流値を複数入
力して各々の結果を比較することにより、不良発生を明
確に反映させることが可能となり、また、高判定電流値
の場合と低判定電流値の場合との不良頻度の差を比較す
ることによりI-V 特性の異常頻度も判断可能となった。
【００５２】（実施例３）絶縁破壊特性の測定は、ステ
ップ電圧法により、掃引速度：1V/0.5秒、ゲート面積：
8mm2、判定電流値：８×１０-5Amp.（＝１×１０-3Amp.
/cm2）、所定の電圧：15V （=3MV/cm ）及び25V （=5MV
/cm ）を入力条件とし、印加電圧の極性は正または負で
行った。また、この測定における逆バイアス、即ち正の
電圧極性とする際には、光を照射した。上述した3 種類
のウェーハをセットし（図3 のステップ100 ）、前記条
件を入力した（図3 のステップ102b）後、測定開始（図
3 のステップ104 ）から結果出力（図3 のステップ108
）までの間はセットしたウェーハ全てについてウェー
ハ当たり１００個のMOS ダイオードを測定した。
ップ電圧法により、掃引速度：1V/0.5秒、ゲート面積：
8mm2、判定電流値：８×１０-5Amp.（＝１×１０-3Amp.
/cm2）、所定の電圧：15V （=3MV/cm ）及び25V （=5MV
/cm ）を入力条件とし、印加電圧の極性は正または負で
行った。また、この測定における逆バイアス、即ち正の
電圧極性とする際には、光を照射した。上述した3 種類
のウェーハをセットし（図3 のステップ100 ）、前記条
件を入力した（図3 のステップ102b）後、測定開始（図
3 のステップ104 ）から結果出力（図3 のステップ108
）までの間はセットしたウェーハ全てについてウェー
ハ当たり１００個のMOS ダイオードを測定した。
【００５３】I-V 特性並びに判定電流値が８×１０-5Am
p.の時の絶縁破壊電界強度ヒストグラムは、実施例１及
び実施例２での結果の一部または従来技術での結果の全
部と同じである（図4 、図8 、図12、図5 、図9 、図1
3）。所定電圧が15V （=3MV/cm ）の場合、EPW 、FZ-PW
及びCZ-PW のいずれも電流値の大部分は１０-10Amp.台
の範囲で分布したが、極少数の電流値は１×１０-3Amp.
台で分布した。
p.の時の絶縁破壊電界強度ヒストグラムは、実施例１及
び実施例２での結果の一部または従来技術での結果の全
部と同じである（図4 、図8 、図12、図5 、図9 、図1
3）。所定電圧が15V （=3MV/cm ）の場合、EPW 、FZ-PW
及びCZ-PW のいずれも電流値の大部分は１０-10Amp.台
の範囲で分布したが、極少数の電流値は１×１０-3Amp.
台で分布した。
【００５４】一方、所定電圧が25V(=5MV/cm)の場合、FZ
-PW における電流値の分布は15V の場合と同じであった
が、EPW における電流値の分布は１０-10Amp. 台の範囲
のものと１０-8Amp.前後でばらつくものとに分かれ、CZ
-PW における電流値の分布は１０-10Amp. 台の範囲のも
のと１０-3Amp.台から電流の上限値（ここでは１×１０
-2Amp.）でばらつくものとに分かれた。5MV/cm程度（中
電界）の電圧を設定しておくことにより、EPW において
は図22で示したように徐々に電流が増加するためにその
ばらつきを反映させ、CZ-PW においては図21で示したの
ように絶縁破壊により一気に大電流が流れてしまうため
に破壊の有無が明確に反映されることが分かる。尚、酸
化膜中トラップの発生状態によっては3MV/cm程度（低電
界）の電圧においても電流のばらつく場合もあると考え
られる。
-PW における電流値の分布は15V の場合と同じであった
が、EPW における電流値の分布は１０-10Amp. 台の範囲
のものと１０-8Amp.前後でばらつくものとに分かれ、CZ
-PW における電流値の分布は１０-10Amp. 台の範囲のも
のと１０-3Amp.台から電流の上限値（ここでは１×１０
-2Amp.）でばらつくものとに分かれた。5MV/cm程度（中
電界）の電圧を設定しておくことにより、EPW において
は図22で示したように徐々に電流が増加するためにその
ばらつきを反映させ、CZ-PW においては図21で示したの
ように絶縁破壊により一気に大電流が流れてしまうため
に破壊の有無が明確に反映されることが分かる。尚、酸
化膜中トラップの発生状態によっては3MV/cm程度（低電
界）の電圧においても電流のばらつく場合もあると考え
られる。
【００５５】したがって、所定電圧の時の電流値を2 個
設定して各々比較することにより、不良発生を明確に反
映させることが可能となり、また、低電圧時の場合と中
電圧時の場合との電流値を発生頻度として差を比較する
ことによりI-V 特性の異常頻度も判断できようになっ
た。
設定して各々比較することにより、不良発生を明確に反
映させることが可能となり、また、低電圧時の場合と中
電圧時の場合との電流値を発生頻度として差を比較する
ことによりI-V 特性の異常頻度も判断できようになっ
た。
【００５６】
【発明の効果】以上に述べたごとく、本発明によれば、
MIS 型半導体装置の品質を評価するに当たって、従来見
かけ上異常なしと判断されてきた特性であっても、判定
値を複数設定したことにより、効率的により実際の特性
を反映する結果が得られるようになった。また、言い換
えるなら、より高感度な絶縁破壊特性によりMIS 型半導
体装置の品質を評価する方法の提供が可能となった。
MIS 型半導体装置の品質を評価するに当たって、従来見
かけ上異常なしと判断されてきた特性であっても、判定
値を複数設定したことにより、効率的により実際の特性
を反映する結果が得られるようになった。また、言い換
えるなら、より高感度な絶縁破壊特性によりMIS 型半導
体装置の品質を評価する方法の提供が可能となった。
【図 1】 本発明方法の第１の態様を示すフローチャー
トである。
トである。
【図 2】 本発明方法の第２の態様を示すフローチャー
トである。
トである。
【図 3】 本発明方法の第３の態様を示すフローチャー
トである。
トである。
【図 4】 汚染された炉で成長したEPW におけるI-V 特
性を示すグラフである。
性を示すグラフである。
【図 5】 EPW における判定電流値が8x10-5Amp.の時の
絶縁破壊電界強度ヒストグラムを示すグラフである。
絶縁破壊電界強度ヒストグラムを示すグラフである。
【図 6】 EPW における判定電流値が4x10-8Amp.の時の
絶縁破壊電界強度ヒストグラムを示すグラフである。
絶縁破壊電界強度ヒストグラムを示すグラフである。
【図 7】 EPW における判定電流値が4x10-9Amp.の時の
絶縁破壊電界強度ヒストグラムを示すグラフである。
絶縁破壊電界強度ヒストグラムを示すグラフである。
【図 8】 FZ-PW におけるI-V 特性を示すグラフであ
る。
る。
【図 9】 FZ-PW における判定電流値が8x10-5Amp.の時
の絶縁破壊電界強度ヒストグラムを示すグラフである。
の絶縁破壊電界強度ヒストグラムを示すグラフである。
【図10】 FZ-PW における判定電流値が4x10-8Amp.の時
の絶縁破壊電界強度ヒストグラムを示すグラフである。
の絶縁破壊電界強度ヒストグラムを示すグラフである。
【図11】 FZ-PW における判定電流値が4x10-9Amp.の時
の絶縁破壊電界強度ヒストグラムを示すグラフである。
の絶縁破壊電界強度ヒストグラムを示すグラフである。
【図12】 CZ-PW におけるI-V 特性を示すグラフであ
る。
る。
【図13】 CZ-PW における判定電流値が8x10-5Amp.の時
の絶縁破壊電界強度ヒストグラムを示すグラフである。
の絶縁破壊電界強度ヒストグラムを示すグラフである。
【図14】 CZ-PW における判定電流値が4x10-8Amp.の時
の絶縁破壊電界強度ヒストグラムを示すグラフである。
の絶縁破壊電界強度ヒストグラムを示すグラフである。
【図15】 CZ-PW における判定電流値が4x10-9Amp.の時
の絶縁破壊電界強度ヒストグラムを示すグラフである。
の絶縁破壊電界強度ヒストグラムを示すグラフである。
【図16】 PWやEPW におけるMIS 型半導体装置の測定回
路を示すグラフである。
路を示すグラフである。
【図17】 SOI ウェーハにおけるMIS 型半導体装置の測
定回路を示すグラフである。
定回路を示すグラフである。
【図18】 印加電圧におけるステップ電圧の波形を示す
グラフである。
グラフである。
【図19】 印加電圧におけるランプ電圧の波形を示すグ
ラフである。
ラフである。
【図20】 MIS 型半導体装置のI-V 特性において、酸化
膜の真性破壊特性を示すグラフである。
膜の真性破壊特性を示すグラフである。
【図21】 MIS 型半導体装置のI-V 特性において、酸化
膜のウィークスポットに起因する破壊特性を示すグラフ
である。
膜のウィークスポットに起因する破壊特性を示すグラフ
である。
【図22】 MIS 型半導体装置のI-V 特性において、酸化
膜の金属汚染や構造不正に起因する破壊特性を示すグラ
フである。
膜の金属汚染や構造不正に起因する破壊特性を示すグラ
フである。
【図23】 MIS 型半導体装置のI-V 特性において、酸化
膜のピンホールに起因する破壊特性を示すグラフであ
る。
膜のピンホールに起因する破壊特性を示すグラフであ
る。
【図24】 従来方法の測定手順を示すフローチャートで
ある。
ある。
１：ポリッシュドウェーハ又はエピタキシャルウェー
ハ、２：SOI ウェーハ、１１：熱酸化膜、１２：リンド
ープポリシリコン膜、１３：TEOS膜、１４：アルミ膜、
３１：支持基板、３２：埋め込み酸化膜、３３：SOI
層、４１：電圧源、４２：電流計。
ハ、２：SOI ウェーハ、１１：熱酸化膜、１２：リンド
ープポリシリコン膜、１３：TEOS膜、１４：アルミ膜、
３１：支持基板、３２：埋め込み酸化膜、３３：SOI
層、４１：電圧源、４２：電流計。
Claims (3)
- 【請求項１】 半導体結晶上に絶縁膜と導電膜を順次形
成したMIS 型半導体装置の絶縁破壊特性評価方法におい
て、該MIS 型半導体装置の該半導体結晶と該導電膜との
間にある絶縁膜に電圧を印加して絶縁破壊特性を測定す
る際に、複数の判定電流値を設定することを特徴とする
MIS 型半導体装置の絶縁破壊特性評価方法。 - 【請求項２】 半導体結晶上に絶縁膜と導電膜を順次形
成したMIS 型半導体装置の絶縁破壊特性評価方法におい
て、該MIS 型半導体装置の該半導体結晶と該導電膜との
間にある絶縁膜に電圧を印加して流れる電流を測定し、
測定終了後に所望の判定電流値を入力してデータ解析を
行うことを特徴とするMIS 型半導体装置の絶縁破壊特性
評価方法。 - 【請求項３】 半導体結晶上に絶縁膜と導電膜を順次形
成したMIS 型半導体装置の絶縁破壊特性評価方法におい
て、該MIS 型半導体装置の該半導体結晶と該導電膜との
間にある絶縁膜に電圧を印加して絶縁破壊特性を測定す
る際に、判定電流値以外に複数の所定の電圧を決めてお
きその時の電流値を比較することを特徴とするMIS 型半
導体装置の絶縁破壊特性評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10363110A JP2000188314A (ja) | 1998-12-21 | 1998-12-21 | Ｍｉｓ型半導体装置の絶縁破壊特性評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10363110A JP2000188314A (ja) | 1998-12-21 | 1998-12-21 | Ｍｉｓ型半導体装置の絶縁破壊特性評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000188314A true JP2000188314A (ja) | 2000-07-04 |
Family
ID=18478531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10363110A Pending JP2000188314A (ja) | 1998-12-21 | 1998-12-21 | Ｍｉｓ型半導体装置の絶縁破壊特性評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000188314A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156730A (ja) * | 2004-11-30 | 2006-06-15 | Shin Etsu Handotai Co Ltd | 半導体基板の評価方法及び半導体基板評価用素子 |
-
1998
- 1998-12-21 JP JP10363110A patent/JP2000188314A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156730A (ja) * | 2004-11-30 | 2006-06-15 | Shin Etsu Handotai Co Ltd | 半導体基板の評価方法及び半導体基板評価用素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090074206A (ko) | 반도체 웨이퍼의 평가방법 | |
| US6528335B2 (en) | Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers | |
| KR102029708B1 (ko) | 반도체 웨이퍼의 평가 방법 | |
| JP2000188314A (ja) | Ｍｉｓ型半導体装置の絶縁破壊特性評価方法 | |
| US6265729B1 (en) | Method for detecting and characterizing plasma-etch induced damage in an integrated circuit | |
| JP5487579B2 (ja) | シリコンウェーハの評価方法および製造方法 | |
| JP3439332B2 (ja) | 結晶欠陥の測定方法 | |
| JP4506181B2 (ja) | 半導体ウェーハの評価方法 | |
| JPH11297779A (ja) | 半導体装置の欠陥検出方法およびその製造方法 | |
| JP3248506B2 (ja) | 半導体装置及びそのコンタクト抵抗検査方法 | |
| US5897327A (en) | Method of evaluating a semiconductor wafer | |
| JP3019564B2 (ja) | 絶縁膜の評価方法 | |
| JP4501450B2 (ja) | シリコンウェーハの評価方法 | |
| JPS62271444A (ja) | 半導体ウエハの電子ビ−ムテスト | |
| JP3871131B2 (ja) | 空乏層容量測定方法 | |
| JPH036661B2 (ja) | ||
| JP5857901B2 (ja) | 半導体基板の評価方法 | |
| KR100490333B1 (ko) | 바이폴라트랜지스터및그제조방법 | |
| JP3876846B2 (ja) | 絶縁膜の評価方法 | |
| JP2005340242A (ja) | Ｓｏｉ基板のゲート酸化膜の評価方法 | |
| JP2005057153A (ja) | Ｓｏｉウエーハの評価方法 | |
| JP2005223128A (ja) | Ｓｏｉウェーハの品質評価方法 | |
| Stacey et al. | Using surface charge analysis to characterize the radiation response of Si/SiO/sub 2/structures | |
| JPH08264547A (ja) | デバイス製造工程に適するｉｇウェーハのｄｚ幅の決定方法 | |
| JP2003100831A (ja) | シリコンウエーハの評価方法 |