JPH036661B2 - - Google Patents
Info
- Publication number
- JPH036661B2 JPH036661B2 JP22584584A JP22584584A JPH036661B2 JP H036661 B2 JPH036661 B2 JP H036661B2 JP 22584584 A JP22584584 A JP 22584584A JP 22584584 A JP22584584 A JP 22584584A JP H036661 B2 JPH036661 B2 JP H036661B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- wafer
- charge
- insulating film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 claims description 13
- 235000012431 wafers Nutrition 0.000 description 41
- 238000009413 insulation Methods 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 10
- 230000006378 damage Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000005611 electricity Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体ウエハ加工工程の中の荷電
粒子を扱う工程、あるいは静電気を発生する工程
において、上記ウエハ表面に帯電する電荷を評価
する半導体装置の帯電電荷量測定方法に関する。
粒子を扱う工程、あるいは静電気を発生する工程
において、上記ウエハ表面に帯電する電荷を評価
する半導体装置の帯電電荷量測定方法に関する。
［背景技術］
半導体装置を製造する場合のウエハの加工工程
においては、荷電粒子を扱う工程あるいは静電気
を発生する工程が存在するものであり、これらの
工程を実行する過程にあつては、ウエハの表面に
帯電現象が起り、帯電電荷が存在する状態とな
る。この帯電電荷は、半導体基板に対して薄い絶
縁膜を介して設定されるゲート電極と半導体基板
との間に電位差を発生させ、ゲート絶縁膜を絶縁
破壊させる原因となり易いものである。このよう
なゲート絶縁膜の絶縁破壊は、この半導体装置を
不良品とするものであり、品質管理の上からもこ
の帯電電荷量を評価する必要性がある。
においては、荷電粒子を扱う工程あるいは静電気
を発生する工程が存在するものであり、これらの
工程を実行する過程にあつては、ウエハの表面に
帯電現象が起り、帯電電荷が存在する状態とな
る。この帯電電荷は、半導体基板に対して薄い絶
縁膜を介して設定されるゲート電極と半導体基板
との間に電位差を発生させ、ゲート絶縁膜を絶縁
破壊させる原因となり易いものである。このよう
なゲート絶縁膜の絶縁破壊は、この半導体装置を
不良品とするものであり、品質管理の上からもこ
の帯電電荷量を評価する必要性がある。
しかし、このような半導体装置内の帯電の状態
を評価することは一般的に困難なことである。半
導体装置の所定部分に対して測定端子を取付け、
帯電の状態を測定することも考えられるが、この
測定端子を取付けることによつて帯電電荷は再分
布するようになり、実際の荷電量の評価を行うこ
とができない。
を評価することは一般的に困難なことである。半
導体装置の所定部分に対して測定端子を取付け、
帯電の状態を測定することも考えられるが、この
測定端子を取付けることによつて帯電電荷は再分
布するようになり、実際の荷電量の評価を行うこ
とができない。
［発明が解決しようとする問題点］
この発明は上記のような点に鑑みなされたもの
で、半導体装置に対して測定端子等を取付けるこ
となく、帯電電荷量が確実に測定できるようにし
て、最も理想的な状態で半導体ウエハ表面の帯電
量を測定できるようにして、半導体製造工程にお
いて発生する帯電現象に対して効果的に対処する
ことができるようにする半導体装置の帯電電荷量
測定方法を提供しようとするものである。
で、半導体装置に対して測定端子等を取付けるこ
となく、帯電電荷量が確実に測定できるようにし
て、最も理想的な状態で半導体ウエハ表面の帯電
量を測定できるようにして、半導体製造工程にお
いて発生する帯電現象に対して効果的に対処する
ことができるようにする半導体装置の帯電電荷量
測定方法を提供しようとするものである。
［問題点を解決するための手段］
すなわち、この発明に係る半導体装置の帯電電
荷量測定方法にあつては、半導体基板に対して薄
い絶縁膜を介して設定されるゲート電極の面積SG
と、上記半導体基板に対して厚い絶縁膜を介して
設定される配線部電極の面積SLとの面積比βが特
定される状態に設定されたウエハを構成し、この
ウエハに対して帯電工程を施して上記ウエハ表面
に帯電電荷を記憶設定してゲート絶縁破壊の状態
を観測するもので、このゲート破壊を起こしたウ
エハ試料のβの値から上記帯電量を算出させるよ
うにしたものである。
荷量測定方法にあつては、半導体基板に対して薄
い絶縁膜を介して設定されるゲート電極の面積SG
と、上記半導体基板に対して厚い絶縁膜を介して
設定される配線部電極の面積SLとの面積比βが特
定される状態に設定されたウエハを構成し、この
ウエハに対して帯電工程を施して上記ウエハ表面
に帯電電荷を記憶設定してゲート絶縁破壊の状態
を観測するもので、このゲート破壊を起こしたウ
エハ試料のβの値から上記帯電量を算出させるよ
うにしたものである。
［作用］
ウエハ表面に帯電が生じた場合、半導体ウエハ
のゲート電圧は、このウエハに対して形成される
ゲート電極面積SGと配線部の電極面SLの比「SL／
SG＝β」に関係するものである。したがつて、ゲ
ート電極面積SGと配線部電極面積SLとの比を設定
したウエハ試料を使用して、この試料に対して帯
電工程を施して電荷量を記憶設定させ、ゲート破
壊を起した試料のβを知ることによつて、特にウ
エハに対して特別の加工を施すことなく、ウエハ
表面の帯電電荷量を算出測定することができるも
のである。
のゲート電圧は、このウエハに対して形成される
ゲート電極面積SGと配線部の電極面SLの比「SL／
SG＝β」に関係するものである。したがつて、ゲ
ート電極面積SGと配線部電極面積SLとの比を設定
したウエハ試料を使用して、この試料に対して帯
電工程を施して電荷量を記憶設定させ、ゲート破
壊を起した試料のβを知ることによつて、特にウ
エハに対して特別の加工を施すことなく、ウエハ
表面の帯電電荷量を算出測定することができるも
のである。
［実施例］
以下、図面を参照してこの発明の一実施例を説
明する。まず、この発明に係る測定方法にあつて
は、半導体ウエハ試料を作成するもので、この試
料は通常の半導体装置を同様に第１図に示すよう
に構成される。
明する。まず、この発明に係る測定方法にあつて
は、半導体ウエハ試料を作成するもので、この試
料は通常の半導体装置を同様に第１図に示すよう
に構成される。
すなわち、このウエハ試料１１は、半導体基板
１２の主表面部分に対してゲート部分に対応する
状態で例えば厚さtGの薄い絶縁膜１３が形成さ
れ、この絶縁膜１３を介してポリシリコン、アル
ミニウム等の金属材料によるゲート電極１４が形
成されている。また、上記半導体基板１２の主表
面には、例えば厚さtLの厚い酸化絶縁膜１５を形
成し、この絶縁膜１５上に上記ゲート電極に対し
て接続する状態の配線部電極１６が形成されてい
る。そして、このような電極１４および１６部の
外側には、例えばPSG、シリコン窒化物、レジ
スト等の絶縁材料でなる絶縁保護膜１７が形成さ
れている。
１２の主表面部分に対してゲート部分に対応する
状態で例えば厚さtGの薄い絶縁膜１３が形成さ
れ、この絶縁膜１３を介してポリシリコン、アル
ミニウム等の金属材料によるゲート電極１４が形
成されている。また、上記半導体基板１２の主表
面には、例えば厚さtLの厚い酸化絶縁膜１５を形
成し、この絶縁膜１５上に上記ゲート電極に対し
て接続する状態の配線部電極１６が形成されてい
る。そして、このような電極１４および１６部の
外側には、例えばPSG、シリコン窒化物、レジ
スト等の絶縁材料でなる絶縁保護膜１７が形成さ
れている。
このように構成される半導体ウエハ試料１１に
あつては、絶縁膜１７に容量CO、絶縁膜１５に
容量CL、さらに絶縁膜１３に容量CGがそれぞれ
存在するようになるものであり、その等価回路は
第２図のＡに示すようになる。
あつては、絶縁膜１７に容量CO、絶縁膜１５に
容量CL、さらに絶縁膜１３に容量CGがそれぞれ
存在するようになるものであり、その等価回路は
第２図のＡに示すようになる。
そして、このようなウエハ試料１１の表面部分
に電荷QOが一様に帯電した状態となると、ゲー
ト電極１４と半導体基板１２との間に生ずる電圧
VGは、 VG＝（QO／εG）・tG・（β＋１） ／｛（tG／tL）（εL／εG）β＋１｝ ……(1) となる。ここで、 εG：薄い絶縁膜１３の誘電率 εL：厚い絶縁膜１５の誘電率 tG：薄い絶縁膜１３の厚さ tL：厚い絶縁膜１５の厚さ β：ゲート電極１４と配線部電極１６の面積比 また、上記試料１１において、ゲート電極１４
および配線部電極１６は第３図に示すような状態
で設定されているもので、このゲート電極１４は
この図で斜線で示す部分となりその面積はSGとな
る。これに対して配線部電極１６の面積はSLとな
る。そして、このようなゲート電極１４および配
線部電極１６の面積比「SL／SG」は上記(1)式でβ
で表現されているものである。
に電荷QOが一様に帯電した状態となると、ゲー
ト電極１４と半導体基板１２との間に生ずる電圧
VGは、 VG＝（QO／εG）・tG・（β＋１） ／｛（tG／tL）（εL／εG）β＋１｝ ……(1) となる。ここで、 εG：薄い絶縁膜１３の誘電率 εL：厚い絶縁膜１５の誘電率 tG：薄い絶縁膜１３の厚さ tL：厚い絶縁膜１５の厚さ β：ゲート電極１４と配線部電極１６の面積比 また、上記試料１１において、ゲート電極１４
および配線部電極１６は第３図に示すような状態
で設定されているもので、このゲート電極１４は
この図で斜線で示す部分となりその面積はSGとな
る。これに対して配線部電極１６の面積はSLとな
る。そして、このようなゲート電極１４および配
線部電極１６の面積比「SL／SG」は上記(1)式でβ
で表現されているものである。
１つの例として、tG＝400Åとすると共に、tL
＝8000Åとし、 εG＝εL＝3.46×10-13F／cmとした場合に
あつては、帯時のゲート電圧VGはβとの関係で
第４図に示すようになる。
＝8000Åとし、 εG＝εL＝3.46×10-13F／cmとした場合に
あつては、帯時のゲート電圧VGはβとの関係で
第４図に示すようになる。
すなわち、上記面積比βの値が大きくなる程ゲ
ート電圧VGが単調に増加するようになるもので
あり、したがつて配線部の電極１６はVGに対す
る増幅器として作用するようになる。そして、こ
の増幅された電圧VGが、ゲート電極１４に対応
する薄い絶縁膜１３の絶縁破壊耐圧を越える状態
となると、ゲート電極１４と半導体基板１２の間
が短絡するようになる。
ート電圧VGが単調に増加するようになるもので
あり、したがつて配線部の電極１６はVGに対す
る増幅器として作用するようになる。そして、こ
の増幅された電圧VGが、ゲート電極１４に対応
する薄い絶縁膜１３の絶縁破壊耐圧を越える状態
となると、ゲート電極１４と半導体基板１２の間
が短絡するようになる。
このようなゲート破壊が発生する状態では、ウ
エハ試料１１の表面の帯電量がゲート破壊を引き
起こす状態にあることを示すものであり、「β＝
SL／SG」の異なるウエハ試料を準備して、ゲート
破壊された試料を識別し、そのゲート破壊された
試料のβを知ることによつて、ウエハ試料表面の
荷電電荷量QOを知ることができるものである。
エハ試料１１の表面の帯電量がゲート破壊を引き
起こす状態にあることを示すものであり、「β＝
SL／SG」の異なるウエハ試料を準備して、ゲート
破壊された試料を識別し、そのゲート破壊された
試料のβを知ることによつて、ウエハ試料表面の
荷電電荷量QOを知ることができるものである。
このようにして使用されるウエハ試料１１は、
例えば次のようにして構成される。すなわち、第
５図に示すようにウエハ基板２１に対して設定さ
れる多数の区画部分に対して、第６図のＡ〜Ｃに
示すように順次β（＝SL／SG）の異なる電極パタ
ーンを形成するもので、βの異なる状態の多数の
試料が構成されるようにする。この場合、各パタ
ーンの配置関係は任意に設定すればよいものであ
るが、βの値の順位に関連して設定すると効果的
である。また、ここのパターンのサイズは、面積
比βのみを所望の状態に設定すればよいものであ
り、したがつて実際のゲート電極面積SG、配線部
面積SL、およびその形状はそれぞれ任意のもので
よい。
例えば次のようにして構成される。すなわち、第
５図に示すようにウエハ基板２１に対して設定さ
れる多数の区画部分に対して、第６図のＡ〜Ｃに
示すように順次β（＝SL／SG）の異なる電極パタ
ーンを形成するもので、βの異なる状態の多数の
試料が構成されるようにする。この場合、各パタ
ーンの配置関係は任意に設定すればよいものであ
るが、βの値の順位に関連して設定すると効果的
である。また、ここのパターンのサイズは、面積
比βのみを所望の状態に設定すればよいものであ
り、したがつて実際のゲート電極面積SG、配線部
面積SL、およびその形状はそれぞれ任意のもので
よい。
このようにβの異なる状態が多数設定されたウ
エハ基板２１に対して帯電状態が生ずる通常の製
造工程を実施すると、面積比βの大きいパターン
にあつては、上記(1)式にしたがつてゲート電圧
VGが大きくなり、その電圧VGが薄い絶縁膜１３
の破壊耐圧以上の値となれば、ゲート破壊が生じ
て絶縁不良の状態となる。
エハ基板２１に対して帯電状態が生ずる通常の製
造工程を実施すると、面積比βの大きいパターン
にあつては、上記(1)式にしたがつてゲート電圧
VGが大きくなり、その電圧VGが薄い絶縁膜１３
の破壊耐圧以上の値となれば、ゲート破壊が生じ
て絶縁不良の状態となる。
第７図は上記ウエハ基板２１の一部分を取出し
断面して示したもので、ａの範囲ではβが大きく
設定され、ｂの範囲ではβが小さく設定されてい
る。そして、βの大きい範囲でゲート電圧VGが
上昇してゲート破壊耐圧を越える状態となると、
ゲート電極に対応する２２の部分が破壊され、絶
縁不良の状態となる。これに対してｂの範囲では
βが小さいものであるため、ゲート電圧VGは上
記ａの範囲の場合に比較して充分に小さな状態に
あり、そのゲート電極に対応する部分２３は正常
な状態に保たれており、絶縁性は保たれた状態と
なつている。
断面して示したもので、ａの範囲ではβが大きく
設定され、ｂの範囲ではβが小さく設定されてい
る。そして、βの大きい範囲でゲート電圧VGが
上昇してゲート破壊耐圧を越える状態となると、
ゲート電極に対応する２２の部分が破壊され、絶
縁不良の状態となる。これに対してｂの範囲では
βが小さいものであるため、ゲート電圧VGは上
記ａの範囲の場合に比較して充分に小さな状態に
あり、そのゲート電極に対応する部分２３は正常
な状態に保たれており、絶縁性は保たれた状態と
なつている。
このようにして、帯電を生ずる工程を経た後、
どのパターンで（どの面積比βのところで）絶縁
不良が生じているかを測定する。このような絶縁
破壊状態を検出する測定は簡単に実施できるもの
で、例えば第８図に示すように各パターンの配線
部電極に対して電源２４を切換えスイツチ２５を
介して選択的に接続設定されるようにするもの
で、各パターンに流れる電流量を電流計２６によ
つて測定することによつて、ゲート破壊の生じた
パターンを測定検出できるものである。
どのパターンで（どの面積比βのところで）絶縁
不良が生じているかを測定する。このような絶縁
破壊状態を検出する測定は簡単に実施できるもの
で、例えば第８図に示すように各パターンの配線
部電極に対して電源２４を切換えスイツチ２５を
介して選択的に接続設定されるようにするもの
で、各パターンに流れる電流量を電流計２６によ
つて測定することによつて、ゲート破壊の生じた
パターンを測定検出できるものである。
このような測定に再して、電極に対して電源２
４を接続設定する手段としては、絶縁保護膜１７
を全面除去し、所定の電極部分に対して直接深針
を接触させればよいものであり、あるいは絶縁保
護膜１７を部分的に除去し、その部分に上記同様
に電源を接続するようにすればよいものである。
その他、絶縁保護膜１７の電極部分に対して穴を
あけた後に、保護膜１７の上の第２の電極パター
ンを形成し、この第２の電極パターンに対して電
源２４に選択的に接続される深針を接触させる
か、あるいは金線等によつてワイヤボンデイング
して導出端子を形成するもうにしてもよい。さら
に絶縁保護膜１７が薄いか、もろいか、あるいは
軟かいような場合にあつては、特にこの保護膜１
７を除去することなく、直接深針を当てるように
してもよい。
４を接続設定する手段としては、絶縁保護膜１７
を全面除去し、所定の電極部分に対して直接深針
を接触させればよいものであり、あるいは絶縁保
護膜１７を部分的に除去し、その部分に上記同様
に電源を接続するようにすればよいものである。
その他、絶縁保護膜１７の電極部分に対して穴を
あけた後に、保護膜１７の上の第２の電極パター
ンを形成し、この第２の電極パターンに対して電
源２４に選択的に接続される深針を接触させる
か、あるいは金線等によつてワイヤボンデイング
して導出端子を形成するもうにしてもよい。さら
に絶縁保護膜１７が薄いか、もろいか、あるいは
軟かいような場合にあつては、特にこの保護膜１
７を除去することなく、直接深針を当てるように
してもよい。
このような測定手段によつて、ゲート部分に絶
縁不良を生じたパターンを識別することができる
ものであり、このパターン群の中で絶縁不良を生
じた最少のβを知ることができる。したがつて、
このβを次式に代入すれば、そのパターン群の位
置での帯電電荷量QOが求まるものである。
縁不良を生じたパターンを識別することができる
ものであり、このパターン群の中で絶縁不良を生
じた最少のβを知ることができる。したがつて、
このβを次式に代入すれば、そのパターン群の位
置での帯電電荷量QOが求まるものである。
QO＝εGBV｛（tG／tL）
・（εL／εG）β＋１｝
／｛tG・（β＋１）｝ ……(2)
但しBVは薄い絶縁膜１３の絶縁破壊耐圧
具体例で示せば、tG＝400Å、tL＝8000Åに設
定してウエハ試料を構成し、この場合のεG＝εL＝
3.46×10-13F／cmで、BV＝32Vであるとした場
合、「β≧22」でゲート破壊が発生し、「β＜22」
ではゲート破壊の発生した試料が存在しないよう
な結果を得たとすると、上記破壊検査の境界値
「β＝22」を上記(2)式に代入すると、 QO＝2.5×10-7C／cm2 としてウエハの表面帯電電荷量が求まるようにな
る。
定してウエハ試料を構成し、この場合のεG＝εL＝
3.46×10-13F／cmで、BV＝32Vであるとした場
合、「β≧22」でゲート破壊が発生し、「β＜22」
ではゲート破壊の発生した試料が存在しないよう
な結果を得たとすると、上記破壊検査の境界値
「β＝22」を上記(2)式に代入すると、 QO＝2.5×10-7C／cm2 としてウエハの表面帯電電荷量が求まるようにな
る。
このようにして帯電電荷量を測定するようにし
た場合、絶縁保護膜１７の厚さ、材質は任意に設
定できるものであり、例えばSiO2の膜、ホトレ
ジスト、窒化膜等のいずれによつて構成してもよ
いものであり、このためプラズマエツチング、イ
オン注入、洗浄工程等の全てのウエハ加工工程で
の帯電量が測定できるようになる。
た場合、絶縁保護膜１７の厚さ、材質は任意に設
定できるものであり、例えばSiO2の膜、ホトレ
ジスト、窒化膜等のいずれによつて構成してもよ
いものであり、このためプラズマエツチング、イ
オン注入、洗浄工程等の全てのウエハ加工工程で
の帯電量が測定できるようになる。
半導体基板の裏面に絶縁膜が形成されている場
合、あるいは半導体ウエハ加工装置の構造の関係
から半導体基板とアースとの間に容量が付加され
ている場合がある。そして、この場合の等価回路
は第２図のＢに示すようになる。このような場合
にあつても、帯電量QOとゲート電圧VGとの関係
は、第２図Ａの場合と同様になるものであり、前
記(1)式および(2)式はそのまま成立つ。
合、あるいは半導体ウエハ加工装置の構造の関係
から半導体基板とアースとの間に容量が付加され
ている場合がある。そして、この場合の等価回路
は第２図のＢに示すようになる。このような場合
にあつても、帯電量QOとゲート電圧VGとの関係
は、第２図Ａの場合と同様になるものであり、前
記(1)式および(2)式はそのまま成立つ。
尚、上記説明では多種類のβを設定するため
に、１つのウエハに対して区画を設定したそれぞ
れの範囲でβの異なるパターンを形成するように
して示しているが、１つのウエハ内に１種類のパ
ターンのみを繰り返し形成し、異なるウエハ相互
間でβを変化させて評価するようにしてもよい。
に、１つのウエハに対して区画を設定したそれぞ
れの範囲でβの異なるパターンを形成するように
して示しているが、１つのウエハ内に１種類のパ
ターンのみを繰り返し形成し、異なるウエハ相互
間でβを変化させて評価するようにしてもよい。
［発明の効果］
以上のようにこの発明に係る帯電電荷量測定方
法によれば、測定すべきウエハに対して電極取出
し端子等を設定することなく、ウエハ表面に対し
て設定された帯電量を測定できるものであり、そ
の帯電電荷を不要に分布させることなく、最も理
想的な状態で測定できるようになるものである。
すなわち、半導体製造工程において発生する帯電
現象を確実に且つ効果的に評価できるものであ
り、その製造工程の評価半導体装置の設計等に対
しても効果的の利用できるものである。
法によれば、測定すべきウエハに対して電極取出
し端子等を設定することなく、ウエハ表面に対し
て設定された帯電量を測定できるものであり、そ
の帯電電荷を不要に分布させることなく、最も理
想的な状態で測定できるようになるものである。
すなわち、半導体製造工程において発生する帯電
現象を確実に且つ効果的に評価できるものであ
り、その製造工程の評価半導体装置の設計等に対
しても効果的の利用できるものである。
第１図はこの発明の一実施例を説明するもの
で、測定に使用されるウエハ試料の断面構成を示
す図、第２図は上記のようなウエハ試料の等価回
路を示す図、第３図は上記ウエハ試料の電極部の
構成を説明する図、第４図はゲート面積比とゲー
ト電圧との関係を示す図、第５図は上記試料を構
成するウエハの全体的構成状態を示す図、第６図
は上記ウエハに形成される電極パターンの状態を
示す図、第７図は上記のように構成された試料と
なるウエハの一部を断面して示す図、第８図は上
記試料のゲート破壊状態を測定する手段を説明す
る図である。 １１……ウエハ試料、１２……半導体基板、１
３……薄い絶縁膜、１４……ゲート電極、１５…
…厚い絶縁膜、１６……配線部電極、１７……絶
縁保護膜、２１…半導体ウエハ基板、２２……ゲ
ート破壊部分、２３……ゲートの破壊されない部
分、２４……電源、２５……切換えスイツチ、２
６……電流計。
で、測定に使用されるウエハ試料の断面構成を示
す図、第２図は上記のようなウエハ試料の等価回
路を示す図、第３図は上記ウエハ試料の電極部の
構成を説明する図、第４図はゲート面積比とゲー
ト電圧との関係を示す図、第５図は上記試料を構
成するウエハの全体的構成状態を示す図、第６図
は上記ウエハに形成される電極パターンの状態を
示す図、第７図は上記のように構成された試料と
なるウエハの一部を断面して示す図、第８図は上
記試料のゲート破壊状態を測定する手段を説明す
る図である。 １１……ウエハ試料、１２……半導体基板、１
３……薄い絶縁膜、１４……ゲート電極、１５…
…厚い絶縁膜、１６……配線部電極、１７……絶
縁保護膜、２１…半導体ウエハ基板、２２……ゲ
ート破壊部分、２３……ゲートの破壊されない部
分、２４……電源、２５……切換えスイツチ、２
６……電流計。
Claims (1)
- １ 半導体基板の表面に薄い絶縁膜を介して形成
されるゲート電極の面積SG、同じく厚い絶縁膜を
介して形成される配線部電極の面積SLの面積比
「SL／SG＝β」を設定した半導体ウエハ試料を構
成する手段と、この手段で構成された半導体ウエ
ハ試料に対して帯電電荷を設定する帯電工程と、
この工程で帯電された上記半導体ウエハ試料のゲ
ート破壊の有無を検出する手段と、この手段でゲ
ート破壊の検出された半導体ウエハ試料の上記面
積比βから上記電荷の帯電量を算出する手段とを
具備したことを特徴とする半導体装置の帯電電荷
測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22584584A JPS61104633A (ja) | 1984-10-29 | 1984-10-29 | 半導体表面の帯電電荷量測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22584584A JPS61104633A (ja) | 1984-10-29 | 1984-10-29 | 半導体表面の帯電電荷量測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61104633A JPS61104633A (ja) | 1986-05-22 |
| JPH036661B2 true JPH036661B2 (ja) | 1991-01-30 |
Family
ID=16835729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22584584A Granted JPS61104633A (ja) | 1984-10-29 | 1984-10-29 | 半導体表面の帯電電荷量測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61104633A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585556B2 (ja) * | 1986-12-17 | 1997-02-26 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH03270044A (ja) * | 1990-03-19 | 1991-12-02 | Sharp Corp | 半導体装置の検査方法 |
| JP2538699B2 (ja) * | 1990-06-12 | 1996-09-25 | 株式会社東芝 | 絶縁破壊評価用試験素子 |
| JPH0817884A (ja) * | 1994-06-27 | 1996-01-19 | Nec Corp | 半導体装置およびその測定方法 |
-
1984
- 1984-10-29 JP JP22584584A patent/JPS61104633A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61104633A (ja) | 1986-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0678909B1 (en) | Monitoring of rf-plasma induced potential on a gate dielectric inside a plasma etcher | |
| Shin et al. | Dependence of plasma-induced oxide charging current on Al antenna geometry | |
| KR970003725B1 (ko) | 반도체상의 게이트 산화물의 테스트 방법 | |
| US7501837B2 (en) | Test structure and method for detecting charge effects during semiconductor processing using a delayed inversion point technique | |
| JPH036661B2 (ja) | ||
| US5179433A (en) | Breakdown evaluating test element | |
| US3851245A (en) | Method for determining whether holes in insulated layer of semiconductor substrate are fully open | |
| US6943427B2 (en) | Semiconductor device for charge-up damage evaluation and charge-up damage evaluation method | |
| JP3333155B2 (ja) | プラズマダメージ評価用ｔｅｇパターンおよびそれを用いた評価方法 | |
| JP3642146B2 (ja) | 半導体装置の評価方法 | |
| Ma et al. | Prediction of plasma charging induced gate oxide damage by plasma charging probe | |
| JP2585556B2 (ja) | 半導体集積回路装置 | |
| JPS61147544A (ja) | 電気特性測定用ステ−ジ | |
| KR100490333B1 (ko) | 바이폴라트랜지스터및그제조방법 | |
| JP2000012776A (ja) | 半導体装置の製造方法 | |
| JPH09139459A (ja) | エッチング工程により非導電状態にすることが可能な導電性装置構造体 | |
| JP3223516B2 (ja) | 帯電量測定用半導体装置 | |
| Comizzoli | Investigation of Surface Ion Failure Mechanisms by Corona Discharge | |
| Comizzoli et al. | Evaluation of high voltage ICs by corona charging | |
| JPH1167719A (ja) | 半導体製造におけるエッチング方法及びエッチング装置 | |
| JP2007123648A (ja) | イオン注入量分布評価用ウエハ | |
| JPH11163071A (ja) | ダメージ評価用ｍｏｓキャパシタ及びダメージ評価方法 | |
| JPS6143441A (ja) | 半導体装置のテスト方法 | |
| JPH10123190A (ja) | 半導体基板のシート抵抗測定方法 | |
| JP2000188314A (ja) | Ｍｉｓ型半導体装置の絶縁破壊特性評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |