JPH10123190A - 半導体基板のシート抵抗測定方法 - Google Patents

半導体基板のシート抵抗測定方法

Info

Publication number
JPH10123190A
JPH10123190A JP27906296A JP27906296A JPH10123190A JP H10123190 A JPH10123190 A JP H10123190A JP 27906296 A JP27906296 A JP 27906296A JP 27906296 A JP27906296 A JP 27906296A JP H10123190 A JPH10123190 A JP H10123190A
Authority
JP
Japan
Prior art keywords
probe
contact
oxide film
sheet resistance
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27906296A
Other languages
English (en)
Inventor
Hidetoshi Iida
英敏 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27906296A priority Critical patent/JPH10123190A/ja
Publication of JPH10123190A publication Critical patent/JPH10123190A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 プローブ接触面の平坦度の影響が軽微であ
り、安定した測定値を得ることが可能な、半導体基板の
シート抵抗測定方法を提供する。 【解決手段】 基板上に厚目(10〜40ナノメート
ル、さらに好ましくは15〜25ナノメートル)の酸化
厚膜4がチャネリング防止用として形成されたシリコン
基板2を用い、この酸化厚膜4の上からプローブ(探
針)1を接触させることにより、四探針法で測定する。
この厚目の酸化膜4により、プローブ1の先端の凹凸部
1Aの凹凸が吸収され、プローブ1とシリコン基板2と
は常に安定な接触状態となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板のシー
ト抵抗測定方法に関し、とりわけ半導体基板上に形成さ
れた厚目の酸化膜上から四探針測定を適用して行うシー
ト抵抗測定方法に関するものである。
【0002】
【従来の技術】半導体基板の製造工程にあって、たとえ
ばMOS間の素子分離のためのpチャネルストップある
いはnチャネルストップの形成(チャネルドープ)の目
的で、半導体基板表面に燐イオンPやボロンイオンB等
のイオン注入(打ち込み)処理が行われる。そして、こ
のようなイオン注入により半導体基板に打ち込まれたイ
オン量の同定や、イオン注入によって形成された注入層
の特性を評価する目的で、注入層のシート抵抗の測定が
なされる。従来、このようなシート抵抗測定には、四探
針によるシート抵抗測定が適用されている。四探針測定
の原理を、図3に示す。
【0003】同図に示されるように、四探針測定は、プ
ローブ先端寸法が概ね数十ミクロン程度の探針11〜1
4を四本、等間隔で半導体基板2の表面に接触させ、四
本のプローブのうちの外側の二本13と14に定電流A
を流し、内側の二本11と12の間に発生する電圧Vを
測定して、半導体基板2に形成されたイオン注入層のシ
ート抵抗値に変換するものである。
【0004】ところが、被測定試料の注入層の抵抗値が
高く、例えば数千オーム/平方cm程度であると、探針
と被測定試料との接触抵抗が測定値に影響を与える状態
となる。そこで、こうした接触抵抗による影響を軽減す
るため、従来、電極を入れ換えて測定を行い、接触抵抗
の影響を低減する方法が採用された。
【0005】しかしながら、前記のような対応では、試
料表面の状態が変化すると接触抵抗が変化することによ
り、測定結果にバラツキが生じて信頼性が低下するとい
う不都合が新たに生じる。そのため、測定時間に制約を
設けるか、あるいは幅の広い探針を適用するといった、
種々の工夫が加えられたが、いずれも安定した信頼性あ
る測定値を容易に得るには至らなかった。
【0006】
【発明が解決しようとする課題】さらにまた、前記に加
えて、プローブ先端部の平滑度も、接触抵抗のバラツキ
の原因となることが明らかになってきた。これを図4に
基づいて説明する。図4は、内部にイオン注入層が形成
され、かつ表面に酸化膜などが形成されていない裸のシ
リコン基板2と、このイオン注入層のシート抵抗を測定
するためシリコン基板2の表面に接して配置されてい
る、四探針用のプローブ1を示す。
【0007】表面がこのような状態のシリコン基板2
は、例えば素子間分離工程の、チャネルドーピングやア
ニーリングによるウエルドライブインが終了した時点
で、窒化膜とともにSiO2 薄膜が、ドライエッチング
で除去され、表面が露出された状態に相当するものであ
る。
【0008】一方、プローブ1の先端部分を拡大(図3
に示される、囲まれた部分Aを参照)すると、凹凸部1
Aが観察される。この凹凸部1Aのため、プローブ1と
シリコン基板2との接触状態が不安定になり、よってプ
ローブ1とシリコン基板2間の接触抵抗値が一定となら
ず、これが測定値のバラツキの原因となる。
【0009】そこで前記凹凸に対処するため、図5に示
されるように、シリコン基板2の表面に比較的薄い、例
えば1〜3nm程度の酸化膜10を成長させて、接触抵
抗の影響を低減する方法が試みられた。これは、薄い酸
化膜10によってプローブ1の先端の凹凸部1Aの凹凸
を吸収して、プローブ1の先端部分とシリコン基板2の
表面との接触面積のバラツキを減少させることを図るも
のである。
【0010】ところで、シリコン基板2の表面に、前記
のような厚さが1〜3nm程度の薄い酸化膜10を形成
させるには、シリコン基板2の表面を硫酸過水や、塩酸
過水で処理が施されることになる。しかしながら、この
ように酸化膜厚が薄く、しかも過水処理による場合は、
酸化膜10の経時変化などによる測定再現性の劣化が著
しく、よって信頼性が乏しいという問題があった。こう
した不具合いは、千Ω/cm2 以上の高抵抗の測定時に
おいてとりわけ顕著になる。
【0011】図6は、このようなプローブ1の先端と薄
い酸化膜10との接触モデルを示す図である。この接触
モデルは、プローブ内、プローブ先端部、酸化膜表面、
イオン注入層をそれぞれ微小領域に分割して、これら微
小領域の抵抗値あるいはコンダクタンスのネットワーク
により接触状態をシミユレートするものである。
【0012】同図に示されるように、プローブ1の先端
は凹凸状であり、またこのプローブ1先端と接触する酸
化膜10の表面も、経時変化などによって凹凸が形成さ
れることから、両者の接触部分は限られる。例えばこの
図の場合は、接触ポイントはCpt(n−k)とCpt
(n)の二ポイントだけとなる。
【0013】図中、Rv(i)(n−k≦i≦N)はプ
ローブ1内縦方向の微小領域の抵抗値であり、さらに、
Rh(i)(n−k+1≦i≦N)はプローブ1内横方
向の微小領域の抵抗値を示す。通常、プローブ1は材質
的に均一であるから、これら抵抗値は殆ど同じ値を示す
ことになる。また、Rc(n−k)とRc(n)は、プ
ローブ1先端と薄い酸化膜10表面との接触抵抗を示
し、この図の場合は、前記の接触ポイントCpt(n−
k)とCpt(n)の二ポイントだけにそれぞれ接触抵
抗が形成されることになる。
【0014】一方、シリコン基板2の表面から内側に形
成されているイオン注入層3の各微小領域は、シート抵
抗値Rs(i)を有し、これらシート抵抗値Rs(i)
はイオン注入層3の面方向に列状に形成されているとす
る。図中、Rs(n−k+1)からRs(N)に至るシ
ート抵抗値は位置的にプローブ1先端に対応するもので
あり、これより図中左方向にはRs(n−k)および図
示されない各微小領域のシート抵抗値が連なって形成さ
れている。同様に、これより図中右方向にはRs(N+
1)および図示されない各微小領域のシート抵抗値が連
なって形成されている。
【0015】前記のように、こうした構成ではプローブ
1先端と薄い酸化膜10表面との接触部分が極く限られ
たポイントだけとなり、図示されるように接触ポイント
Cpt(n−k)とCpt(n)の二ポイントだけに接
触抵抗Rc(n−k)とRc(n)が形成される場合で
あれば、図中の接続点P(n−k)とP(n)だけに、
これら接触抵抗Rc(n−k)とRc(n)が接続され
ることになる。
【0016】したがって、これら以外の非接触の部分の
接触抵抗は無限大となるから、例えば、図中の接続点P
(n−2)、P(n−1)、P(n+1)、P(N)に
は有限値の接触抵抗が接続されないことになり、この結
果各シート抵抗値Rs(i)への接続が均一化されない
状態となる。
【0017】しかも、プローブ1先端と薄い酸化膜10
表面との接触部分は一定せず、位置によって変化するた
め、接触抵抗Rcの形成状態が非常に不安定になるとい
う問題が生じる。さらに、この接触部分は薄い酸化膜1
0の経時変化による凹凸の変化によっても変化する。こ
の結果、四探針法の中央の二プローブ間に発生する電圧
測定値は、再現性において信頼性に欠けるおそれがあ
る。
【0018】前記のように、従来の四探針測定では、探
針と試料表面間に形成される接触抵抗が不安定であるこ
とにより、測定値に信頼性が得られないという問題があ
った。そしてこの欠点は、高抵抗のシート抵抗測定にお
いてとりわけ顕著になる。
【0019】本発明は、前記のような従来技術における
問題点を解決するためなされたもので、プローブ接触面
の平坦度の影響が軽微であり、安定した測定値を得るこ
とが可能な、半導体基板のシート抵抗測定方法を提供す
ることを目的とする。
【0020】
【課題を解決するための手段】前記課題を解決するため
本発明に係る半導体基板のシート抵抗測定方法は、四探
針測定を適用して行う半導体基板のシート抵抗測定方法
において、前記半導体基板上に厚目の酸化膜が形成され
た基板を用い、前記厚目の酸化膜上から四探針測定を適
用して行うことを特徴とする。
【0021】前記の構成を有する本発明にかかる半導体
基板のシート抵抗測定方法によれば、プローブ表面の平
滑状態による影響が極力排除され、よって測定値が安定
してデータの再現性が向上し、経時変化によるデータば
らつきが低減される。
【0022】あるいは、本発明に係る半導体基板のシー
ト抵抗測定方法が、前記酸化膜の膜厚を10ナノメート
ル以上かつ40ナノメートル以下として構成される場合
は、とりわけ経時変化による表面平滑度変化の影響が軽
減される。
【0023】あるいは、本発明に係る半導体基板のシー
ト抵抗測定方法が、前記酸化膜の膜厚を15ナノメート
ル以上かつ25ナノメートル以下として構成される場合
は、経時変化による表面平滑度変化の影響の軽減に加え
て、酸化膜生成時間が短縮される。
【0024】
【発明の実施の形態】以下、この発明の実施の形態を説
明する。図1は、本発明に係る半導体基板のシート抵抗
測定方法の一実施形態の説明図であり、プローブ先端と
酸化厚膜との接触モデルを示す。また図2は、本発明に
係る半導体基板のシート抵抗測定方法の一実施形態を示
す模式図である。
【0025】図2の模式図に示されるように、本発明に
係る半導体基板のシート抵抗測定方法は、基板上に厚目
の酸化厚膜4がチャネリング防止用として形成されたシ
リコン基板2を用い、この酸化厚膜4の上からプローブ
(探針)1を4本、接触させることにより、四探針法で
測定する。ここでプローブ1の先端には、凹凸部1Aが
ある場合を想定している。
【0026】この厚目の酸化膜4により、プローブ1の
先端の凹凸部1Aの凹凸が吸収され、プローブ1とシリ
コン基板2とは常に安定に接触できるようになる。この
結果、プローブ1の先端とシリコン基板2の表面との接
触面積のバラツキが減少し、よって接触抵抗の影響によ
るシート抵抗値のバラツキを低減することができる。
【0027】酸化厚膜4の厚さは、10乃至40nmが
好ましく、さらに好ましくは15乃至25nmである。
また酸化方法は、炉を使用したプロセスが好ましい。さ
らにこの酸化厚膜4は、従来チャネリング防止用として
形成されているSiO2 薄膜に替わるものとして構成さ
れることが好ましい。
【0028】つぎにプローブ先端と酸化厚膜との接触モ
デルを示す図1に基づき、本発明に係る半導体基板のシ
ート抵抗測定方法の原理を説明する。この接触モデル
は、プローブ内、プローブ先端部、酸化膜表面、イオン
注入層をそれぞれ微小領域に分割して、これら微小領域
の抵抗値(あるいはコンダクタンス)のネットワークに
より接触状態をシミユレートするものである。
【0029】同図に示されるように、プローブ1の先端
には凹凸が生成しているが、厚目の酸化厚膜4は接触時
にこうした凹凸の吸収が可能であり、よってプローブ1
と酸化厚膜4とはプローブ1の全先端部分に亘って略均
等に接触する。例えばこの図の場合は、接触ポイントは
Cpt(n−k)からCpt(N)まで、略均等に分布
する複数のポイントとして形成される。
【0030】図中、Rv(i)(n−k≦i≦N)はプ
ローブ1内縦方向の微小領域の抵抗値であり、さらに、
Rh(i)(n−k+1≦i≦N)はプローブ1内横方
向の微小領域の抵抗値を示す。通常、プローブ1は金属
製であり、かつ材質的には均一であるから、これらRv
(i)、Rh(i)ともに低抵抗値であり、かつ略同じ
値となって、バラツキは小さい。
【0031】また、Rc(n−k)〜Rc(N)は、プ
ローブ1先端と酸化厚膜4表面との接触抵抗を示し、こ
の図の場合は、前記の各接触ポイントCpt(n−k)
〜Cpt(N)の全ポイントにそれぞれ接触抵抗が形成
されることになる。ここで接触抵抗は、異なる基体(ヘ
テロ系)間の界面におけるエントロピー増減として解析
できるから、その特性は確率的過程にしたがうものとし
て取り扱うことができる。
【0032】一方、シリコン基板2の表面から内側に形
成されているイオン注入層3の各微小領域は、シート抵
抗値Rs(i)を有し、このモデルでは、これらシート
抵抗値Rs(i)はイオン注入層3の面方向に列状に形
成されているものとして取り扱う。
【0033】シート抵抗値Rs(i)は、イオン注入層
3の接合の深さxj、キャリアの移動度μ、および注入
不純物の分布D(x)に関係し、μ・D(x)をxjま
で積分したものの逆数として計算される。
【0034】ここで以下に、イオン注入とシート抵抗値
の関係につき説明する。イオン注入時の入射軸に沿った
(基板深さ方向の)イオンの分布は、ガウス分布関数に
よって近似することが可能であることが知られている。
しかしながら、注入イオンは同一質量および同じ初期速
度エネルギーを有する場合でも、エネルギー的には分布
状態であり、とりわけプレデポジション時にイオン流が
ウエハ表面全体にスキャンされるような場合には、エネ
ルギー的に加えて空間的にも分布状態となるので、シリ
コン基板内での注入イオン射影飛程は統計的ゆらぎとし
ての射影分散ΔRpを加えた前記分布にしたがうことに
なる。この射影飛程距離のバラツキが、イオン注入層3
の深さの不均一を惹起し、この不均一がシート抵抗値R
s(i)に反映されることになる。
【0035】たとえば、図1で、Rs(n−k+1)か
らRs(N)に至るシート抵抗値は、位置的にプローブ
1先端に対応するものであるが、これより図中左方向に
はRs(n−k)および図示されない各微小領域のシー
ト抵抗値が連なってウエハ端部まで形成されており、途
中に隣接するプローブ(図示されない)が配置されてい
る。同様に、これより図中右方向にはRs(N+1)お
よび図示されない各微小領域のシート抵抗値が連なって
形成されている。よってシート抵抗値Rs(i)を有す
る微小領域を両プローブ間で積和し、両プローブ間のマ
クロな抵抗値を測定することによっても、イオン注入層
3の特性の検査が可能になる。
【0036】前記の構成においては、プローブ1先端と
酸化厚膜4表面との接触部分もミクロ的に統計力学的解
析を適用できるが、マクロ的には、プローブ1先端と酸
化厚膜4表面との接触部分は広く均一に分布した複数の
ポイントとなる。すなわち、各接触ポイントCpt(n
−k)〜Cpt(N)に接触抵抗Rc(n−k)〜Rc
(N)が形成されることになり、図中の接続点P(n−
k)〜P(N)すべてに、これら接触抵抗Rc(n−
k)〜Rc(N)が接続されることになる。この結果、
抵抗値Rs(i)の各シート抵抗への接続が均一化され
る状態が実現される。
【0037】また、接触部分の接触抵抗Rcは、上下限
値によりきまる範囲(レンジ)が小さく、よって図中の
各接続点P(n−k)〜P(N)は略同じ有限値の接触
抵抗Rc(n−k)〜Rc(N)が接続されることにな
る。すなわち、各抵抗値Rs(i)は RL≦Rs(i)≦RU の範囲に入る。ここでRLは有限な下限値、RUは有限
な上限値であり、RLとRUの差の絶対値である範囲
(レンジ)は、検査対象が正常な場合には充分小さい値
となる。
【0038】このように、本実施形態の場合は接触部分
が均一分布となるから、酸化厚膜4表面の位置に依存し
ない。よって接触抵抗Rcの形成状態は位置によらず非
常に安定になる。
【0039】さらに、この厚目の酸化厚膜4は耐経時変
化特性に優れるので、接触部の平坦度が時間経過ととも
に劣化するおそれが少ない。以上の結果、本実施形態に
よれば、四探針法の中央の二プローブ間に発生する電圧
測定値は、その再現性においても高い信頼性を実現する
ことができる。
【0040】
【発明の効果】以上詳述したように、本発明の請求項1
に係る半導体基板のシート抵抗測定方法は、半導体基板
上に厚目の酸化膜が形成された基板を用い、前記厚目の
酸化膜上から四探針測定を適用して行うものであるか
ら、プローブ表面の平滑状態による影響を極力吸収して
排除することができ、よって測定値の安定性を向上させ
得て、測定データの再現性の向上を実現し、経時変化に
よるデータばらつきを低減できるという効果を奏する。
【0041】さらに、酸化膜が形成された状態で測定す
るので、従来のように回復アニール処理後に測定に先立
って行っていた酸化膜除去工程を省略でき、したがって
酸化膜除去工程後のシリコン表面の洗浄工程も不要にな
り、この結果として工程の削減と処理時間の短縮が可能
になり、さらにロス分の減少による歩留まり向上と併せ
て、コスト削減が成されるという顕著な効果がある。
【0042】本発明の請求項2に係る半導体基板のシー
ト抵抗測定方法は、前記酸化膜の膜厚を10ナノメート
ル以上かつ40ナノメートル以下として構成するもので
あるから、とりわけ経時変化による表面平滑度変化の影
響を軽減できる。
【0043】また、本発明の請求項3に係る半導体基板
のシート抵抗測定方法は、前記酸化膜の膜厚を15ナノ
メートル以上かつ25ナノメートル以下として構成する
ものであるから、経時変化による表面平滑度変化の影響
の軽減効果に加えて、酸化膜生成時間を短縮できるとい
う効果がある。
【図面の簡単な説明】
【図1】本発明に係る半導体基板のシート抵抗測定方法
の一実施形態の説明図である。
【図2】本発明に係る半導体基板のシート抵抗測定方法
の一実施形態を示す模式図である。
【図3】四探針測定法の説明図である。
【図4】プローブ先端とシリコン基板との接触を示す模
式図である。
【図5】プローブ先端と薄い酸化膜との接触を示す模式
図である。
【図6】プローブ先端と薄い酸化膜との接触モデル図で
ある。
【符号の説明】
1……プローブ、2……シリコン基板、3……イオン注
入層、4……酸化厚膜、Rv……プローブ内抵抗、Rh
……プローブ内抵抗、Rc……接触抵抗、Rs……シー
ト抵抗。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 四探針測定を適用して行う半導体基板の
    シート抵抗測定方法において、前記半導体基板上に厚目
    の酸化膜が形成された基板を用い、前記厚目の酸化膜上
    から四探針測定を適用して行うことを特徴とする半導体
    基板のシート抵抗測定方法。
  2. 【請求項2】 前記酸化膜の膜厚が10ナノメートル以
    上かつ40ナノメートル以下であることを特徴とする請
    求項1記載の半導体基板のシート抵抗測定方法。
  3. 【請求項3】 前記酸化膜の膜厚が15ナノメートル以
    上かつ25ナノメートル以下であることを特徴とする請
    求項1記載の半導体基板のシート抵抗測定方法。
JP27906296A 1996-10-22 1996-10-22 半導体基板のシート抵抗測定方法 Pending JPH10123190A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27906296A JPH10123190A (ja) 1996-10-22 1996-10-22 半導体基板のシート抵抗測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27906296A JPH10123190A (ja) 1996-10-22 1996-10-22 半導体基板のシート抵抗測定方法

Publications (1)

Publication Number Publication Date
JPH10123190A true JPH10123190A (ja) 1998-05-15

Family

ID=17605883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27906296A Pending JPH10123190A (ja) 1996-10-22 1996-10-22 半導体基板のシート抵抗測定方法

Country Status (1)

Country Link
JP (1) JPH10123190A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020534B1 (ko) 2007-08-22 2011-03-09 한국표준과학연구원 듀얼 형상 방법을 적용한 휴대용 4탐침 면저항 측정장치
CN105911358A (zh) * 2016-03-07 2016-08-31 湖南省正源储能材料与器件研究所 一种测试复合薄膜材料厚度方向电阻的方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020534B1 (ko) 2007-08-22 2011-03-09 한국표준과학연구원 듀얼 형상 방법을 적용한 휴대용 4탐침 면저항 측정장치
CN105911358A (zh) * 2016-03-07 2016-08-31 湖南省正源储能材料与器件研究所 一种测试复合薄膜材料厚度方向电阻的方法及装置

Similar Documents

Publication Publication Date Title
KR20090074206A (ko) 반도체 웨이퍼의 평가방법
JP4379627B2 (ja) 半導体ウェーハの評価方法及び半導体ウェーハの評価装置
JP5434491B2 (ja) 半導体基板の評価方法及び半導体デバイスの製造方法
US6143579A (en) Efficient method for monitoring gate oxide damage related to plasma etch chamber processing history
JPH10123190A (ja) 半導体基板のシート抵抗測定方法
US5434089A (en) Method for testing the sheet resistivity of diffused layers
JP2001267384A (ja) 擬似mosfetの測定方法
US20100050939A1 (en) Method for determining the performance of implanting apparatus
JP4844101B2 (ja) 半導体装置の評価方法および半導体装置の製造方法
JP3732220B1 (ja) イオン注入量分布評価方法
JPH02271675A (ja) 電界効果トランジスタを製造する方法
JPH07153808A (ja) 結合型基板の結合界面のボロン評価方法
CN109116198B (zh) 一种击穿测试结构、显示面板和击穿测试方法
US4938847A (en) Method of manufacturing semiconductor devices, involving the detection of water
Ajuria et al. Comparison of Surface Charge Analysis and MOS C‐V as Techniques for Ionic Impurity Detection in Si/SiO2 Structures
JP4640204B2 (ja) Soiウエーハの評価方法
JP2003100831A (ja) シリコンウエーハの評価方法
JPH036661B2 (ja)
JP2003332399A (ja) 絶縁膜の評価方法及び評価装置
KR20010039899A (ko) 플라즈마 손상 평가용 teg 패턴
JP2000031163A (ja) 半導体装置及びその製造方法
JP2008211118A (ja) 帯電量評価素子
JP4576981B2 (ja) 半導体基板の評価方法及び半導体基板評価用素子
JP3757828B2 (ja) 半導体熱処理装置の評価方法
JP6717218B2 (ja) 半導体ウエハの評価方法