JP4576981B2 - 半導体基板の評価方法及び半導体基板評価用素子 - Google Patents
半導体基板の評価方法及び半導体基板評価用素子 Download PDFInfo
- Publication number
- JP4576981B2 JP4576981B2 JP2004322706A JP2004322706A JP4576981B2 JP 4576981 B2 JP4576981 B2 JP 4576981B2 JP 2004322706 A JP2004322706 A JP 2004322706A JP 2004322706 A JP2004322706 A JP 2004322706A JP 4576981 B2 JP4576981 B2 JP 4576981B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- layer
- evaluation
- electrode
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
なお、前記の低抵抗層を形成する工程とゲート酸化膜の一部を絶縁破壊する工程については、いずれの工程を先に行なっても本発明の効果を得ることができる。
このように、低抵抗層の抵抗値を5kΩ以下とすれば、半導体層と電極との接触抵抗のみならず電極と電極との間の接続抵抗も十分小さく、複雑な工程や高価な設備を必要とすることなしに精度の高い評価をより確実に行なうことができる。尚、低抵抗層の抵抗値としては低いほうが望ましいが、あまり低くするとドーパントのドープ量が多くなりすぎて評価用素子そのものの特性に影響を与えるので、例えば100Ω程度を下限とすることが好ましい。
このように、半導体層の厚さが5μm以下と薄く、通常は半導体層と電極との接触抵抗のみならず、電極と電極との間の接続抵抗が高くなる半導体基板を用いても、本発明の評価方法であれば低抵抗層の存在により接続抵抗を低くできるので、複雑な工程や高価な設備を必要とすることなしに精度の高い評価を行なうことができる。
このように、半導体素子の形成に汎用的に用いられている素材であるシリコンからなる半導体層を評価できるので、この評価結果を様々な半導体素子の製品品質の調査、保証等に幅広く有効に活用することができる。
このように、低抵抗層を熱拡散法を用いて形成すれば、電極外周直下の部分にもドーパントがまわり込み、電極と半導体層との接触抵抗を確実に小さくでき、かつ比較的安価でドーパントをドープして低抵抗層を形成できる。
このように、低抵抗層の抵抗値が5kΩ以下のものであれば、半導体と電極との接触抵抗が十分小さく、精度の高い評価を行なうことができる素子となる。尚、低抵抗層の抵抗値としては低いほうが望ましいが、あまり低くするとドーパントのドープ量が多くなりすぎて評価用素子そのものの特性に影響を与えるので、例えば100Ω程度を下限とすることが好ましい。
このように、前記電極がポリシリコンからなるものであれば、加工が容易であり、形成しやすい電極となる。
このように、半導体層が厚さ5μm以下と薄く、通常は電極と電極との接続抵抗が高いものであっても、本発明の半導体基板評価用素子は低抵抗層の存在により接続抵抗が低いので、複雑な工程や高価な設備を必要とすることなしに精度の高い評価が行なえるものとなる。
このように、半導体素子製造に汎用的に用いられているシリコンからなるものであれば、この評価用素子の評価結果を様々な半導体素子の製品品質の調査、保証等に幅広く有効に活用することができる。
このように、ゲート酸化膜が絶縁破壊用電極間に絶縁破壊部が形成されたものであれば、この絶縁破壊用電極をグラウンドに接続することにより迅速にかつ低コストで特性評価を行なうことができる。
前述したように、例えばSOIウェーハのシリコン層をGOI法で評価するためのMOSキャパシタの作製には長く複雑な工程が必要になり、評価完了までには長時間が掛かる。また設備的にもバルクウェーハ評価用素子の作製に必要な装置以外にも、素子分離用の層間絶縁膜を形成するためのCVD法の設備や金属配線技術等が必要になる。また別の方法では部分的にBOX酸化層をエッチングするという複雑な工程が必要である。従ってより簡便な評価手法が望まれている。
そこで本発明者らは、上記方法において、SOIウェーハにMOSキャパシタを作製した後にさらに、絶縁破壊を起こす工程の前又は後に、少なくとも絶縁破壊を起こす電極間に位置する半導体層に低抵抗層を形成する工程を施せば、半導体層の厚さやその抵抗率にかかわらず接続抵抗を低くでき、精度の高い評価を行なえることに想到し、本発明を完成させた。
図1は本発明に従う半導体基板評価用素子の一例を、半導体層がシリコン層(SOI層)であるSOIウェーハを用いる場合について示した断面概略説明図である。この半導体基板評価用素子1は、支持基板2のBOX酸化膜3上にSOI層4が形成されたSOIウェーハ5と、SOIウェーハ5上に形成されたゲート酸化膜6と、ゲート酸化膜6の上に形成された、隣接する2つの絶縁破壊用電極7a、7bと1つの評価用電極8とを少なくとも具備し、SOI層4は少なくとも絶縁破壊用電極7a、7bの間に低抵抗層9が形成されたものである。ここで絶縁破壊用電極とは、ウェーハの評価前にゲート酸化膜の一部を絶縁破壊するための電界を印加するために用いる電極であり、評価用電極とは、ウェーハの評価の際に評価用の電界を印加するために用いる電極である。評価用電極8と一方の絶縁破壊用電極、例えば絶縁破壊用電極7aには評価用の端子10a、10bが接続され、もう一方の絶縁破壊用電極7bはグラウンドと接続される。また絶縁破壊用電極7bを評価用端子10bに接続して、絶縁破壊用電極7aをグラウンドと接続してもよい。低抵抗層9は絶縁破壊用電極7a、7bの間以外の場所、例えば図1のように絶縁破壊用電極7bと評価用電極8との間にも形成されてもよい。絶縁破壊用電極は互いに隣接していれば3つ以上形成されてもよいし、評価用電極も2つ以上形成されてもよい。また、このように半導体素子製造用に汎用的に用いられている素材であるシリコンからなる半導体層を評価できるので、この評価用素子の評価結果を様々な半導体素子の製品品質の調査、保証等に幅広く有効に活用することができる。
また、SOI層4は厚さ5μm以下のものとできる。SOI層等の半導体層が厚さ5μm以下と薄ければ、通常はBOX酸化膜の影響等により接触抵抗・接続抵抗の高いものとなるが、本発明の半導体基板評価用素子は低抵抗層が形成されており接触抵抗・接続抵抗が低いので、複雑な工程や高価な設備を必要とすることなしに精度の高い評価が行なえるものとなる。
次に、図2(B)に示すように、ゲート酸化膜上にゲート導電膜を形成する。このゲート導電膜は一般にポリシリコン膜が用いられ、例えばCVD法を用いて堆積される。このポリシリコン膜には抵抗値を下げる為に一般にリンがドープされる。リンのドープ方法は特に限定されず、ポリシリコン膜の堆積後に熱拡散法等により行なってもよいが、ポリシリコン膜の堆積時に同時にリンもドープするDoped Poly−Si法を用いることができる。
尚、MOSキャパシタ間にはゲート酸化膜が形成されているが、薄い酸化膜であるので、その上にリンガラスを堆積しても十分にSOI層にドーパントを拡散することが可能である。
なお、図2(D)に示す低抵抗層を形成する工程と、図2(E)に示すゲート酸化膜を絶縁破壊する工程はいずれを先に行なってもよい。
(実施例)
特性評価用試料として、導電型がP型で直径200mmの貼り合わせSOIウェーハを用いた。なお、このP型ウェーハのドーパントはボロンである。このときのSOI層の厚さは70nm、BOX酸化膜の厚さは145nmであった。
次に、2.5%のHF水溶液を用いて堆積したリンガラスを除去した。このときのエッチングレートは0.3nm/secであり、電極周辺のゲート酸化膜はエッチングされないようにモニタウェーハを用いて注意深くエッチングを行った。
このような測定を、同一条件で作製した16枚のSOIウェーハに行なった。このとき得られたI−V特性のグラフを図3に示す。いずれのウェーハのI−V特性曲線もほぼ一致しており、精度の高い特性評価が行なわれていることが確認された。
例えば、上記実施例ではSOIウェーハについて説明したが、その他の絶縁体上に半導体層が形成された半導体基板、例えばSGOI(SiGe On Insulator)ウェーハやGOI(Ge On Insulator)ウェーハ等であっても本発明の評価方法及び評価素子を適用できる。
5…SOIウェーハ、 6…ゲート酸化膜、 7a、7b…絶縁破壊用電極、
8…評価用電極、 9…低抵抗層、 10a、10b…評価用端子、
11…シリコン基板、 12、12’…ゲート酸化膜、 13、13’…金属電極、
14…金属配線、 15…分離酸化膜、 16…シリコン層、
17…埋め込み酸化膜(BOX酸化膜)、 18…支持基板、
19…SOIウェーハ。
Claims (10)
- 絶縁物又は絶縁層上に半導体層が形成された半導体基板を評価する方法であって、前記半導体層上にゲート酸化膜を形成し、該形成したゲート酸化膜上にゲート導電膜を形成し、該形成したゲート導電膜から、少なくとも隣接する2つの絶縁破壊用電極と1つの評価用電極とを形成した後、少なくとも前記絶縁破壊用電極間に位置する前記半導体層に低抵抗層を熱拡散法を用いて形成する工程と前記絶縁破壊用電極間に電界を印加して前記ゲート酸化膜の一部を絶縁破壊する工程とを含む工程を行い、その後、前記絶縁破壊用電極と前記評価用電極との間の前記ゲート酸化膜の電気特性を評価することを特徴とする半導体基板の評価方法。
- 前記形成する低抵抗層の抵抗値を100Ω以上5kΩ以下とすることを特徴とする請求項1に記載の半導体基板の評価方法。
- 前記半導体層の厚さが5μm以下の半導体基板を用いることを特徴とする請求項1又は請求項2に記載の半導体基板の評価方法。
- 前記半導体層がシリコンからなる半導体基板を評価することを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体基板の評価方法。
- 半導体基板評価用素子であって、絶縁物又は絶縁層上に半導体層が形成された半導体基板と、前記半導体層上に形成されたゲート酸化膜と、該ゲート酸化膜上に形成された、導電膜からなる少なくとも隣接する2つの絶縁破壊用電極と1つの評価用電極とを具備し、前記半導体層は少なくとも前記絶縁破壊用電極間に低抵抗の拡散層が形成されたものであることを特徴とする半導体基板評価用素子。
- 前記低抵抗層は、抵抗値が100Ω以上5kΩ以下のものであることを特徴とする請求項5に記載の半導体基板評価用素子。
- 前記電極は、ポリシリコンからなるものであることを特徴とする請求項5又は請求項6に記載の半導体基板評価用素子。
- 前記半導体層は、厚さが5μm以下のものであることを特徴とする請求項5乃至請求項7のいずれか1項に記載の半導体基板評価用素子。
- 前記半導体層は、シリコンからなるものであることを特徴とする請求項5乃至請求項8のいずれか1項に記載の半導体基板評価用素子。
- 前記ゲート酸化膜は、前記絶縁破壊用電極間に絶縁破壊部が形成されたものであることを特徴とする請求項5乃至請求項9のいずれか1項に記載の半導体基板評価用素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004322706A JP4576981B2 (ja) | 2004-11-05 | 2004-11-05 | 半導体基板の評価方法及び半導体基板評価用素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004322706A JP4576981B2 (ja) | 2004-11-05 | 2004-11-05 | 半導体基板の評価方法及び半導体基板評価用素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006135097A JP2006135097A (ja) | 2006-05-25 |
JP4576981B2 true JP4576981B2 (ja) | 2010-11-10 |
Family
ID=36728370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004322706A Active JP4576981B2 (ja) | 2004-11-05 | 2004-11-05 | 半導体基板の評価方法及び半導体基板評価用素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4576981B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5857901B2 (ja) * | 2012-07-19 | 2016-02-10 | 信越半導体株式会社 | 半導体基板の評価方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129695A (ja) * | 1995-10-30 | 1997-05-16 | Mitsubishi Electric Corp | 誘電体膜評価用テスト構造 |
JP2002100663A (ja) * | 2000-09-22 | 2002-04-05 | Komatsu Electronic Metals Co Ltd | 半導体素子の電圧計測装置および電圧計測方法並びに測定装置 |
JP2002359362A (ja) * | 2001-05-31 | 2002-12-13 | Sumitomo Mitsubishi Silicon Corp | 基板評価用素子、その製造方法及びsoi基板の評価方法 |
JP2005340242A (ja) * | 2004-05-24 | 2005-12-08 | Sumco Corp | Soi基板のゲート酸化膜の評価方法 |
-
2004
- 2004-11-05 JP JP2004322706A patent/JP4576981B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129695A (ja) * | 1995-10-30 | 1997-05-16 | Mitsubishi Electric Corp | 誘電体膜評価用テスト構造 |
JP2002100663A (ja) * | 2000-09-22 | 2002-04-05 | Komatsu Electronic Metals Co Ltd | 半導体素子の電圧計測装置および電圧計測方法並びに測定装置 |
JP2002359362A (ja) * | 2001-05-31 | 2002-12-13 | Sumitomo Mitsubishi Silicon Corp | 基板評価用素子、その製造方法及びsoi基板の評価方法 |
JP2005340242A (ja) * | 2004-05-24 | 2005-12-08 | Sumco Corp | Soi基板のゲート酸化膜の評価方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006135097A (ja) | 2006-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100524688C (zh) | 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法 | |
KR20090074206A (ko) | 반도체 웨이퍼의 평가방법 | |
TW201350881A (zh) | 半導體基板之評價方法、評價用半導體基板、半導體裝置 | |
JP2010157588A (ja) | 半導体装置及びその製造方法 | |
JP4576981B2 (ja) | 半導体基板の評価方法及び半導体基板評価用素子 | |
JP4848947B2 (ja) | 半導体基板の評価方法および半導体基板評価用素子 | |
JP4570935B2 (ja) | 半導体基板の評価方法及び半導体基板評価用素子 | |
JP4525024B2 (ja) | Soiウエーハの評価方法 | |
JP4742573B2 (ja) | 半導体基板の評価方法及び半導体基板評価用素子 | |
JPH04186746A (ja) | 半導体装置およびその製造方法 | |
JP5621362B2 (ja) | 容量素子の製造方法 | |
JP4506181B2 (ja) | 半導体ウェーハの評価方法 | |
US7402890B2 (en) | Method for symmetric capacitor formation | |
JP5857901B2 (ja) | 半導体基板の評価方法 | |
CN117637701B (zh) | 半导体器件及其制备方法 | |
JP3876846B2 (ja) | 絶縁膜の評価方法 | |
JP2002359362A (ja) | 基板評価用素子、その製造方法及びsoi基板の評価方法 | |
JP2003203987A (ja) | 半導体装置およびその製造方法 | |
JP2001077336A (ja) | 基板評価用素子及びその製造方法 | |
JP3671894B2 (ja) | 基板評価用素子、その製造方法及びsoi基板の評価方法 | |
JP2003100831A (ja) | シリコンウエーハの評価方法 | |
JP3159249B2 (ja) | 測定用拡散チェックトランジスタ | |
KR20090044484A (ko) | 반도체 소자의 테스트 패턴 및 그의 형성방법 | |
JP2004119553A (ja) | Soiウエーハの評価方法 | |
JP3139346B2 (ja) | 2層電極構造を有する半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100809 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4576981 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |